一种计算信号反射湮没的方法.pdf

上传人:00****42 文档编号:53164 上传时间:2018-01-20 格式:PDF 页数:12 大小:1.81MB
返回 下载 相关 举报
摘要
申请专利号:

CN201410345747.0

申请日:

2014.07.18

公开号:

CN104113383A

公开日:

2014.10.22

当前法律状态:

驳回

有效性:

无权

法律详情:

发明专利申请公布后的驳回IPC(主分类):H04B 17/00申请公布日:20141022|||实质审查的生效IPC(主分类):H04B 17/00申请日:20140718|||公开

IPC分类号:

H04B17/00

主分类号:

H04B17/00

申请人:

深圳市兴森快捷电路科技股份有限公司; 广州兴森快捷电路科技有限公司; 宜兴硅谷电子科技有限公司

发明人:

梁建; 蒋学东

地址:

518000 广东省深圳市南山区深南路科技园工业厂房25栋1段3层

优先权:

专利代理机构:

广州嘉权专利商标事务所有限公司 44205

代理人:

唐致明

PDF下载: PDF下载
内容摘要

本发明公开的一种计算信号反射湮没的方法,选取一个反射湮没的实例,延迟信号分成数个信号的叠加,再分别计算每个信号的反射情况,将所有信号的反射情况进行叠加,通过仿真软件计算上述信号的反射情况,比对通过上述方法计算的结果与通过软件计算的结果,验证该方法的有效性及正确性,充分验证了上述用于计算反射湮没现象的方法的有效性及准确性,从而从根本上阐释了反射湮没现象的发生的原因,有助于重新认识和理解反射湮没现象。

权利要求书

1.  一种计算信号反射湮没的方法,其特征在于,包括以下步骤:
S1:在输入端采集信号;
S2:将采集的信号分成若干个分信号,并保存所有分信号的数据;
S3:根据电路的电气参数,按反射计算方法计算每个分信号的反射信号,并保存所有反射信号的数据;
S4:读取反射信号的数据,按时序关系生成叠加信号;
S5:将该叠加信号与信号仿真的计算结果进行比较和验证。

2.
  根据权利要求1所述的一种计算信号反射湮没的方法,其特征在于,在输入端采集的信号包括模拟信号和数字信号,其中所述模拟信号包括电流,电压,功率,频率,所述电气参数包括信号源内阻抗、传输线阻抗和负载阻抗。

3.
  根据权利要求1所述的一种计算信号反射湮没的方法,其特征在于,在步骤S2中,分信号是对采集的信号进行分压后产生的。

4.
  根据权利要求1所述的一种计算信号反射湮没的方法,其特征在于,在步骤S2中,分信号是对采集的信号通过延时后产生,其中所述延迟为对信号的上升时间或下降时间的延迟。

5.
  根据权利要求1所述的一种计算信号反射湮没的方法,其特征在于,在步骤S2中,分信号叠加后的信号与采集的信号相同。

6.
  根据权利要求1所述的一种计算信号反射湮没的方法,其特征在于,在步骤S2中,采集的信号经由分压延迟装置产生分信号,所述的分压延迟装置为比较器或分压延迟电路设备。

7.
  根据权利要求1所述的一种计算信号反射湮没的方法,其特征在于,在步骤S3中,经由一计算装置计算并保存每个分信号的反射信号的数据,所述计算装置包括存储器,其中存储器用于存储当前正在执行计算的信号数据、电气参数和程序。

8.
  根据权利要求7所述的一种计算信号反射湮没的方法,其特征在于,所述存储器是先进先出存储器。

9.
  根据权利要求1-8任一项所述的一种计算信号反射湮没的方法,其特征在于,所述存储器还存储有用于记录分信号及其反射信号数据的数据库。

10.
  根据权利要求1所述的一种计算信号反射湮没的方法,其特征在于,所述的步骤S3反射计算方法具体为:在信号源(Vs),内阻抗(Zs),传输线阻抗(Z0),负载阻抗(Zl)的链路中,分信号(Vi)传送到达负载时,分信号(Vil)将被反射回信号源端,其中反射系数(ρl)=(Zl-Z0)/(Zl+Z0),被反射回信号源端后分信号(Vil)信号源端发生二次反射,被源端反射的信号(Vils)会向负载方向传播,其中反射系数(ρs)=(Zs-Z0)/(Zs+Z0),依次而行,直至信号稳定为止。

说明书

一种计算信号反射湮没的方法
技术领域
本发明涉及一种信号计算的方法,具体地说是一种计算信号反射湮没的方法,属于计算机信息领域。
背景技术
进入21世纪以来,电子产品的时钟频率越来越高,传输的信号速率也越来越快,信号完整性问题越来越突出,而设计人员用于解决信号完整性问题及用于设计新产品的时间却越来越短,如何快速有效地解决信号完整性问题是设计工程师需要面对的难题。而解决信号完整性问题的关键在于如何做到阻抗匹配,也就是如何能够尽可能的减小由阻抗不匹配引起的反射的问题。
当信号在传输线中传播时,信号所感受到的瞬态阻抗发生变化,部分信号将沿着与原传播方向相反的方向反射回信号源,这种现象称作反射。
而当信号的上升时间(Tr)远大于传输线延迟(信号在传输线上的传播时间Td)时,反射会湮没在信号的上升沿,以至于反射对信号的质量几乎不产生影响。也就是说只要传输线足够的短(一般认为Tr≥10*Td),反射对信号的影响可以忽略。
对于如何理解信号反射湮没的这种现象,一直以来也没有很好理解的方法或解释,文献资料上经常见到反射湮没这个词,但关于信号的反射湮没发生的原因却很少提到。
由于解决信号完整性问题对于电子产品设计的重要性,十分需要一种计算信号反射湮没的方法,这对于研究信号完整性理论中的反射现象和电子产品的设计具有非常重要的意义。
发明内容
为了克服现有技术的缺陷,更好的理解信号反射湮没这种现象和对其进行量化计算,以有利于解决潜在的信号完整性问题,本发明提出一种计算信号反射湮没的方法,通过计算可以更好的解释反射湮没发生的原因。
为了实现上述目的,本发明采用以下的技术方案:
一种计算信号反射湮没的方法,包括以下步骤:
S1:在输入端采集信号;
S2:将采集的信号分成若干个分信号,并保存所有分信号的数据;
S3:根据电路的电气参数,按反射计算方法计算每个分信号的反射信号,并保存所有反射信号的数据;
S4:读取反射信号的数据,按时序关系生成叠加信号;
S5:将该叠加信号与信号仿真的计算结果进行比较和验证。
具体地,在输入端采集的信号包括模拟信号和数字信号,其中所述模拟信号包括电流,电压,功率,频率,所述电气参数包括信号源内阻抗、传输线阻抗和负载阻抗。
优选地,在步骤S2中,分信号是对采集的信号进行分压后产生的。
优选地,在步骤S2中,分信号是对采集的信号通过延时后产生,其中所述延迟为对信号的上升时间或下降时间的延迟。
优选地,在步骤S2中,分信号叠加后的信号与采集的信号相同。
优选地,在步骤S2中,采集的信号经由分压延迟装置产生分信号,所述的分压延迟装置为比较器或分压延迟电路设备。
优选地,在步骤S3中,经由一计算装置计算并保存每个分信号的反射信号的数据,所述计算装置包括存储器,其中存储器用于存储当前正在执行计算的信号数据、电气参数和程序。
优选地,在步骤S3中,所述存储器是先进先出存储器。
具体地,所述存储器还存储有用于记录分信号及其反射信号数据的数据库。
具体地,在步骤S3中,所述的反射计算方法为:在信号源Vs,内阻抗Zs,传输线阻抗Z0,负载阻抗Zl的链路中,分信号Vi传送到达负载时,分信号(Vil)将被反射回信号源端,其中反射系数ρl=(Zl-Z0)/(Zl+Z0),被反射回信号源端后分信号(Vil)信号源端发生二次反射,被源端反射的信号(Vils)会向负载方向传播,其中反射系数ρs=(Zs-Z0)/(Zs+Z0),依次而行,直至信号稳定为止。
与现有技术相比,本发明具有以下显著优点和有益效果:通过上述计算结果与仿真软件的计算结果对比,充分验证了上述用于计算反射湮没现象的方法的有效性及准确性,从而从根本上阐释了反射湮没现象的发生的原因,有助于重新认识和理解反射湮没现象,以及有利于解决潜在的信号完整性问题。
附图说明
下面结合附图对本发明的具体实施方式做进一步的说明,其中:
图1是根据本发明方法的一具体实施例的流程示意框图;
图2是根据本发明方法的一具体实施例的原电路图;
图3是根据本发明方法的一具体实施例的信号反射示意图;
图4是根据本发明方法的一具体实施例的采集电路图;
图5是根据本发明方法的一具体实施例的分信号图;
图6是根据本发明方法的一具体实施例的分信号叠加图;
图7是根据本发明方法的一具体实施例的负载端电压变化曲线图;
图8是根据本发明方法的一具体实施例的负载端信号叠加图;
图9是根据本发明方法的一具体实施例的接收端叠加波形图;
图10是根据本发明方法的一具体实施例的ADS仿真软件的生成波形图;其中:W、波形;T、时间。
具体实施方式
为了更好的理解信号反射湮没这种现象,以及对其进行计算,以有助于解决在电子产品设计中潜在的信号完整性问题,以下将结合附图所示的各实施方式对本发明进行详细描述。但这些实施方式并不限制本发明,本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本发明的保护范围内。
根据本发明的一具体实施例,在一个链路中,信号源Vs,源端内阻抗Zs,传输线阻抗Z0,负载阻抗Zl,如图2所示。信号由信号源Vs发出(假设信号是电平为Vs的一个上升沿),在到达传输线时,由于内阻抗Zs的存在,信号在此处进行了分压,假设此处信号电平为Vi=Vs*Z0/(Zs+Z0)之后信号继续向前传播,在到达负载时如果负载阻抗与传输线阻抗不匹配,则会发生反射,反射系数为ρl=(Zl-Z0)/(Zl+Z0),部分信号Vil将被反射会源端,此时Vr=Vi+Vil;如果源端内阻抗Zs与传输线阻抗Z0不匹配,将发生二次反射,反射系数为ρs=(Zs-Z0)/(Zs+Z0),被源端反射的信号Vr=Vils会向负载方向传播,依次而行,直至信号稳定为止。
在图3中,abcdef分别表示信号在源端和负载的进行反射的量,ace分别表示负载端的第一次、第二次、第三次被反射前的量,bdf分别表示源端的第一次、第二次、第三次被反射前的量,ABC分别表示源端第一次、第二次、第三次反射前的电平值,A’B’C’分别表示负载端第一次、第二次、第三次反射后的电平值。被反射的信号将会叠加在原有信号上,从而对信号的传输质量产生影响,为了更好的信号完整性只有尽可能的减小阻抗不匹配,减小反射。图中具体计算的数据关系为,信号的反射量:a=A,b=a*ρl,c=b*ρs,d=c*ρl,e=d*ρs,f=e*ρl;原端反射前的电平值:A=a,B=a+b+c,C=a+b+c+d+e;原端反射后的电平值:A'=a,B'=a+b+c+d,C'=a+b+c+d+e+f。
根据本发明的方法的一具体实施例,首先选取一个实例,参照图4,信号源Vs发出一个电压幅值为80/3V上升沿时间为20ns的阶梯step信号,源阻抗Zs为50/3欧姆,传输线阻抗Z0为50欧姆,传输线延迟为1ns,负载阻抗Zl为150欧姆。当该信号到达传输线时,由于传输线阻抗Z0与源端内阻抗Zs的分压效果,该step信号以20V的电平沿传输线传播,之后信号会在源端和负载端发生多次反射。根据本发明的方法包括以下步骤:
S1:在输入端采集信号,例如经由一分压延迟装置,其为比较器或分压延迟电路设备,本次采集信号是一个电压幅值为80/3V上升沿时间为20ns的step信号。
S2:将传播到传输线的20V电平的上升沿信号分成20个电平为1V上升沿时间为1ns的step信号,即如图5所示的第一个分信号V1=1V,t1=1ns,其中后面的19个step信号相对于 第一个step分别延迟1ns、2ns、3ns……一直到19ns,这20个step信号在时域上面叠加就等于原始的20V/20ns的step信号,即如图6所示的所有分信号Vi叠加后与原信号Vs特征一致。这20个step信号除了延迟外,其他的全部相同,所以只需要计算其中一个,然后对其他的反射波形做相应的延迟即可,并将信号数据采集并保存在一数据库中,所述数据库可保存在一计算装置的存储器中。链路的源端反射系数为ρs=(Zs-Z0)/(Zs+Z0)=(50/3-50)/(50/3+50)=-0.5,负载端反射系数为ρl=(Zl-Z0)/(Zl+Z0)=(150-50)/(150+50)=0.5。
S3:例如,经由与该分压延迟装置连接的计算装置,计算第一个上升沿电平为1V上升沿时间为1ns的step信号的反射情况。通过上面的反射公式可以计算出第一个step信号传播到负载端时,负载端接收的电压波形。这里将信号到达传输线的时间记为0ns,由于传输线的延迟为1ns,因此信号到达负载端的时间为1ns。此时负载端发生一次反射,并且此后的1ns时间里负载端电压将保持不变,直到负载端二次反射的发生,那么负载端电压V1=V0+V0l=1+1*0.5=1.5V。信号经过负载反射回源端的时间为2ns,此时信号在源端也发生一次反射,那么负载端电压V2=V1+V0l*ρs=1.5+1*0.5*(-0.5)=1.25V。信号在源端再次反射后到达负载端的时间为3ns,此时发生负载端二次反射,并且此后的1ns时间里负载端电压将保持不变,直到负载端三次反射的发生,而负载端电压为V3=V2+V0l*ρs*ρl=1.25+1*0.5*(-0.5)*0.5=1.125V,依次类推,并将计算得到的反射信号数据保存在数据库中,负载端反射次数与负载接受电压的情况如下表计算数据。负载端接收电压随时间的变化曲线如图7所示。

 第一次第二次第三次第四次第五次第六次第七次第八次时间1ns3ns5ns7ns9ns11ns13ns15ns电压1.51.1251.218751.1953131.2011721.1997071.2000731.199982

S4:分析这20个step信号的时序关系,并进行叠加。第一个step信号在1ns时发生负载端一次反射,3ns时发生负载端二次反射,5ns时发生负载端三次反射,后面依次类推。由于第二个step信号相对于第一个step信号延迟1ns,所以第二个step信号发生负载端一次反射的时间为2ns,4ns时发生负载端二次反射,6ns时发生负载端三次反射,依次类推得知,第二十个step信号在20ns发生负载端一次反射,22ns时发生负载端二次反射,24ns时发生负载端三次反射,后面依次类推。
通过上述分析,可以将这20个step信号在接收端产生的电压与时间的波形做相应延迟后进行叠加。图8为前三个step信号,即是step1、step2与step3在负载端叠加的示意图。20个step信号在接收端产生的电压与时间的波形叠加后波形如图9,其最大峰值为Vm=24.4799V。
S5:利用一信号仿真模块对上述链路进行仿真,以验证上述方法的可行性及准确性。信号模块可包括或运行SPICE、EWB、Matlab和ADS等仿真软件。图10为ADS仿真软件仿真上述链路后输出的负载端接收的电压与时间的波形,图中的m1是在21.003ns时,波形到达最大峰值24.4791V,之后信号开始稳定。通过上述手工计算结果与仿真软件的计算结果对比,充分验证了上述用于计算反射湮没现象的方法的有效性及准确性,从而从根本上阐释了反射湮没现象的发生的原因,有助于重新认识和理解反射湮没现象,更有助于解决信号完整性的问题。
以上所述,只是本发明的较佳计算实例而已,本发明并不局限于上述计算方式,只要其以相同的手段达到本发明的技术效果,都应属于本发明的保护范围。

一种计算信号反射湮没的方法.pdf_第1页
第1页 / 共12页
一种计算信号反射湮没的方法.pdf_第2页
第2页 / 共12页
一种计算信号反射湮没的方法.pdf_第3页
第3页 / 共12页
点击查看更多>>
资源描述

《一种计算信号反射湮没的方法.pdf》由会员分享,可在线阅读,更多相关《一种计算信号反射湮没的方法.pdf(12页珍藏版)》请在专利查询网上搜索。

1、10申请公布号CN104113383A43申请公布日20141022CN104113383A21申请号201410345747022申请日20140718H04B17/0020060171申请人深圳市兴森快捷电路科技股份有限公司地址518000广东省深圳市南山区深南路科技园工业厂房25栋1段3层申请人广州兴森快捷电路科技有限公司宜兴硅谷电子科技有限公司72发明人梁建蒋学东74专利代理机构广州嘉权专利商标事务所有限公司44205代理人唐致明54发明名称一种计算信号反射湮没的方法57摘要本发明公开的一种计算信号反射湮没的方法,选取一个反射湮没的实例,延迟信号分成数个信号的叠加,再分别计算每个信号的。

2、反射情况,将所有信号的反射情况进行叠加,通过仿真软件计算上述信号的反射情况,比对通过上述方法计算的结果与通过软件计算的结果,验证该方法的有效性及正确性,充分验证了上述用于计算反射湮没现象的方法的有效性及准确性,从而从根本上阐释了反射湮没现象的发生的原因,有助于重新认识和理解反射湮没现象。51INTCL权利要求书1页说明书4页附图6页19中华人民共和国国家知识产权局12发明专利申请权利要求书1页说明书4页附图6页10申请公布号CN104113383ACN104113383A1/1页21一种计算信号反射湮没的方法,其特征在于,包括以下步骤S1在输入端采集信号;S2将采集的信号分成若干个分信号,并保。

3、存所有分信号的数据;S3根据电路的电气参数,按反射计算方法计算每个分信号的反射信号,并保存所有反射信号的数据;S4读取反射信号的数据,按时序关系生成叠加信号;S5将该叠加信号与信号仿真的计算结果进行比较和验证。2根据权利要求1所述的一种计算信号反射湮没的方法,其特征在于,在输入端采集的信号包括模拟信号和数字信号,其中所述模拟信号包括电流,电压,功率,频率,所述电气参数包括信号源内阻抗、传输线阻抗和负载阻抗。3根据权利要求1所述的一种计算信号反射湮没的方法,其特征在于,在步骤S2中,分信号是对采集的信号进行分压后产生的。4根据权利要求1所述的一种计算信号反射湮没的方法,其特征在于,在步骤S2中,。

4、分信号是对采集的信号通过延时后产生,其中所述延迟为对信号的上升时间或下降时间的延迟。5根据权利要求1所述的一种计算信号反射湮没的方法,其特征在于,在步骤S2中,分信号叠加后的信号与采集的信号相同。6根据权利要求1所述的一种计算信号反射湮没的方法,其特征在于,在步骤S2中,采集的信号经由分压延迟装置产生分信号,所述的分压延迟装置为比较器或分压延迟电路设备。7根据权利要求1所述的一种计算信号反射湮没的方法,其特征在于,在步骤S3中,经由一计算装置计算并保存每个分信号的反射信号的数据,所述计算装置包括存储器,其中存储器用于存储当前正在执行计算的信号数据、电气参数和程序。8根据权利要求7所述的一种计算。

5、信号反射湮没的方法,其特征在于,所述存储器是先进先出存储器。9根据权利要求18任一项所述的一种计算信号反射湮没的方法,其特征在于,所述存储器还存储有用于记录分信号及其反射信号数据的数据库。10根据权利要求1所述的一种计算信号反射湮没的方法,其特征在于,所述的步骤S3反射计算方法具体为在信号源VS,内阻抗ZS,传输线阻抗Z0,负载阻抗ZL的链路中,分信号VI传送到达负载时,分信号VIL将被反射回信号源端,其中反射系数LZLZ0/ZLZ0,被反射回信号源端后分信号VIL信号源端发生二次反射,被源端反射的信号VILS会向负载方向传播,其中反射系数SZSZ0/ZSZ0,依次而行,直至信号稳定为止。权利。

6、要求书CN104113383A1/4页3一种计算信号反射湮没的方法技术领域0001本发明涉及一种信号计算的方法,具体地说是一种计算信号反射湮没的方法,属于计算机信息领域。背景技术0002进入21世纪以来,电子产品的时钟频率越来越高,传输的信号速率也越来越快,信号完整性问题越来越突出,而设计人员用于解决信号完整性问题及用于设计新产品的时间却越来越短,如何快速有效地解决信号完整性问题是设计工程师需要面对的难题。而解决信号完整性问题的关键在于如何做到阻抗匹配,也就是如何能够尽可能的减小由阻抗不匹配引起的反射的问题。0003当信号在传输线中传播时,信号所感受到的瞬态阻抗发生变化,部分信号将沿着与原传播。

7、方向相反的方向反射回信号源,这种现象称作反射。0004而当信号的上升时间TR远大于传输线延迟信号在传输线上的传播时间TD时,反射会湮没在信号的上升沿,以至于反射对信号的质量几乎不产生影响。也就是说只要传输线足够的短一般认为TR10TD,反射对信号的影响可以忽略。0005对于如何理解信号反射湮没的这种现象,一直以来也没有很好理解的方法或解释,文献资料上经常见到反射湮没这个词,但关于信号的反射湮没发生的原因却很少提到。0006由于解决信号完整性问题对于电子产品设计的重要性,十分需要一种计算信号反射湮没的方法,这对于研究信号完整性理论中的反射现象和电子产品的设计具有非常重要的意义。发明内容0007为。

8、了克服现有技术的缺陷,更好的理解信号反射湮没这种现象和对其进行量化计算,以有利于解决潜在的信号完整性问题,本发明提出一种计算信号反射湮没的方法,通过计算可以更好的解释反射湮没发生的原因。0008为了实现上述目的,本发明采用以下的技术方案0009一种计算信号反射湮没的方法,包括以下步骤0010S1在输入端采集信号;0011S2将采集的信号分成若干个分信号,并保存所有分信号的数据;0012S3根据电路的电气参数,按反射计算方法计算每个分信号的反射信号,并保存所有反射信号的数据;0013S4读取反射信号的数据,按时序关系生成叠加信号;0014S5将该叠加信号与信号仿真的计算结果进行比较和验证。001。

9、5具体地,在输入端采集的信号包括模拟信号和数字信号,其中所述模拟信号包括电流,电压,功率,频率,所述电气参数包括信号源内阻抗、传输线阻抗和负载阻抗。0016优选地,在步骤S2中,分信号是对采集的信号进行分压后产生的。说明书CN104113383A2/4页40017优选地,在步骤S2中,分信号是对采集的信号通过延时后产生,其中所述延迟为对信号的上升时间或下降时间的延迟。0018优选地,在步骤S2中,分信号叠加后的信号与采集的信号相同。0019优选地,在步骤S2中,采集的信号经由分压延迟装置产生分信号,所述的分压延迟装置为比较器或分压延迟电路设备。0020优选地,在步骤S3中,经由一计算装置计算并。

10、保存每个分信号的反射信号的数据,所述计算装置包括存储器,其中存储器用于存储当前正在执行计算的信号数据、电气参数和程序。0021优选地,在步骤S3中,所述存储器是先进先出存储器。0022具体地,所述存储器还存储有用于记录分信号及其反射信号数据的数据库。0023具体地,在步骤S3中,所述的反射计算方法为在信号源VS,内阻抗ZS,传输线阻抗Z0,负载阻抗ZL的链路中,分信号VI传送到达负载时,分信号VIL将被反射回信号源端,其中反射系数LZLZ0/ZLZ0,被反射回信号源端后分信号VIL信号源端发生二次反射,被源端反射的信号VILS会向负载方向传播,其中反射系数SZSZ0/ZSZ0,依次而行,直至信。

11、号稳定为止。0024与现有技术相比,本发明具有以下显著优点和有益效果通过上述计算结果与仿真软件的计算结果对比,充分验证了上述用于计算反射湮没现象的方法的有效性及准确性,从而从根本上阐释了反射湮没现象的发生的原因,有助于重新认识和理解反射湮没现象,以及有利于解决潜在的信号完整性问题。附图说明0025下面结合附图对本发明的具体实施方式做进一步的说明,其中0026图1是根据本发明方法的一具体实施例的流程示意框图;0027图2是根据本发明方法的一具体实施例的原电路图;0028图3是根据本发明方法的一具体实施例的信号反射示意图;0029图4是根据本发明方法的一具体实施例的采集电路图;0030图5是根据本。

12、发明方法的一具体实施例的分信号图;0031图6是根据本发明方法的一具体实施例的分信号叠加图;0032图7是根据本发明方法的一具体实施例的负载端电压变化曲线图;0033图8是根据本发明方法的一具体实施例的负载端信号叠加图;0034图9是根据本发明方法的一具体实施例的接收端叠加波形图;0035图10是根据本发明方法的一具体实施例的ADS仿真软件的生成波形图;其中W、波形;T、时间。具体实施方式0036为了更好的理解信号反射湮没这种现象,以及对其进行计算,以有助于解决在电子产品设计中潜在的信号完整性问题,以下将结合附图所示的各实施方式对本发明进行详细描述。但这些实施方式并不限制本发明,本领域的普通技。

13、术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本发明的保护范围内。说明书CN104113383A3/4页50037根据本发明的一具体实施例,在一个链路中,信号源VS,源端内阻抗ZS,传输线阻抗Z0,负载阻抗ZL,如图2所示。信号由信号源VS发出假设信号是电平为VS的一个上升沿,在到达传输线时,由于内阻抗ZS的存在,信号在此处进行了分压,假设此处信号电平为VIVSZ0/ZSZ0之后信号继续向前传播,在到达负载时如果负载阻抗与传输线阻抗不匹配,则会发生反射,反射系数为LZLZ0/ZLZ0,部分信号VIL将被反射会源端,此时VRVIVIL;如果源端内阻抗ZS与传输线阻抗Z0不匹配,。

14、将发生二次反射,反射系数为SZSZ0/ZSZ0,被源端反射的信号VRVILS会向负载方向传播,依次而行,直至信号稳定为止。0038在图3中,ABCDEF分别表示信号在源端和负载的进行反射的量,ACE分别表示负载端的第一次、第二次、第三次被反射前的量,BDF分别表示源端的第一次、第二次、第三次被反射前的量,ABC分别表示源端第一次、第二次、第三次反射前的电平值,ABC分别表示负载端第一次、第二次、第三次反射后的电平值。被反射的信号将会叠加在原有信号上,从而对信号的传输质量产生影响,为了更好的信号完整性只有尽可能的减小阻抗不匹配,减小反射。图中具体计算的数据关系为,信号的反射量AA,BAL,CBS。

15、,DCL,EDS,FEL;原端反射前的电平值AA,BABC,CABCDE;原端反射后的电平值AA,BABCD,CABCDEF。0039根据本发明的方法的一具体实施例,首先选取一个实例,参照图4,信号源VS发出一个电压幅值为80/3V上升沿时间为20NS的阶梯STEP信号,源阻抗ZS为50/3欧姆,传输线阻抗Z0为50欧姆,传输线延迟为1NS,负载阻抗ZL为150欧姆。当该信号到达传输线时,由于传输线阻抗Z0与源端内阻抗ZS的分压效果,该STEP信号以20V的电平沿传输线传播,之后信号会在源端和负载端发生多次反射。根据本发明的方法包括以下步骤0040S1在输入端采集信号,例如经由一分压延迟装置,。

16、其为比较器或分压延迟电路设备,本次采集信号是一个电压幅值为80/3V上升沿时间为20NS的STEP信号。0041S2将传播到传输线的20V电平的上升沿信号分成20个电平为1V上升沿时间为1NS的STEP信号,即如图5所示的第一个分信号V11V,T11NS,其中后面的19个STEP信号相对于第一个STEP分别延迟1NS、2NS、3NS一直到19NS,这20个STEP信号在时域上面叠加就等于原始的20V/20NS的STEP信号,即如图6所示的所有分信号VI叠加后与原信号VS特征一致。这20个STEP信号除了延迟外,其他的全部相同,所以只需要计算其中一个,然后对其他的反射波形做相应的延迟即可,并将信。

17、号数据采集并保存在一数据库中,所述数据库可保存在一计算装置的存储器中。链路的源端反射系数为SZSZ0/ZSZ050/350/50/35005,负载端反射系数为LZLZ0/ZLZ015050/1505005。0042S3例如,经由与该分压延迟装置连接的计算装置,计算第一个上升沿电平为1V上升沿时间为1NS的STEP信号的反射情况。通过上面的反射公式可以计算出第一个STEP信号传播到负载端时,负载端接收的电压波形。这里将信号到达传输线的时间记为0NS,由于传输线的延迟为1NS,因此信号到达负载端的时间为1NS。此时负载端发生一次反射,并且此后的1NS时间里负载端电压将保持不变,直到负载端二次反射的。

18、发生,那么负载端电压V1V0V0L110515V。信号经过负载反射回源端的时间为2NS,此时信号在源端也发生一次反射,那么负载端电压V2V1V0LS1510505说明书CN104113383A4/4页6125V。信号在源端再次反射后到达负载端的时间为3NS,此时发生负载端二次反射,并且此后的1NS时间里负载端电压将保持不变,直到负载端三次反射的发生,而负载端电压为V3V2V0LSL12510505051125V,依次类推,并将计算得到的反射信号数据保存在数据库中,负载端反射次数与负载接受电压的情况如下表计算数据。负载端接收电压随时间的变化曲线如图7所示。0043第一次第二次第三次第四次第五次第。

19、六次第七次第八次时间1NS3NS5NS7NS9NS11NS13NS15NS电压151125121875119531312011721199707120007311999820044S4分析这20个STEP信号的时序关系,并进行叠加。第一个STEP信号在1NS时发生负载端一次反射,3NS时发生负载端二次反射,5NS时发生负载端三次反射,后面依次类推。由于第二个STEP信号相对于第一个STEP信号延迟1NS,所以第二个STEP信号发生负载端一次反射的时间为2NS,4NS时发生负载端二次反射,6NS时发生负载端三次反射,依次类推得知,第二十个STEP信号在20NS发生负载端一次反射,22NS时发生负。

20、载端二次反射,24NS时发生负载端三次反射,后面依次类推。0045通过上述分析,可以将这20个STEP信号在接收端产生的电压与时间的波形做相应延迟后进行叠加。图8为前三个STEP信号,即是STEP1、STEP2与STEP3在负载端叠加的示意图。20个STEP信号在接收端产生的电压与时间的波形叠加后波形如图9,其最大峰值为VM244799V。0046S5利用一信号仿真模块对上述链路进行仿真,以验证上述方法的可行性及准确性。信号模块可包括或运行SPICE、EWB、MATLAB和ADS等仿真软件。图10为ADS仿真软件仿真上述链路后输出的负载端接收的电压与时间的波形,图中的M1是在21003NS时,。

21、波形到达最大峰值244791V,之后信号开始稳定。通过上述手工计算结果与仿真软件的计算结果对比,充分验证了上述用于计算反射湮没现象的方法的有效性及准确性,从而从根本上阐释了反射湮没现象的发生的原因,有助于重新认识和理解反射湮没现象,更有助于解决信号完整性的问题。0047以上所述,只是本发明的较佳计算实例而已,本发明并不局限于上述计算方式,只要其以相同的手段达到本发明的技术效果,都应属于本发明的保护范围。说明书CN104113383A1/6页7图1说明书附图CN104113383A2/6页8图2图3说明书附图CN104113383A3/6页9图4图5图6说明书附图CN104113383A4/6页10图7说明书附图CN104113383A105/6页11图8说明书附图CN104113383A116/6页12图9图10说明书附图CN104113383A12。

展开阅读全文
相关资源
猜你喜欢
相关搜索

当前位置:首页 > 电学 > 电通信技术


copyright@ 2017-2020 zhuanlichaxun.net网站版权所有
经营许可证编号:粤ICP备2021068784号-1