《图像传感器.pdf》由会员分享，可在线阅读，更多相关《图像传感器.pdf（12页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 102820310 A (43)申请公布日 2012.12.12 C N 1 0 2 8 2 0 3 1 0 A *CN102820310A* (21)申请号 201210188624.1 (22)申请日 2008.03.19 10-2007-0026821 2007.03.19 KR 200810087507.X 2008.03.19 H01L 27/146(2006.01) (71)申请人智慧投资II有限责任公司 地址美国华盛顿州 (72)发明人南现熙 朴正烈 (74)专利代理机构北京市柳沈律师事务所 11105 代理人彭久云 (54) 发明名称 图像传感器 (5。
2、7) 摘要 本发明涉及一种光掩模以及利用该掩模来制 造图像传感器的方法，图像传感器的制造方法包 括在逻辑电路区域和像素区域中的在衬底上形成 绝缘层；在绝缘层上形成光刻胶；图案化光刻胶 以形成其中暴露像素区域中的绝缘层而不暴露逻 辑电路区域中的绝缘层的光刻胶图案，其中在逻 辑电路区域到像素区域的方向上光刻胶图案的厚 度在像素区域与逻辑电路区域之间的界面区域中 逐渐减小；和在光刻胶图案和绝缘层的蚀刻速率 基本相同的条件下在绝缘层和光刻胶图案上实施 回蚀刻工艺。 (30)优先权数据 (62)分案原申请数据 (51)Int.Cl. 权利要求书1页 说明书5页 附图5页 (19)中华人民共和国国家知识产。
3、权局 (12)发明专利申请 权利要求书 1 页 说明书 5 页 附图 5 页 1/1页 2 1.一种图像传感器，包括： 光电二极管，被构造为基于接收到的光产生信号； 电路，被构造为处理所述光电二极管产生的信号； 区域，在所述光电二极管与所述电路之间；以及 绝缘层，形成在所述光电二极管、所述电路以及所述区域之上， 其中所述绝缘层具有从约0.4度至约15度的斜坡且其厚度在所述区域上方减小。 2.根据权利要求1的图像传感器，其中所述斜坡为大约0.5度。 3.根据权利要求1的图像传感器，其中所述绝缘层的厚度为约 4.根据权利要求1的图像传感器，还包括形成在所述绝缘层上方的滤色器。 5.根据权利要求1的。
4、图像传感器，其中所述区域的宽度为大约100m。 6.根据权利要求1的图像传感器，其中所述绝缘层在从所述电路到所述光电二极管的 方向上厚度减小。 7.一种图像传感器，包括： 像素，被构造为基于接收到的光产生信号； 逻辑电路，被构造为处理所述像素产生的信号； 区域，在所述像素与所述逻辑电路之间；以及 绝缘层，形成在所述像素、所述逻辑电路以及所述区域之上， 其中所述绝缘层具有小于15度的斜坡且其厚度在所述区域上方减小。 8.根据权利要求7的图像传感器，其中所述斜坡为大约0.5度。 9.根据权利要求7的图像传感器，其中所述绝缘层的厚度为约 10.根据权利要求7的图像传感器，还包括形成在所述绝缘层上方的。
5、滤色器。 11.根据权利要求7的图像传感器，其中所述区域的宽度为大约100m。 12.根据权利要求7的图像传感器，其中所述绝缘层在从所述逻辑电路到所述像素的 方向上厚度减小。 权 利 要 求 书CN 102820310 A 1/5页 3 图像传感器 0001 本申请是申请日为2008年3月19日且发明名称为“光掩模以及利用该光掩模制 造图像传感器的方法”的中国专利申请200810087507.X的分案申请。 0002 相关申请 0003 本发明要求2007年3月19日提交的韩国专利申请10-2007-0026821的优先权， 其全部内容通过引用并入本文。 技术领域 0004 本发明涉及一种图像。
6、传感器和制造该图像传感器的方法，且具体涉及一种通过使 用互补金属氧化物半导体（CMOS）技术制造的图像传感器（在下文中称作CMOS图像传感器） 和用于制造该图像传感器的方法。 背景技术 0005 CMOS图像传感器包括两个区域，其中一个为具有光电二极管的像素区域，另一个 为具有用于处理像素信号的电路的逻辑电路区域。以下将描述该像素区域的衬底结构。在 衬底上形成光电二极管，在光电二极管上形成多个绝缘层以便使其间的各层绝缘且使器件 钝化。此外，用于吸收色彩的滤色器和用于收集光的微透镜形成在所述多个绝缘层上。 0006 通常，当入射在像素区域中的光电二极管上的光的量增加时，图像传感器的感光 性被改善。
7、。因此，为了改善感光性的特征，光电二极管的面积应该大，或应调整焦距以便将 最大量的光聚焦在该光电二极管上。此外，应减小从光电二极管到微透镜的距离以便减小 入射在光电二极管上的光的损失。 0007 然而，因为光电二极管的面积随像素数目的增加而减小并且金属互连层由多层形 成，所以光电二极管上的绝缘层的厚度增加。 0008 因此，已使用选择性地蚀刻像素区域中的绝缘层的方法，以便减小从光电二极管 到微透镜的距离。即，已使用打开像素区域并覆盖逻辑电路区域的 掩模图案来仅仅蚀刻像 素区域中的绝缘层。 0009 通过减少光电二极管上的不必要的绝缘层而减小从微透镜到光电二极管的距离 的方法公开在题为“Imag。
8、e sensor having improved sensitivity and method for making same”的美国专利申请公开2006/0183265中。 0010 然而，当根据现有技术通过使用选择性蚀刻工艺来选择性蚀刻绝缘层时，在蚀刻 工艺之后，在蚀刻界面区域中形成具有约70度的大角度的斜坡，其中术语“蚀刻界面区域” 表示像素区域与逻辑电路区域之间的界面区域。 0011 图1说明展示像素区域与逻辑电路区域之间的界面区域中蚀刻的绝缘层的斜坡 的横截面图。光刻胶图案（PR）120打开像素区域而覆盖逻辑电路区域。像素区域中的绝缘 层110蚀刻至给定深度。此时，虽然在该界面区域中。
9、实施斜坡蚀刻工艺，但界面区域中的斜 坡的角度变为约70度。 0012 就此而言，当斜坡的角度与上文所提情况的斜坡的角度一样大时，形成的后续滤 说 明 书CN 102820310 A 2/5页 4 色层具有不良的均匀性。此外，当在滤色处理中在施加用于过滤的光刻胶之后实施曝光和 显影工艺时，在曝光工艺期间由于陡峭斜坡区域而常常显著地发生漫反射，这也不利地影 响光刻工艺。 0013 在此期间，可通过使用在蚀刻绝缘层期间产生大量聚合物的干蚀刻条件下实施斜 坡蚀刻工艺以减小斜坡的角度。然而，难以获得足以实现后续工艺的平滑进行所需的减小 的角度，且所产生的大量聚合物变成不易在后续清洗处理中移除的粒子，从而。
10、使得器件特 性和工艺良品率可能劣化。 发明内容 0014 本发明的实施方案涉及提供用于制造图像传感器的方法，该方法可改善随后工艺 的裕度（margin），当蚀刻光电二极管上的绝缘层时使像素区域与逻辑电路区域之间的界面 区域中的斜坡的角度最小化。 0015 根据本发明的另一方面，提供用于光刻工艺以实现上述方面的光掩模。 0016 根据本发明的第一方面，提供一种制造图像传感器的方法。该方法包括：在逻辑电 路区域和像素区域中的衬底上形成绝缘层；在绝缘层上形成光刻胶；图案化该光刻胶以形 成其中暴露像素区域中的绝缘层而不暴露逻辑电路区域中的绝缘层的光刻胶图案，其中光 刻胶图案的厚度在像素区域与逻辑电路区。
11、域之间的界面区域中在从逻辑电路区域到像素 区域的方向上逐渐减小；和在光刻胶图案的蚀刻速率与绝缘层的蚀刻速率基本相同的条件 下在绝缘 层和光刻胶图案上实施回蚀刻工艺。 0017 根据本发明的第二方面，提供一种用于光刻工艺以选择性地蚀刻图像传感器的像 素区域中的绝缘层的光掩模。该光掩模包括：第一区域，在该第一区域中，形成在衬底上的 光刻胶被移除，其中第一区域对应于像素区域；第三区域，在该第三区域中，形成在该衬底 上的光刻胶保留而未被蚀刻，其中第三区域对应于逻辑电路区域；和具有图案的第二区域， 通过该图案，在从第一区域到第三区域的方向上逐渐减小传输至衬底上的光的量，其中第 二区域对应于像素区域与该逻。
12、辑电路区域之间的界面区域。 0018 根据本发明的第三方面，提供一种制造图像传感器的方法。该方法包括：在逻辑电 路区域和像素区域中的衬底上形成绝缘层；在绝缘层上形成光刻胶；制备具有图案的光掩 模，通过该图案，在从逻辑电路区域到该像素区域的方向上逐渐减小传输至衬底上的光的 量，其中光掩模的图案对应于在像素区域与逻辑电路区域之间的界面区域；通过使用该光 掩模来图案化光刻胶以形成光刻胶图案，其中暴露像素区域中的绝缘层而不暴露逻辑电路 区域中的绝缘层，其中光刻胶图案的厚度在界面区域中在从逻辑电路区域到像素区域的方 向上逐渐减小；和在暴露的绝缘层上实施回蚀刻工艺。 附图说明 0019 图1说明展示像素区。
13、域与逻辑电路区域之间的界面区域中蚀刻的绝缘层的斜坡 的横截面图。 0020 图2A至图2C说明展示根据本发明实施方案的用于制造图像传感器的方法过程的 显微图。 0021 图3说明根据本发明实施方案的光掩模的平面图。 说 明 书CN 102820310 A 3/5页 5 0022 图4A和图4B说明展示根据本发明其它实施方案的光掩模的形状的平面图。 具体实施方式 0023 图2A至图2C说明展示根据本发明实施方案的用于制造图像传感器的方法过程的 显微图。显微图展示通过本发明的方法制造的样品。 0024 通过使用制造具有0.11m级线宽的互补金属氧化物半导体（CMOS）图像传感器 的工艺来制造样品。
14、。 0025 参考图2A至图2C，像素区域与逻辑电路区域之间的界面区域被放大，可发现该界 面区域中的斜坡与图1中所说明的现有技术中的斜坡相比更平缓。 0026 参考图2A，用于i-Line的正性光刻胶形成在绝缘层210上以具有约 的 厚度，接着，通过使用本发明中所提出的光掩模在正性光刻胶上实施曝光工艺和显影工艺。 因为在图3中说明本发明中所提出的光掩模的平面图，所以将在稍后详细地描述光掩模的 形状。绝缘层210包括用于器件结构的层间绝缘的氧化物层。 0027 在NA为约0.55且为约0.60的照明条件下，且在约3,350J/m 2 的能量（在i-Line 步进机中焦距设定为0m）下实施曝光工艺。
15、，其中NA和为分别与亮度和图像对比度有 关的参数。上文所提及的“焦距设定为0”意味着不需要调整衬底在i-Line步进机中的高 低以便聚焦在光刻胶上。 0028 光刻胶的厚度和曝光工艺的条件可根据器件的类型、曝光装置的类型等等来改 变。更优选的是，在NA为约0.4至约0.7且为约0.4至约0.8的照明条件下，且在约 2,000J/m 2 至约5,000J/m 2 的能量下实施曝光工艺。在此条件下，可将焦距设定为0m，或 可将焦距设定为-1m至1m的范围。虽然将焦距设定至-1m至1m的范围，但结果 可能不改变。 0029 参考图2A，当通过使用本发明中所提出的光掩模来实施曝光工艺和显影工艺时， 像。
16、素区域A上的光刻胶被移除，而逻辑电路区域C上的光刻胶保留，从而形成图案化的光刻 胶220。此外，可发现像素区域A与逻辑电路区域C之间的界面区域B上的图案化的光刻胶 220的厚度在从像素区域A到逻辑电路区域C的方向上逐渐增加。界面区域B上的图案化 光刻胶220的斜坡的角度为约0.5度，更优选的是，界面区域B上的图案化光刻胶220的斜 坡的角度在约0.4度至约15度的范围内。 0030 参考图2B，在图案化的光刻胶220的蚀刻速率与绝缘层210的蚀刻速率彼此类似 的条件下实施回蚀刻工艺，由此将界面区域B中的图案化的光刻胶220和绝缘层210蚀刻 至给定深度。结果，如图2B中所展示，界面区域B中蚀刻。
17、的绝缘层210的斜坡变得非常平 缓。即，通过该回蚀刻工艺，界面区域B中图案化的光刻胶220的斜坡的角度反映在界面区 域B中蚀刻的绝缘层210上。 0031 在压力为约1,000mT且功率为约800W的条件下，使用流量约30sccm 的CHF 3 气 体、流量约30sccm的O 2 气体和流量约1,000sccm的Ar气体在高压氧化蚀刻装置中实施回 蚀刻工艺。 0032 一般而言，绝缘层210的厚度为约 至约 的范围。当绝缘层 210的厚度为约 时，在上文所提及的条件下实施回蚀刻工艺之后，绝缘层210的 总厚度减小约 换言之，绝缘层210的总厚度减小约33%。结果，从光电二极管到 说 明 书CN。
18、 102820310 A 4/5页 6 微透镜的距离减小约 0033 回蚀刻工艺的条件可根据器件的类型、回蚀刻装置的类型等来改变。更优选的是， 在压力为约50mT至约1,500mT且功率为约300W至约1,000W的条件下，使用流量约10sccm 至约50sccm的CHF 3 气体、流量约10sccm至约50sccm的O 2 气体和流量约300sccm至约 1,500sccm的Ar气体来实施回蚀刻工艺。 0034 因为界面区域B中图案化的光刻胶220的斜坡的角度反映在界面区域B中蚀刻的 绝缘层210上，所以在实施回蚀刻工艺之后界面区域B中蚀刻的绝缘层210的斜坡的角 度变得非常小。因为界面区域。
19、B中蚀刻的绝缘层210的斜坡的角度为约0.5度，所以可防 止后续处理（诸如，滤色处理）期间由于绝缘层210在像素区域A与逻辑电路区域C中的高 度差而产生的处理错误。 0035 图2C展示通过施加用于滤色器的抗蚀剂和图案化该抗蚀剂而形成在蚀刻的绝缘 层210上的滤色器230。因为界面区域B中的斜坡的角度非常小，所以抗蚀剂被非常均匀 地施加。因此，滤色器230形成为具有非常精细的轮廓。 0036 根据本发明的另一实施方案，可增加用于在绝缘层210与图案化的光刻胶220之 间形成抗反射层的工艺，以便进一步更多地减少光刻工艺期间的漫反射。 0037 此外，根据本发明的又一实施方案，绝缘层210可包括氮。
20、化物层或氧化物与氮化 物的多层。 0038 根据本发明的又一实施方案，可在形成滤色器之前另外实施本领域技术人员已知 的诸如用于在蚀刻的绝缘层210上形成器件钝化层的工艺的其它工艺。 0039 图3说明根据本发明实施方案的光掩模的平面图。 0040 参考图3，光掩模包括第一区域310、第二区域320和第三区域330。 0041 第一区域310对应于像素区域，因为光穿透光刻胶，所以第一区域310中的衬底上 的光刻胶被移除。 0042 第三区域330对应于逻辑电路区域，因为第三区域330中的光刻胶被曝光，所以第 三区域330中的衬底上的光刻胶保留。 0043 第二区域320对应于像素区域与逻辑电路区。
21、域之间的界面区域，第二区域320中 的衬底上的光掩模具有锯齿形状，以在从第一区域310到第三区域330的方向上逐渐减小 传输至衬底的光的量。此时，光掩模的锯齿形状不反映在衬底上，且传输至衬底上的光的量 随光掩模的形状而变化。 0044 举例而言，当使用i-Line光源曝光时，第二区域320中的光掩模的间距优选为约 0.2m。虽然光掩模的间距可根据曝光的光源类型来改变，但应确定光掩模的间距为不将 光掩模的图案反映在衬底上，而是使传输至衬底上的光的量存在差异。 0045 在此期间，优选的是，第二区域320中光掩模的宽度为约100m。第二区域320边 缘中的光掩模具有存在45度斜接的图案结构以便形成。
22、坡状结构（side like structure）。 0046 因此，当通过使用根据本发明的光掩模来实施曝光工艺和显影工艺时，可在界面 区域B中形成具有平缓斜坡的图案化的光刻胶220，如图2A中所示。 0047 图4A和图4B说明展示根据本发明其它实施方案的光掩模的形状的平面图。图4A 和图4B仅展示对应于像素区域与逻辑电路区域之间的界面区域的区域。 0048 参考图4A，当光穿透图案42的数目固定时，可通过光穿透图案42的尺寸（A、2A或 说 明 书CN 102820310 A 5/5页 7 4A）来调整用于曝光的光的量。 0049 参考图4B，当光穿透图案42的尺寸固定时，即，图4B中的A。
23、，可通过控制光穿透图 案42的密度，即，光穿透图案的数目，来调整用于曝光的光的量。 0050 因此，为了减小在从像素区域到逻辑电路区域方向上的用于曝光的光的量，当光 穿透图案42的数目固定时，将具有小尺寸的光穿透图案42布置在对应于界面区域的区域 中，或当光穿透图案42的尺寸固定时，将小数目的光穿透图案42布置在对应于界面区域的 区域中。此外，虽然未展示，但可通过光穿透图案42的尺寸和数目来调整用于曝光的光的 量。然而，如上所 述，光穿透图案42的尺寸（A、2A或4A）应具有不将图案的形状反映在衬 底上的间距。 0051 根据上文所描述的实施方案，可通过减少光电二极管上绝缘层的厚度来增加光接 。
24、收效率。此外，因为绝缘层在像素区域与逻辑电路区域之间的界面区域中形成为具有非常 平缓的斜坡，所以可在用于形成滤色器和微透镜的后续工艺期间更均匀地形成薄膜，从而 可改善工艺裕度。 0052 虽然已关在特定实施方案描述了本发明，但本发明的上述实施方案是说明性的而 非限制性的。显而易见的是，本领域技术人员可在不脱离如所附权利要求限定的本发明的 精神和范畴的情况下作出各种改变和修改。 说 明 书CN 102820310 A 1/5页 8 图1 说 明 书 附 图CN 102820310 A 2/5页 9 图2A 说 明 书 附 图CN 102820310 A 3/5页 10 图2B 图2C 说 明 书 附 图CN 102820310 A 10 4/5页 11 图3 图4A 说 明 书 附 图CN 102820310 A 11 5/5页 12 图4B 说 明 书 附 图CN 102820310 A 12 。