均衡电路.pdf

本发明公开了一种均衡电路，包括：一高通放大器，为双差分输入，双差分输出，并引入一个零点；一带反馈的跨导放大器，为双差分输入，双差分输出，其输入端与所述高通放大器的输出端相连接，其输出端通过两个NMOS晶体管反馈到所述高通放大器的输出端；在其反馈回路中引入另一个零点；通过调节所述两个零点的位置增大带宽。本发明能够使均衡电路高频部分增益能达到20dB，实现较大的带宽，避免高速率传输时出现高频部分严重衰减；而且相对来说电路所占用的面积小，功耗低。

1.  一种均衡电路，其特征在于，包括：
一高通放大器，为双差分输入，双差分输出，并引入一个零点；
一带反馈的跨导放大器，为双差分输入，双差分输出，其输入端与所述高通放大器的输出端相连接，其输出端通过两个NMOS晶体管反馈到所述高通放大器的输出端；在其反馈回路中引入另一个零点；
通过调节所述两个零点的位置增大带宽。

2.  如权利要求1所述的均衡电路，其特征在于：所述高通放大器由多个NMOS晶体管，以及电阻和电容组成，两个NMOS晶体管组成差分输入，一个电容和可调的NMOS线性电阻分别横跨在两个差分输入NMOS晶体管的源级之间，由四个NMOS晶体管组成共源共栅电流源提供电流，作为差分输入的两个NMOS晶体管的漏极通过电阻连接到电源VDD端。

3.  如权利要求1所述的均衡电路，其特征在于：所述带反馈的跨导放大器由多个电阻，多个NMOS晶体管组成，电源连接两个上拉电阻，两个差分输出端分别连接一个电阻再连接到反馈NMOS晶体管的栅极，差分输入NMOS晶体管的源极连接镜像电流源。

4.  如权利要求1所述的均衡电路，其特征在于：所述高通放大器，采用四个NMOS晶体管，即第一NMOS晶体管～第四NMOS晶体管组成偏置电流管；
其中，第一NMOS晶体管和第三NMOS晶体管的栅极输入第一偏置电压，第二NMOS晶体管和第四NMOS晶体管栅极输入第二偏置电压为高通放大器提供电流；
第五NMOS晶体管和第六NMOS晶体管是高通放大器的差分输入管，第五NMOS晶体管的漏极串联第一电阻再连接到电源VDD端，其源极连接一电容的一端，第三电阻的一端和第一NMOS晶体管的漏极；第六NMOS晶体管的漏极串联第二电阻再连接到电源VDD端，其源极连接所述电容的另一端，第三电阻的另一端和第三NMOS晶体管的漏极。

5.  如权利要求1所述的均衡电路，其特征在于：所述带反馈的跨导放大器由第七NMOS晶体管～第十NMOS晶体管、第十一NMOS晶体管～第十四NMOS晶体管，第四电阻～第七电阻组成；
所述高通放大器的第五NMOS晶体管和第一电阻的连接节点，以及第六NMOS晶体管和第二电阻的连接节点分别连接第九NMOS晶体管和第十NMOS晶体管的栅极；第九NMOS晶体管的漏极通过第四电阻连接到电源VDD端，第十NMOS管的漏极通过第五电阻连接到电源VDD端，从第九NMOS晶体管的漏极引出一差分输出信号，从第十NMOS晶体管的漏极引出另一差分输出信号；第九NMOS晶体管和第十NMOS晶体管的源极相连接，并与由第十三NMOS晶体管和第十四NMOS晶体管组成的第一电流源的输入端相连接，第一电流源的输出端接地；第十三NMOS晶体管的栅极输入第一偏置电压；第十四NMOS晶体管的栅极输入第二偏置电压；
第七NMOS晶体管的漏极与所述高通放大器的一差分输出端相连接，第八NMOS晶体管的漏极与所述高通放大器的另一差分输出端相连接；
第七NMOS晶体管和第八NMOS晶体管的源极相连接，并与由第十一NMOS晶体管和第十二NMOS晶体管组成的第二电流源的输入端相连接，第二电流 源的输出端接地；第十一NMOS晶体管的栅极输入第一偏置电压；第十二NMOS晶体管的栅极输入第二偏置电压；
第九NMOS晶体管的漏极与第四电阻一端的连接节点作为所述跨导放大器的一差分输出端，该差分输出端与第六电阻的一端相连接，第六电阻的另一端与第八NMOS晶体管的栅极相连接；第十NMOS管的漏极与第五电阻一端的连接节点作为所述跨导放大器的另一差分输出端，该差分输出端与第七电阻的一端相连接，第七电阻的另一端与第七NMOS晶体管的栅极相连接。

均衡电路
技术领域
本发明涉及CMOS集成电路设计领域，特别是涉及一种高带宽的均衡电路。
背景技术
接口电路在通信中起着关键的作用，随着通信技术的发展，信号处理复杂度的不断提升，通信接口电路的设计和发展遇到了前所未有的挑战。由于并行通信中队列间同步的问题以及串扰等噪声的影响，大多数芯片间通信都采用串行通信方式，串行通信得以迅速发展，并具有更快、更可靠以及需要引脚数少等优点。
随着体系结构技术和半导体工艺的发展，集成电路芯片上的串行通信的时钟频率提高很快。存在一个关键问题就是，在所有的传输介质中都存在着与频率相关的传输损耗，它主要是由趋肤效应和介质损耗引起的。频率越高，趋肤效应和介质损耗就越明显，导致传输损耗就越大。传输线中的高速数据传输存在着由于传输线的传输损耗引进的码间干扰，限制了传输速率和传输速度。此时高带宽的均衡电路就能有效补偿高频信号的衰减。传输线均衡放置于信号接收段，通过增强信号的高频分量来补偿介质的损耗，使接收机接收到的信号的高频分量和低频分量的幅度相差最小，减小码间干扰。
发明内容
本发明要解决的技术问题是提供一种均衡电路，能够实现较大的带宽，避免高速率传输时出现高频部分严重衰减。
为解决上述技术问题，本发明的均衡电路，包括：
一高通放大器，为双差分输入，双差分输出，并引入一个零点；
一带反馈的跨导放大器，为双差分输入，双差分输出；其输入端与所述高通放大器的输出端相连接，其输出端通过两个NMOS晶体管反馈到所述高通放大器的输出端；在其反馈回路中引入另一个零点；
通过调节所述两个零点的位置增大带宽。
本发明的均衡电路，由于在第一级的高通放大器和第二级的带反馈的跨导放大器的反馈回路分别引入一个零点，通过合理调节这两个零点位置，能够使均衡电路高频部分增益能达到20dB，不仅带宽大，而且相对来说电路所占用的面积小，功耗低；能够有效解决高速率传输时高频部分严重衰减的问题。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
附图是具有高带宽的均衡电路原理图。
具体实施方式
所述均衡电路实现的技术方案基本构思是：采用两级放大器，第一级放大器为高通放大器，第二级放大器为带反馈的跨导放大器。所述高通放 大器和跨导放大器均为双差分输入，双差分输出。
信号经过传输线高频部分衰减，先通过一个高通放大器，该高通放大器的带宽不会很大而且高频部分增益有限。所述高通放大器采用两个NMOS晶体管作为差分对管输入，一个电容和一个可调的NMOS线性电阻分别横跨在两个差分输入NMOS晶体管的源级之间，下面由四个NMOS晶体管组成共源共栅电流源提供电流，在横跨的电阻电容中引入一个零点。
为了能够得到较大的带宽，在高通放大器后面还加了一级带反馈的跨导放大器。高通放大器的输出端连接一个普通的CML（Current-Mode Logic电流型逻辑电路）差分放大器，该CML差分放大器中差分输入管NMOS晶体管的源极连接镜像电流源。CML差分放大器输出串联一个电阻连接到反馈NMOS晶体管的栅极，在这里引入了另一个零点。通过调节这两个零点，能够得到比较大的带宽，实现具有高带宽的均衡电路。
结合附图所示，下面是本发明的一实施例，便于更好的理解本发明的实施方案，但不用来限制本发明的范围。
所述高通放大器100，采用四个或四个以上NMOS晶体管管组成偏置电流管（即所述“共源共栅电流源”），本实施例以四个为例。四个NMOS管分别为NMOS晶体管107，NMOS晶体管108，NMOS晶体管109，NMOS晶体管110。其中，NMOS晶体管107和NMOS晶体管109的栅极输入第一偏置电压bias，NMOS晶体管108和NMOS晶体管110栅极输入第二偏置电压vbias为高通放大器提供电流。NMOS晶体管103和NMOS晶体管104是高通放大器的差分输入管，NMOS晶体管103的漏极串联电阻101再连接到电源VDD端，其源极 连接电容105的一端，电阻106的一端和NMOS晶体管107的漏极。NMOS晶体管104的漏极串联电阻102再连接到电源VDD端，其源极连接电容105的另一端，电阻106的另一端和NMOS晶体管109的漏极。
所述带反馈的跨导放大器200由NMOS晶体管201～204、209～212，电阻205～208组成。
高通放大器输出端n1（NMOS晶体管103和电阻101的连接节点）和n2（NMOS晶体管104和电阻102的连接节点）分别连接NMOS晶体管203和NMOS晶体管204的栅极。NMOS晶体管203的漏极通过电阻205连接到电源VDD端，NMOS管204的漏极通过电阻206连接到电源VDD端，从NMOS晶体管203的漏极引出输出信号vop，从NMOS晶体管204漏极引出输出信号von。NMOS晶体管203和NMOS晶体管204的源极相连接，并与由NMOS晶体管211和NMOS晶体管212组成的第一电流源的输入端相连接，第一电流源的输出端接地。在本实施例中，NMOS晶体管211的漏极与NMOS晶体管203和NMOS晶体管204的源极相连接。NMOS晶体管211的源极与NMOS晶体管212的漏极相连接，NMOS晶体管212的源极接地。NMOS晶体管211的栅极输入第一偏置电压bias；NMOS晶体管212的栅极输入第二偏置电压vbias。
NMOS晶体管201的漏极与所述高通放大器的输出端n1相连接，NMOS晶体管202的漏极与所述高通放大器的另一输出端n2相连接。
NMOS晶体管201和NMOS晶体管202的源极相连接，并与由NMOS晶体管209和NMOS晶体管210组成的第二电流源的输入端相连接，第二电流源的输出端接地。在本实施例中，NMOS晶体管209的漏极与NMOS晶体管201 和NMOS晶体管202的源极相连接。NMOS晶体管209的源极与NMOS晶体管210的漏极相连接，NMOS晶体管210的源极接地。NMOS晶体管209的栅极输入第一偏置电压bias；NMOS晶体管210的栅极输入第二偏置电压vbias。
NMOS晶体管203的漏极与电阻205一端的连接节点作为一差分输出端vop，该差分输出端vop与电阻207的一端相连接，电阻207的另一端与NMOS晶体管202的栅极相连接。NMOS管204的漏极与电阻206一端的连接节点作为另一差分输出端von，该差分输出端von与电阻208的一端相连接，电阻208的另一端与NMOS晶体管201的栅极相连接。
在上述实施例中电阻207，电阻208和电阻106也可以用MOS晶体管代替。
以上通过具体实施方式对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。