用于接置半导体装置的层结构及其制法.pdf

一种用于接置半导体装置的层结构及其制法，该制法包括：提供一具有导电层、多个第一导电组件、多个第二导电组件与第一胶体的基材，该导电层具有相对的第一表面与第二表面，该些第一导电组件与该些第二导电组件分别形成于该导电层的第一表面及第二表面上，该第一胶体形成于该导电层的第一表面上以包覆该些第一导电组件；移除部分该导电层以形成线路层，以使该些第一导电组件分别经由该线路层电性连接该些第二导电组件；以及形成第二胶体于该第一胶体的第一底面上以包覆该线路层及该些第二导电组件。藉此，本发明能降低该用于接置半导体装置的层结构的制作难度，并提升产品良率。

1.  一种用于接置半导体装置的层结构，其包括：
第一胶体，其具有第一底面；
多个第一导电组件，其嵌埋于该第一胶体内，且其均具有外露于该第一胶体的第一底面的第一端部；
线路层，其具有相对的第一表面与第二表面，并形成于该些第一导电组件的第一端部上；
多个第二导电组件，其形成于该线路层的第二表面上，并经由该线路层电性连接该些第一导电组件；以及
第二胶体，其形成于该第一胶体的第一底面上以包覆该线路层及该些第二导电组件。

2.  根据权利要求1所述的用于接置半导体装置的层结构，其特征在于，该第一胶体还具有第一顶面，该第二胶体具有第二底面，该些第一导电组件还均具有外露于该第一胶体的第一顶面的第二端部，该些第二导电组件均具有外露于该第二胶体的第二底面的第三端部。

3.  根据权利要求2所述的用于接置半导体装置的层结构，其特征在于，该层结构还包括芯片，其设置于该第二胶体的第二底面上，并电性连接该些第二导电组件的第三端部。

4.  根据权利要求2所述的用于接置半导体装置的层结构，其特征在于，该层结构还包括芯片，其设置于该第一胶体的第一顶面上，并电性连接该些第一导电组件的第二端部。

5.  根据权利要求4所述的用于接置半导体装置的层结构，其特征在于，该层结构还包括电路板，其设置于该第二胶体的第二底面上，并电性连接该些第二导电组件的第三端部。

6.  根据权利要求1所述的用于接置半导体装置的层结构，其特征 在于，该线路层的厚度小于300微米。

7.  根据权利要求1所述的用于接置半导体装置的层结构，其特征在于，该线路层的材质为金、铜、铁、钢或铜镍钯合金。

8.  一种用于接置半导体装置的层结构的制法，其包括：
提供一具有导电层、多个第一导电组件、多个第二导电组件与第一胶体的基材，该导电层具有相对的第一表面与第二表面，该些第一导电组件与该些第二导电组件分别形成于该导电层的第一表面及第二表面上，该第一胶体形成于该导电层的第一表面上以包覆该些第一导电组件；
移除部分该导电层以形成线路层，以使该些第一导电组件分别经由该线路层电性连接该些第二导电组件；以及
形成第二胶体于该第一胶体的第一底面上以包覆该线路层及该些第二导电组件。

9.  根据权利要求8所述的用于接置半导体装置的层结构的制法，其特征在于，该基材的制程包括：
形成该些第一导电组件于该导电层的第一表面上；
形成该第一胶体于该导电层的第一表面上以包覆该些第一导电组件；以及
形成该些第二导电组件于该导电层的第二表面上。

10.  根据权利要求8所述的用于接置半导体装置的层结构的制法，其特征在于，该制法还包括自该第一胶体的第一顶面对该第一胶体进行薄化作业以外露出该些第一导电组件的第二端部。

11.  根据权利要求8所述的用于接置半导体装置的层结构的制法，其特征在于，该制法还包括自该第二胶体的第二底面对该第二胶体进行薄化作业以外露出该些第二导电组件的第三端部。

12.  根据权利要求8所述的用于接置半导体装置的层结构的制法，其特征在于，该制法还包括设置芯片于该第二胶体的第二底面上，并电性连接该芯片与该些第二导电组件的第三端部。

13.  根据权利要求8所述的用于接置半导体装置的层结构的制法，还包括设置芯片于该第一胶体的第一顶面上，并电性连接该芯片与该些第一导电组件的第二端部。

14.  根据权利要求13所述的用于接置半导体装置的层结构的制法，其特征在于，该制法还包括设置电路板于该第二胶体的第二底面上，并电性连接该电路板与该些第二导电组件的第三端部。

15.  根据权利要求8所述的用于接置半导体装置的层结构的制法，其特征在于，该导电层为导电薄膜且其厚度小于300微米。

16.  根据权利要求8所述的用于接置半导体装置的层结构的制法，其特征在于，该导电层的材质为金、铜、铁、钢或铜镍钯合金。

用于接置半导体装置的层结构及其制法
技术领域
本发明涉及一种用于接置半导体装置的层结构及其制法，特别是指一种可提升良率的用于接置半导体装置的层结构及其制法。
背景技术
在半导体领域中，为了追求体积较小又兼具成本较低的产品设计，遂有业者将铜层(Cu layer)形成于载体上，并将绝缘层形成于该载体上以包覆该铜层，再藉由蚀刻方式移除该载体，藉此形成厚度相对较薄的层结构。
图1A至图1D为绘示现有技术的用于接置半导体装置的层结构及其制法的剖视示意图。
如图1A所示，先以电镀方式形成第一铜层11于载体10上。
如图1B所示，再以该电镀方式形成第二铜层12于该第一铜层11上。
如图1C所示，形成绝缘层13于该载体10上以包覆该第一铜层11及该第二铜层12，并外露出该第二铜层12的顶面121。
如图1D所示，藉由蚀刻方式移除该载体10以外露出该第一铜层11的底面111，藉此形成一用于接置半导体装置的层结构1。
上述现有技术的缺点，在于其需藉由蚀刻方式移除该载体10，但蚀刻制程通常不易控制该载体10的蚀刻深度，加上为了追求该用于接置半导体装置的层结构1的轻薄特性，一般会将该第一铜层11与该第二铜层12的厚度做得较薄，故在蚀刻该载体10时，很容易地侵蚀到该第一铜层11或该第二铜层12，导致该用于接置半导体装置的层结构1于制作上存有一定程度的困难度。
因此，如何克服上述现有技术的问题，实已成目前亟欲解决的课题。
发明内容
本发明的主要目的为提供一种用于接置半导体装置的层结构及其制法，能降低该用于接置半导体装置的层结构的制作难度，并提升产品良率。
本发明的用于接置半导体装置的层结构，其包括：第一胶体，其具有第一底面；多个第一导电组件，其嵌埋于该第一胶体内，且其均具有外露于该第一胶体的第一底面的第一端部；线路层，其具有相对的第一表面与第二表面，并形成于该些第一导电组件的第一端部上；多个第二导电组件，其形成于该线路层的第二表面上，并经由该线路层电性连接该些第一导电组件；以及第二胶体，其形成于该第一胶体的第一底面上以包覆该线路层及该些第二导电组件。
该第一胶体可具有第一顶面，该第二胶体可具有第二底面，该些第一导电组件均具有外露于该第一胶体的第一顶面的第二端部，该些第二导电组件均具有外露于该第二胶体的第二底面的第三端部。
该用于接置半导体装置的层结构可包括芯片，其设置于该第二胶体的第二底面上，并电性连接该些第二导电组件的第三端部。
该用于接置半导体装置的层结构可包括芯片及/或电路板，该芯片可设置于该第一胶体的第一顶面上，并电性连接该些第一导电组件的第二端部，该电路板可设置于该第二胶体的第二底面上，并电性连接该些第二导电组件的第三端部。
该线路层的厚度可小于300微米(μm)，而该线路层的材质可为金、铜、铁、钢或铜镍钯合金等。
本发明还提供一种用于接置半导体装置的层结构的制法，其包括：提供一具有导电层、多个第一导电组件、多个第二导电组件与第一胶体的基材，该导电层具有相对的第一表面与第二表面，该些第一导电组件与该些第二导电组件分别形成于该导电层的第一表面及第二表面上，该第一胶体形成于该导电层的第一表面上以包覆该些第一导电组件；移除部分该导电层以形成线路层，以使该些第一导电组件分别经由该线路层电性连接该些第二导电组件；以及形成第二胶体于该第一胶体的第一底面上以包覆该线路层及该些第二导电组件。
该基材的制程可包括：形成该些第一导电组件于该导电层的第一表面上；形成该第一胶体于该导电层的第一表面上以包覆该些第一导 电组件；以及形成该些第二导电组件于该导电层的第二表面上。
该用于接置半导体装置的层结构的制法可包括：自该第一胶体的第一顶面对该第一胶体进行薄化作业以外露出该些第一导电组件的第二端部；以及自该第二胶体的第二底面对该第二胶体进行薄化作业以外露出该些第二导电组件的第三端部。
该用于接置半导体装置的层结构的制法可包括：设置芯片于该第二胶体的第二底面上，并电性连接该芯片与该些第二导电组件的第三端部。
该用于接置半导体装置的层结构的制法可包括：设置芯片于该第一胶体的第一顶面上，并电性连接该芯片与该些第一导电组件的第二端部；以及设置电路板于该第二胶体的第二底面上，并电性连接该电路板与该些第二导电组件的第三端部。
该导电层为导电薄膜且其厚度可小于300微米，而该导电层的材质可为金、铜、铁、钢或铜镍钯合金。
由上可知，本发明的用于接置半导体装置的层结构及其制法，主要在导电层的第一表面与第二表面分别形成多个第一导电组件及多个第二导电组件，并藉由第一胶体包覆该些第一导电组件，且藉由第二胶体包覆该些第二导电组件及该导电层所形成的线路层。
因此，本发明能免除现有技术中以蚀刻方式移除载体而容易侵蚀到第一铜层或第二铜层的问题，并具有易于制作该些第一导电组件与该些第二导电组件于该导电层上的功效，藉以降低该用于接置半导体装置的层结构的制作难度，并提升产品良率。
附图说明
图1A至图1D为绘示现有技术的用于接置半导体装置的层结构及其制法的剖视示意图；
图2A至图2G为绘示本发明的用于接置半导体装置的层结构及其制法的剖视示意图；
图3为绘示本发明的用于接置半导体装置的层结构及其制法的一实施例的剖视示意图；以及
图4为绘示本发明的用于接置半导体装置的层结构及其制法的另 一实施例的剖视示意图。
主要组件符号说明
1               用于接置半导体装置的层结构
10              载体
11              第一铜层
111             底面
12              第二铜层
121             顶面
13              绝缘层
2a              基材
2b、2c、2d      用于接置半导体装置的层结构
20              导电层
20'             线路层
20a             第一表面
20b             第二表面
21              第一导电组件
21a             第一端部
21b             第二端部
22              第一胶体
22a             第一底面
22b             第一顶面
23              第二导电组件
23a             第三端部
23b             第四端部
24              第二胶体
24a             第二底面
24b             第二顶面
25              芯片
26              第一焊球
27              电路板
28              第二焊球
H              厚度。
具体实施方式
以下藉由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点及功效。
须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。
同时，本说明书中所引用的如“上”、“一”、“第一”、“第二”、“表面”、“底面”及“顶面”等用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
图2A至图2G为绘示本发明的用于接置半导体装置的层结构及其制法的剖视示意图。
如图2A所示，可先提供一具有相对的第一表面20a与第二表面20b的导电层20。该导电层20可为导电薄膜且其厚度H可小于300微米，而该导电层20的材质可为金、铜、铁、钢、冷压钢或铜镍钯(Cu/Ni/Pd)合金等材料，但不以此为限。
如图2B所示，形成多个具有第一端部21a与第二端部21b的第一导电组件21于该导电层20的第一表面20a上，且该第一端部21a面向该导电层20。
如图2C所示，形成一具有第一底面22a与第一顶面22b的第一胶体22于该导电层20的第一表面20a上以包覆该些第一导电组件21，且该第一底面22a面向该导电层20。
如图2D所示，形成多个具有第三端部23a与第四端部23b的第二导电组件23于该导电层20的第二表面20b上，且该第四端部23b面向该导电层20，藉此形成一基材2a。
如图2E所示，藉由图案化或蚀刻等方式移除部分该导电层20以形成线路层20'，以使该些第一导电组件21分别经由该线路层20'电性连接该些第二导电组件23。
如图2F所示，形成一具有第二底面24a与第二顶面24b的第二胶体24于该第一胶体22的第一底面22a上以包覆该线路层20'及该些第二导电组件23，且该第二顶面24b面向该第一胶体22。
如图2G所示，藉由研磨或其它方式，自该第一顶面22b对该第一胶体22进行薄化作业以外露出该些第一导电组件21的第二端部21b，亦可自该第二底面24a对该第二胶体24进行薄化作业以外露出该些第二导电组件23的第三端部23a，藉此形成一用于接置半导体装置的层结构2b。
本发明还提供一种用于接置半导体装置的层结构2b，如图2G所示。该用于接置半导体装置的层结构2b包括一第一胶体22、多个第一导电组件21、一线路层20'、多个第二导电组件23以及一第二胶体24。
该第一胶体22具有相对的第一底面22a与第一顶面22b。该些第一导电组件21嵌埋于该第一胶体22内，且其均具有外露于该第一胶体22的第一底面22a的第一端部21a，亦可具有外露于该第一胶体22的第一顶面22b的第二端部21b。
该线路层20'具有相对的第一表面20a与第二表面20b，并形成于该些第一导电组件21的第一端部21a上，且该线路层20'也可再形成于该第一胶体22的部分第一底面22a上。该线路层20'的厚度可小于300微米，而该线路层20'的材质可为金、铜、铁、钢、冷压钢或铜镍钯(Cu/Ni/Pd)合金等材料，但不以此为限。
该些第二导电组件23形成于该线路层20'的第二表面20b上，并经由该线路层20'分别电性连接该些第一导电组件21。同时，该些第二导电组件23均可具有外露于该第二胶体24的第二底面24a的第三端部23a与面向该线路层20'的第四端部23b。
该第二胶体24具有相对的第二底面24a与第二顶面24b，并形成于该第一胶体22的第一底面22a上以包覆该线路层20'及该些第二导电组件23。
图3为绘示本发明的用于接置半导体装置的层结构及其制法的一 实施例的剖视示意图。
如图所示，可对上述图2G的用于接置半导体装置的层结构2b进行切单(singulation)作业，且于切单后的用于接置半导体装置的层结构2b中设置芯片25于第二胶体24的第二底面24a上，并藉由多个第一焊球26电性连接该芯片25与该些第二导电组件23的第三端部23a，藉此形成一用于接置半导体装置的层结构2c。
换言之，图3的用于接置半导体装置的层结构2c可包括芯片25，其设置于该第二胶体24的第二底面24a上，并藉由多个第一焊球26分别电性连接该些第二导电组件23的第三端部23a。
图4为绘示本发明的用于接置半导体装置的层结构及其制法的另一实施例的剖视示意图。
如图所示，可对上述图2G的用于接置半导体装置的层结构2b进行切单作业，且于切单后的用于接置半导体装置的层结构2b中设置芯片25于该第一胶体22的第一顶面22b上，并藉由多个第一焊球26电性连接该芯片25与该些第一导电组件21的第二端部21b；同时，亦可设置电路板27于该第二胶体24的第二底面24a上，并藉由多个第二焊球28电性连接该电路板27与该些第二导电组件23的第三端部23a，藉此形成一用于接置半导体装置的层结构2d。
换言之，图4的用于接置半导体装置的层结构2d可包括芯片25及/或电路板27。该芯片25可设置于该第一胶体22的第一顶面22b上，并电性连接该些第一导电组件21的第二端部21b。该电路板27可设置于该第二胶体24的第二底面24a上，并电性连接该些第二导电组件23的第三端部23a。
由上可知，本发明的用于接置半导体装置的层结构及其制法，主要在导电层的第一表面与第二表面分别形成多个第一导电组件及多个第二导电组件，并藉由第一胶体包覆该些第一导电组件，且藉由第二胶体包覆该些第二导电组件及该导电层所形成的线路层。
因此，本发明能免除现有技术中以蚀刻方式移除载体而容易侵蚀到第一铜层或第二铜层的问题，并具有易于制作该些第一导电组件与该些第二导电组件于该导电层上的功效，藉以降低该用于接置半导体装置的层结构的制作难度，并提升产品良率。
上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。