《具有静电防护的功率晶体管元件与使用该功率晶体管元件的低压差稳压器.pdf》由会员分享，可在线阅读，更多相关《具有静电防护的功率晶体管元件与使用该功率晶体管元件的低压差稳压器.pdf（14页珍藏版）》请在专利查询网上搜索。
1、10申请公布号CN102347326A43申请公布日20120208CN102347326ACN102347326A21申请号201010242770922申请日20100728H01L27/02200601G05F1/5620060171申请人立锜科技股份有限公司地址中国台湾新竹县竹北市72发明人李建兴74专利代理机构中原信达知识产权代理有限责任公司11219代理人陈肖梅谢丽娜54发明名称具有静电防护的功率晶体管元件与使用该功率晶体管元件的低压差稳压器57摘要本发明提出一种具有静电防护的功率晶体管元件与使用该功率晶体管元件的低压差稳压器LOWDROPOUTREGULATOR，LDO。其中，具。
2、有静电防护的功率晶体管元件包含P型金属氧化物半导体PTYPEMETALOXIDESEMICONDUCTOR，PMOS场效晶体管FIELDEFFECTTRANSISTOR，FET，其源极端与漏极端分别电连接于电压输入端与电压输出端；以及静电防护元件，与电压输入端以及电压输出端电连接，并提供静电放电路径，使输出端的静电压可经由此静电放电路径放电，以防护PMOSFET。51INTCL19中华人民共和国国家知识产权局12发明专利申请权利要求书1页说明书5页附图7页CN102347345A1/1页21一种具有静电防护的功率晶体管元件，其特征在于，包含P型金属氧化物半导体场效晶体管PMOSFET，其源极与。
3、漏极分别电连接于一电压输入端与一电压输出端；以及静电防护元件，与该电压输入端以及该电压输出端电连接，并提供一静电放电路径，使输出端的静电压可经由此静电放电路径放电，以防护该PMOSFET；其中，该电压输出端为一接触垫，可供电连接至一负载电路。2如权利要求1所述的具有静电防护的功率晶体管元件，其中，该静电防护元件还包含一深N型井区或一N型埋层。3如权利要求1所述的具有静电防护的功率晶体管元件，其中，该静电防护元件包含一NPN双极接面晶体管，其射极与集极分别与该电压输出端及电压输入端电连接，基极受控于该电压输出端。4如权利要求1所述的具有静电防护的功率晶体管元件，其中，该静电防护元件包含一N型金属。
4、氧化物半导体场效晶体管，其漏极与源极分别与该电压输出端及电压输入端电连接，栅极接地或受控于该电压输出端。5如权利要求1所述的具有静电防护的功率晶体管元件，其中，该静电防护元件包含一硅控整流器，其阴极与阳极分别与该电压输出端及电压输入端电连接，栅极受控于该电压输出端。6一种具有静电防护的低压差稳压器，用以将一输入端的输入电压转换为一输出端的输出电压，其特征在于，该具有静电防护的低压差稳压器包含一误差放大电路，根据一输出电压取样讯号与一参考讯号，产生一误差放大讯号，其中，该输出电压取样讯号取样自该输出电压；以及一功率晶体管元件，包括P型金属氧化物半导体场效晶体管PMOSFET，其源极与漏极分别电连。
5、接于该输入端与该输出端，栅极受控于该误差放大讯号；以及静电防护元件，与该输入端以及该输出端电连接，并提供一静电放电路径，使输出端的静电压可经由此静电放电路径放电，以防护该PMOSFET；其中，该输出端为一接触垫，可供电连接至一负载电路。7如权利要求6所述的具有静电防护的低压差稳压器，其中，该静电防护元件还包含一深N型井区或一N型埋层。8如权利要求6所述的具有静电防护的低压差稳压器，其中，该静电防护元件包含一NPN双极接面晶体管，其射极与集极分别与该输出端及输入端电连接，基极受控于该输出端。9如权利要求6所述的具有静电防护的低压差稳压器，其中，该静电防护元件包含一N型金属氧化物半导体场效晶体管，。
6、其漏极与源极分别与该电压输出端及电压输入端电连接，栅极接地或受控于该输出端。10如权利要求6所述的具有静电防护的低压差稳压器，其中，该静电防护元件包含一硅控整流器，其阴极与阳极分别与该电压输出端及电压输入端电连接，栅极受控于该输出端。权利要求书CN102347326ACN102347345A1/5页3具有静电防护的功率晶体管元件与使用该功率晶体管元件的低压差稳压器技术领域0001本发明涉及一种具有静电防护的功率晶体管元件与使用该功率晶体管元件的低压差稳压器，其中为该功率晶体管元件提供了静电放电路径。背景技术0002图1显示现有技术的低压差稳压器示意图，低压差稳压器LOWDROPOUTREGUL。
7、ATOR，LDO100为一种线性稳压器，用以将输入电压VIN转换为输出电压VOUT，其基本结构如图所示，包含误差放大电路10以及功率晶体管元件20，误差放大电路10接收输出电压取样讯号，输出电压取样讯号输出电压与接地电位之间，具有串联电阻R1与R2，撷取R2上的分压作为输出电压取样讯号。误差放大电路10比较输出电压取样讯号与参考讯号VREF，并将比较结果放大输出至功率晶体管元件20中PMOSFET的栅极，以控制源极与漏极间的导通程度，也就是输入电压VIN与输出电压VOUT间的转换参数。功率晶体管元件20中PMOSFET的结构剖面图如图2所示，从剖面图视之，PMOSFET位于P型基板PSUB21。
8、上，于上表面以下形成相邻的高压N型井区NW23以及高压P型井区PW24；并于两井区中形成多个浅沟槽绝缘区SHALLOWTRENCHISOLATION，STI25、N本体极26、P源极27、以及P漏极29；以及于上表面以上形成栅极28。0003请继续参阅图1及图2，功率晶体管元件20的输出端为接触垫1，其可能接触到人体，或于应用及测试环境中接触到各种电场，因而可能会累积电荷而产生静电压或直接接触到高静电压，当静电压高于功率晶体管元件20所能容忍的范围时会经由放电路径放电，其中一个可能的放电路径如图2中的虚线所示，如此将造成电路的操作错误或是严重损坏元件。0004有鉴于此，本发明即针对上述现有技术。
9、的不足，提出一种具有静电防护的功率晶体管元件与低压差稳压器。发明内容0005本发明目的之一在于克服现有技术的不足与缺陷，提出一种具有静电防护的功率晶体管元件。0006本发明的另一目的在于，提出一种使用上述功率晶体管元件而具有静电防护的低压差稳压器。0007为达上述目的，就其中一个观点言，本发明提供了一种具有静电防护的功率晶体管元件，包含PMOSFET，其源极与漏极分别电连接于一电压输入端与一电压输出端；以及静电防护元件，与该电压输入端以及该电压输出端电连接，并提供一静电放电路径，使输出端的静电压可经由此静电放电路径放电，以防护该PMOSFET；其中，该电压输出端为一接触垫，可供电连接至一负载电。
10、路。0008上述具有静电防护的功率晶体管元件中，该静电防护元件可更包含一深N型井区说明书CN102347326ACN102347345A2/5页4DEEPNWELL，DEEPNW或一N型埋层NTYPEBURIEDLAYER，NBL。0009在其中一种实施型态中，该静电防护元件可包含一NPN晶体管，其射极EMITTER与集极COLLECTOR分别与该电压输出端及电压输入端电连接，基极受控于该电压输出端。0010在另一种实施型态中，该静电防护元件可包含一N型金属氧化物半导体NTYPEMETALOXIDESEMICONDUCTOR，NMOS场效晶体管，其漏极DRAIN与源极SOURCE分别与该电压输。
11、出端及电压输入端电连接，栅极接地或受控于该电压输出端。0011在又一种实施型态中，该静电防护元件可包含一硅控整流器SILICONCONTROLLEDRECTIFIER，SCR，其阴极CATHODE与阳极ANODE分别与该电压输出端及电压输入端电连接，栅极受控于该电压输出端。0012就另一个观点言，本发明提供了一种具有静电防护的低压差稳压器，用以将一输入端的输入电压转换为一输出端的输出电压，该具有静电防护的低压差稳压器包含一误差放大电路，根据一输出电压取样讯号与一参考讯号，产生一误差放大讯号，其中，该输出电压取样讯号取样自该输出电压；以及一功率晶体管元件，包括PMOSFET，其源极与漏极分别电连。
12、接于该输入端与该输出端；以及静电防护元件，与该输入端以及该输出端电连接，并提供一静电放电路径，使输出端的静电压可经由此静电放电路径放电，以防护该P型金属氧化物半导体场效晶体管；其中，该输出端为一接触垫，可供电连接至一负载电路。0013上述具有静电防护的低压差稳压器中，该静电防护元件可更包含一深N型井区或一N型埋层。0014上述具有静电防护的低压差稳压器中，该静电防护元件可包含一NPN晶体管，其射极与集极分别与该输出端及输入端电连接，基极受控于该输出端。0015上述具有静电防护的低压差稳压器中，该静电防护元件可包含一N型金属氧化物半导体场效晶体管，其漏极与源极分别与该输出端及输入端电连接，栅极接。
13、地或受控于该输出端。0016上述具有静电防护的低压差稳压器中，该静电防护元件可包含一硅控整流器，其阴极与阳极分别与该输出端及输入端电连接，栅极受控于该输出端。0017下面通过具体实施例详加说明，当更容易了解本发明的目的、技术内容、特点及其所达成的功效。附图说明0018图1标出现有技术的低压差稳压器示意图；0019图2标出图1的功率晶体管元件20结构的剖面示意图；0020图3与图4显示本发明的第一实施例；0021图5与图6显示本发明的第二实施例；0022图7与图8显示本发明的第三实施例；0023图9与图10显示本发明的第四实施例；0024图11显示功率晶体管元件30的另一种实施例；0025图12。
14、显示功率晶体管元件40的另一种实施例；0026图13显示功率晶体管元件50的另一种实施例；说明书CN102347326ACN102347345A3/5页50027图14显示功率晶体管元件60的另一种实施例。0028图中符号说明00291接触垫003010误差放大电路003120，30，40，50，60功率晶体管元件003221P型基板003322深N型井区或N型埋层003423高压N型井区003524高压P型井区003625浅沟槽绝缘区003726本体极003827源极003928栅极004029漏极004131射极004232集极004342，52漏极004443，53源极004544，54。
15、栅极004662阴极004763阳极0048R1，R2电阻0049VIN输入电压0050VOUT输出电压0051VREF参考讯号0052100，200，300，400，500低压差稳压器具体实施方式0053本发明的主要技术思想是利用N型信道元件形成放电路径，以去除P型功率晶体管的静电问题。0054请参阅图3与图4，显示本发明的第一实施例。如图3所示，LDO200包含误差放大电路10与功率晶体管元件30，与现有技术不同的是，功率晶体管元件30除了包括PMOSFET之外，另包含一个静电防护元件2。PMOSFET的源极与漏极分别电连接于电压输入端VIN与电压输出端VOUT；在本实施例中，静电防护元件。
16、2包括一个NPN双极接面晶体管BIPOLARJUNCTIONTRANSISTOR，BJT，其射极EMITTER31与集极COLLECTOR32分别与电压输出端VOUT及电压输入端VIN电连接，其基极BASE亦受控于电压输出端VOUT，当电压输出端VOUT的接触垫1接触到静电压时，可经由静电防护元件NPNBJT的集极到射极的路径放电，以保护PMOSFET。0055请继续参阅图4，显示第一实施例中，功率晶体管元件30的剖面图。其中，相较于说明书CN102347326ACN102347345A4/5页6现有技术，本实施例更包含深N型井区DEEPNW或N型埋层NBL22，其形成于P型基板21与高压N型。
17、井区及高压P型井区24之间，以隔离功率晶体管元件30与P型基板21；另外，NPNBJT的N型射极31、N型集极32、及P型基极分别如本图中所示。图4亦显示NPNBJT与电阻的符号，以表示其剖面图中各区域所代表的电路关系。另外，带有箭号的虚线代表当接触垫1接触到静电压时的放电路径，因NPNBJT另提供了静电压的放电路径，因此不会对PMOSFET造成功能上的影响与结构上的损坏。0056图5与图6显示本发明的第二实施例。如图所示，LDO300包含误差放大电路10与功率晶体管元件40，功率晶体管元件40包括PMOSFET和静电防护元件2。在本实施例中，静电防护元件2包括一个NMOSFET，其漏极DRA。
18、IN42与源极SOURCE43分别与电压输出端VOUT及电压输入端VIN电连接，其栅极GATE44亦受控于电压输出端VOUT，当电压输出端VOUT的接触垫1接触到静电压时，可经由静电防护元件NMOSFET的寄生NPNBJT提供由漏极42到源极43的路径放电，以保护PMOSFET。0057请继续参阅图6，显示第二实施例中，功率晶体管40的剖面图。其中，深N型井区或N型埋层22，其形成于P型基板21与高压N型井区及高压P型井区24之间，以隔离功率晶体管元件40与P型基板21；另外，NMOSFET的N型漏极42、N型源极43、与门极44，分别如本图中所示。图6亦显示出NMOSFET的寄生NPNBJT。
19、，表示其剖面图中各区域所代表的电路关系。另外，带有箭号的虚线代表当接触垫1接触到静电压时的放电路径，因NMOSFET的寄生NPNBJT另提供了静电压的放电路径，因此不会对PMOSFET造成功能上的影响与结构上的损坏。0058图7与图8显示本发明的第三实施例。如图所示，LDO400包含误差放大电路10与功率晶体管元件50，功率晶体管元件50包括PMOSFET和静电防护元件2。在本实施例中，静电防护元件2包括一个NMOSFET，其漏极DRAIN52与源极SOURCE53分别与电压输出端VOUT及电压输入端VIN电连接，其栅极GATE54则电连接至接地电位，当电压输出端VOUT的接触垫1接触到静电压。
20、时，可经由静电防护元件NMOSFET的寄生NPNBJT提供由漏极52到源极53的路径放电，以保护PMOSFET。0059请继续参阅图8，显示第三实施例中，功率晶体管50的剖面图。其中，深N型井区或N型埋层22，其形成于P型基板21与高压N型井区及高压P型井区24之间，以隔离功率晶体管元件60与P型基板21；另外，NMOSFET的N型漏极52、N型源极53、与门极54，分别如本图中所示。图8亦显示出NMOSFET的寄生NPNBJT，表示其剖面图中各区域所代表的电路关系。另外，带有箭号的虚线代表当接触垫1接触到静电压时的放电路径，因NMOSFET的寄生NPNBJT另提供了静电压的放电路径，因此不会。
21、对PMOSFET造成功能上的影响与结构上的损坏。0060图9与图10显示本发明的第四实施例。如图所示，LDO500包含误差放大电路10与功率晶体管元件60，功率晶体管元件60包括PMOSFET和静电防护元件2。在本实施例中，静电防护元件2包括一个硅控整流器SILICONCONTROLLEDRECTIFIER，SCR，其阴极CATHODE62与阳极ANODE63分别与电压输出端VOUT及电压输入端VIN电连接，其栅极GATE亦串联一电阻后电连接至电压输出端VOUT，当电压输出端VOUT的接触垫1接触到静电压时，可经由静电防护元件SCR的阴极62到阳极63的路径放电，以保护PMOSFET。0061。
22、请继续参阅图10，显示第四实施例中，功率晶体管60的剖面图。其中，深N型井区说明书CN102347326ACN102347345A5/5页7或N型埋层22，其形成于P型基板21与高压N型井区及高压P型井区24之间，以隔离功率晶体管元件50与P型基板21；另外，SCR的阴极62、阳极63、与门极，分别如本图中所示。图10亦显示SCR的BJT组成符号，表示其剖面图中各区域所代表的电路关系。另外，带有箭号的虚线代表当接触垫1接触到静电压时的放电路径，因SCR的阴极62到阳极63另提供了静电压的放电路径，因此不会对PMOSFET造成功能上的影响与结构上的损坏。0062图11显示功率晶体管元件30的另一。
23、种实施例，与图4不同的是，其PMOSFET与NPNBJT以STI25以及高压N型井区23与高压P型井区24隔开。0063图12显示功率晶体管元件40的另一种实施例，与图6不同的是，其PMOSFET与NMOS以STI25以及高压N型井区23与高压P型井区24隔开。0064图8的功率晶体管元件50亦可改为与图12类似的半导体结构，如图13。0065图14显示功率晶体管元件60的另一种实施例，与图10不同的是，其PMOSFET与SCR以STI25以及高压N型井区23与高压P型井区24隔开。0066以上已针对较佳实施例来说明本发明，只是以上所述，仅为使本领域技术人员易于了解本发明的内容，并非用来限定本。
24、发明的权利范围。在本发明的相同精神下，本领域技术人员可以思及各种等效变化。例如，在所示各实施例电路中，可插入不影响讯号主要意义的元件，如其它开关等；浅沟槽绝缘区可以改换为局部硅氧化区等等。凡此种种，皆可根据本发明的教示类推而得，因此，本发明的范围应涵盖上述及其它所有等效变化。说明书CN102347326ACN102347345A1/7页8图1图2说明书附图CN102347326ACN102347345A2/7页9图3图4说明书附图CN102347326ACN102347345A3/7页10图5图6说明书附图CN102347326ACN102347345A4/7页11图7图8说明书附图CN102347326ACN102347345A5/7页12图9图10说明书附图CN102347326ACN102347345A6/7页13图11图12说明书附图CN102347326ACN102347345A7/7页14图13图14说明书附图CN102347326A。