闪存存储器的验证装置.pdf

《闪存存储器的验证装置.pdf》由会员分享，可在线阅读，更多相关《闪存存储器的验证装置.pdf（19页珍藏版）》请在专利查询网上搜索。

1、10申请公布号CN104064223A43申请公布日20140924CN104064223A21申请号201310091311922申请日20130320G11C29/5620060171申请人华邦电子股份有限公司地址中国台湾台中市大雅区科雅一路8号72发明人陈敏修74专利代理机构隆天国际知识产权代理有限公司72003代理人赵根喜吕俊清54发明名称闪存存储器的验证装置57摘要本发明公开了一种闪存存储器的验证装置，包括测试控制器以及特性调整电路。测试控制器提供电源电压，并且用以验证闪存存储器的读写操作。特性调整电路耦接于测试控制器与闪存存储器之间，受控于测试控制器而决定是否致能，并且于致能时将电。

2、源电压提供至闪存存储器。其中，测试控制器于电源准备期间后致能特性调整电路，以利用电源电压启动闪存存储器，并据以对闪存存储器进行验证。51INTCL权利要求书2页说明书9页附图7页19中华人民共和国国家知识产权局12发明专利申请权利要求书2页说明书9页附图7页10申请公布号CN104064223ACN104064223A1/2页21一种闪存存储器的验证装置，其特征在于，包括一测试控制器，提供一电源电压，并且用以验证该闪存存储器的读写操作；以及一特性调整电路，耦接于该测试控制器与该闪存存储器之间，受控于该测试控制器而决定是否致能，并且于致能时将该电源电压提供至该闪存存储器，其中该测试控制器于一电源。

3、准备期间后致能该特性调整电路，以利用该电源电压启动该闪存存储器，并据以对该闪存存储器进行验证。2如权利要求1所述的闪存存储器的验证装置，其特征在于，其中该闪存存储器的一工作电压在一启动期间内从一低电平逐渐提升至一工作电平，该测试控制器于该启动期间内的多个时间点依序发出一读取指令，以验证该闪存存储器于该启动期间内的第一次读取通过的时间点。3如权利要求1所述的闪存存储器的验证装置，其特征在于，其中该闪存存储器的一工作电压在一启动期间内从一低电平逐渐提升至一工作电平，该测试控制器于该启动期间内的多个时间点依序发出一写入指令，以验证该闪存存储器于该启动期间内的第一次写入通过的时间点。4如权利要求1所述。

4、的闪存存储器的验证装置，其特征在于，其中该闪存存储器具有一电源端，且该特性调整电路包括一供电开关，其第一端耦接该测试控制器以接收该电源电压，其第二端耦接该电源端，且其控制端接收该测试控制器的一第一控制信号，其中该供电开关依据该第一控制信号而导通或截止；以及一第一电阻，其一端耦接该供电开关的第二端与该电源端，且其另一端耦接一接地电压。5如权利要求4所述的闪存存储器的验证装置，其特征在于，其中该测试控制器于该闪存存储器的一工作电压提升至一工作电平后截止该供电开关，使得该工作电压逐渐降低，并且当该工作电压降至一第一电平时，该测试控制器重新导通该供电开关来启动该闪存存储器，并且发出一读取指令或一写入指。

5、令以验证该闪存存储器从不同的该第一电平启动时的读写操作。6如权利要求4所述的闪存存储器的验证装置，其特征在于，其中该特性调整电路还包括一电容单元，耦接该供电开关的第二端与该电源端，其中该电容单元经控制而调整该电源端的等效电容，藉以控制该闪存存储器的一充电速率，该测试控制器发出一读取指令或一写入指令以验证该闪存存储器在不同的该充电速率下的读写操作。7如权利要求6所述的闪存存储器的验证装置，其特征在于，其中该电容单元包括多个电容，其中该多个电容分别具有不同的电容值；以及多个开关，其一端分别耦接该多个电容，且其另一端耦接该闪存存储器，其中该电容单元经控制而导通该多个开关其中之一，以将对应的电容耦接至。

6、该闪存存储器。8如权利要求6所述的闪存存储器的验证装置，其特征在于，其中该电容单元包括一可变电容，其中该电容单元经控制而调整该可变电容的电容值。9如权利要求1所述的闪存存储器的验证装置，其特征在于，其中该测试控制器更用以验证该闪存存储器的擦除操作，且该验证装置还包括权利要求书CN104064223A2/2页3一放电电路，耦接该特性调整电路与该闪存存储器，受控于该测试控制器而决定是否致能，并且于致能时提供一放电路径，其中该测试控制器发出一擦除指令以使该闪存存储器进行擦除操作，并且在该闪存存储器进行擦除操作的一擦除期间内禁能该特性调整电路及致能该放电电路，使得该闪存存储器经由该放电路径而快速断电，。

7、藉以检查该闪存存储器是否发生过度擦除。10如权利要求9所述的闪存存储器的验证装置，其特征在于，其中该闪存存储器具有一电源端，该放电电路包括一放电开关，其第一端耦接该电源端，且其控制端接收该测试控制器的一第二控制信号，其中该放电开关依据该第二控制信号而导通或截止；以及一第二电阻，其一端耦接该放电开关的第二端，且其另一端耦接一接地电压。11如权利要求10所述的闪存存储器的验证装置，其特征在于，其中该测试控制器依序地在该擦除期间内的多个时间点禁能该特性调整电路并且导通该放电开关，以分别检查在该多个时间点下是否发生过度擦除。权利要求书CN104064223A1/9页4闪存存储器的验证装置技术领域000。

8、1本发明是有关于一种验证装置，且特别是有关于一种闪存存储器的验证装置。背景技术0002闪存存储器FLASHMEMORY元件由于具有可多次进行数据的存入、读取、擦除等动作，且存入的数据在断电后也不会消失的优点，所以已成为个人电脑和电子设备所广泛采用的一种非易失性存储器元件。0003一般而言，制造商都会在出货前进行闪存存储器的测试及验证，藉以滤除不良品，以确保所产出的闪存存储器的品质。在实际的应用中，由于闪存存储器可广泛地适用于不同的电子装置以执行数据存取的功能，其中每一种电子装置的操作规格与电路组态各有差异，而所述的操作规格与电路组态的差异皆可能会影响对应的闪存存储器的读取、写入或擦除操作。换言。

9、之，闪存存储器在配置于不同的电子装置中时，皆可能会有特性偏移的状况发生，而所述的特性偏移则可能造成闪存存储器的操作失效。0004然而，在现行的闪存存储器的测试与验证机制中，验证装置仅能就闪存存储器的预设规格进行验证，而无法验证闪存存储器位于不同特性下的操作是否通过。再者，由于电子装置的种类与规格繁多，制造商亦难以针对闪存存储器配置于每一种电子装置中的状态进行验证及测试。发明内容0005本发明提供一种闪存存储器的验证装置，其可调整闪存存储器的电源启动重置（POWERONRESET）特性，并据以对闪存存储器进行验证。0006本发明提出一种闪存存储器的验证装置，包括测试控制器以及特性调整电路。测试控。

10、制器提供电源电压，并且用以验证闪存存储器的读写操作。特性调整电路耦接于测试控制器与闪存存储器之间，受控于测试控制器而决定是否致能，并且于致能时将电源电压提供至闪存存储器。其中，测试控制器于电源准备期间后致能特性调整电路，以利用电源电压启动闪存存储器，并据以对闪存存储器进行验证。0007在本发明一实施例中，闪存存储器的工作电压在启动期间内从低电平逐渐提升至工作电平，测试控制器于启动期间内的多个时间点依序发出读取指令，以验证闪存存储器于启动期间内的第一次读取通过的时间点。0008在本发明一实施例中，闪存存储器的工作电压在启动期间内从低电平逐渐提升至工作电平，测试控制器于启动期间内的多个时间点依序发。

11、出写入指令，以验证闪存存储器于启动期间内的第一次写入通过的时间点。0009在本发明一实施例中，闪存存储器具有电源端，且特性调整电路包括供电开关以及第一电阻。供电开关的第一端耦接测试控制器以接收电源电压，供电开关的第二端耦接电源端，且供电开关的控制端接收测试控制器的第一控制信号，其中供电开关依据第一控制信号而导通或截止。第一电阻的一端耦接供电开关的第二端与电源端，且第一电阻的另说明书CN104064223A2/9页5一端耦接接地电压。0010在本发明一实施例中，测试控制器于闪存存储器的工作电压提升至工作电平后截止供电开关，使得工作电压逐渐降低，并且当工作电压降至第一电平时，测试控制器重新导通供电。

12、开关来启动闪存存储器，并且发出读取指令或写入指令以验证闪存存储器从不同的第一电平启动时的读写操作。0011在本发明一实施例中，特性调整电路还包括电容单元。电容单元耦接供电开关的第二端与电源端，其中电容单元经控制而调整电源端的等效电容，藉以控制闪存存储器的充电速率，测试控制器发出读取指令或写入指令以验证闪存存储器在不同的充电速率下的读写操作。0012在本发明一实施例中，电容单元包括多个电容以及多个开关。所述多个电容分别具有不同的电容值。所述多个开关的一端分别耦接所述多个电容，且所述多个开关的另一端耦接闪存存储器，其中该电容单元经控制而导通所述多个开关其中之一，以将对应的电容耦合至闪存存储器。00。

13、13在本发明一实施例中，电容单元包括可变电容，其中电容单元经控制而调整可变电容的电容值。0014在本发明一实施例中，测试控制器更用以验证闪存存储器的擦除操作，且验证装置还包括放电电路。放电电路耦接特性调整电路与闪存存储器。放电电路受控于测试控制器而决定是否致能，并且于致能时提供放电路径。测试控制器发出擦除指令以使闪存存储器进行擦除操作，并且在闪存存储器进行擦除操作的擦除期间内禁能特性调整电路及致能放电电路，使得闪存存储器经由放电路径进行放电，藉以检查闪存存储器是否发生过度擦除（OVERERASE）。0015在本发明一实施例中，闪存存储器具有电源端，放电电路包括放电开关以及第二电阻。放电开关的第。

14、一端耦接电源端，且放电开关的控制端接收测试控制器的第二控制信号，其中放电开关依据第二控制信号而导通或截止。第二电阻的一端耦接放电开关的第二端，且第二电组的另一端耦接接地电压。0016在本发明一实施例中，测试控制器依序地在擦除期间内的多个时间点禁能特性调整电路并且导通放电开关，以分别检查在所述多个时间点下是否发生过度擦除。0017基于上述，本发明实施例提出一种闪存存储器的验证装置，其可利用特性调整电路来对应地调整闪存存储器的电源启动重置特性，使得测试控制器可针对闪存存储器在不同的电源启动重置特性下进行读写操作的验证，进而提升了验证的准确性。0018为让本发明的上述特征和优点能更明显易懂，下文特举。

15、实施例，并配合所附图式作详细说明如下。附图说明0019图1为一种闪存存储器的验证装置的示意图。0020图2为闪存存储器的电源启动重置特性的示意图。0021图3为本发明一实施例的闪存存储器的验证装置的示意图。0022图4为依照图3实施例的闪存存储器的验证装置的电路示意图。0023图5为本发明一实施例的从不同电压电平启动时的电源启动重置特性的示意图。说明书CN104064223A3/9页60024图6为本发明一实施例的不同充电速率下的电源启动重置特性的示意图。0025图7为本发明另一实施例的闪存存储器的验证装置的示意图。0026图8为本发明一实施例的闪存存储器进行擦除操作的信号示意图。图9为依照图。

16、7实施例的闪存存储器的验证装置的电路示意图。其中，附图标记说明如下002710闪存存储器002812启动重置电路002914存储器电路0030100、300、400、700、900验证装置0031310、710测试控制器0032312、712电源单元0033320、420、720特性调整电路0034422供电开关0035424、934电阻0036426电容单元0037730、930放电电路0038932放电开关0039C1CN电容0040CS1第一控制信号0041CS2第二控制信号0042CUV1、CUV2特性曲线0043ES1ES4阶段0044DBUS数据总线0045SW1SWN开关0046。

17、T0TN时间点0047TD1第一放电期间0048TD2第二放电期间0049TE擦除期间0050TO、TO1、TO2启动期间0051TP1第一预设期间0052TP2第二预设期间0053TI初始化期间0054TS电源准备期间0055VCC工作电压0056VDD电源电压0057V1、V1电平0058VL低电平0059VI初始化电平0060VW工作电平0061VWL最低工作电平说明书CN104064223A4/9页7具体实施方式0062图1为一种闪存存储器的验证装置的示意图。一般闪存存储器的制造商都会在出货前利用如图1所示的验证装置100来验证闪存存储器的读写操作。请参照图1，验证装置100可提供电源。

18、电压VDD予闪存存储器10，使得闪存存储器10的启动重置电路12反应于所接收的电源电压VDD而产生工作电压VCC。接着，闪存存储器10的存储器电路14会依据启动重置电路12所产生的工作电压VCC而进行初始化并启动，以令闪存存储器10可正常地进行读写操作。0063在闪存存储器10启动后，验证装置100可经由数据总线DBUS发出读取指令或写入指令至闪存存储器10，使得闪存存储器10依据所接收的指令而进行对应的读取或写入的操作。接着，闪存存储器10会将读取或写入的结果经由数据总线DBUS回传至验证装置100中，使得验证装置100可通过比对所发送出的读取/写入指令与所接收的读取/写入结果来验证闪存存储。

19、器10的读写操作为通过（PASS）或者失效（FAIL）。0064当闪存存储器10配置于不同的电子装置时，闪存存储器10的电源启动重置（POWERONRESET）特性会根据所对应的电子装置的操作规格与电路组态而有所改变。所述的电源启动重置特性的改变即可能会对存储器电路14的初始化或读写操作造成影响，进而使闪存存储器10的读取与写入发生异常。然而，此类型的异常状态通常难以利用验证装置100检测出。0065以下，简单地就闪存存储器10的电源启动重置特性进行说明，其中闪存存储器10的电源启动重置特性如图2所示。请同时参照图1与图2，在闪存存储器10接收到电源电压VDD时，启动重置电路12会在启动期间T。

20、O内反应于电源电压VDD而产生从低电平VL（例如0V）逐渐提升至工作电平VW（例如3V）的工作电压VCC，其中存储器电路14会在工作电压VCC从低电平VL提升至初始化电平VI的期间内（即初始化期间TI）进行初始化，并且于工作电压VCC超过初始化电平VI时结束初始化的动作。在启动期间TO之后，工作电压VCC则稳定地维持于工作电平VW。0066一般而言，闪存存储器10在工作电压VCC达到最低工作电平VWL并经过一段第一预设期间TP1（例如10微秒（S）后即可成功地进行读取操作，并且闪存存储器10在工作电压VCC达到初始化电平VI（即完成初始化）并经过一段第二预设期间TP2（例如1毫秒（MS）后即可。

21、成功地进行写入操作。因此，闪存存储器10可根据对应的电子装置的存取需求，而在其工作电压VCC尚未到达工作电平VW时即进行第一次读取或写入。然而，值得注意的是，闪存存储器10实际可成功进行第一次读取操作与第一次写入操作的时间点还会受到电路设计或工艺等因素影响而有所变动。0067当验证装置100验证闪存存储器10时，验证装置100会利用一段电源准备期间TS稳定其所提供的电源电压VDD，并且在所提供的电源电压VDD稳定后才发出读取指令或写入指令来验证闪存存储器10，藉以避免因为电源电压VDD不稳而造成闪存存储器10的验证错误。其中，电源准备期间TS通常需要数十毫秒至数百毫秒的时间。相较之下，闪存存储。

22、器10在启动后，其启动期间TO仅需数微秒至数毫秒的时间。因此，在经过电源准备期间TS后，工作电压VCC通常已被稳定地维持于工作电平VW。0068换言之，验证装置100仅能够在电源准备期间TS之后，对操作于稳定的工作电压说明书CN104064223A5/9页8VCC下的闪存存储器10进行读写操作的验证，而无法针对闪存存储器10在启动期间TO内的第一次读写操作进行验证。因此，验证装置100并无法测出闪存存储器10在启动期间TO内成功地进行第一次读取/第一次写入的时间点。0069另一方面，在闪存存储器10配置于不同规格或种类的电子装置中时，由于闪存存储器10的电源端的等效电容会受到不同的操作规格及电。

23、路组态的影响而有所改变，因而使得闪存存储器10的充电速率受到影响，其中闪存存储器10的充电速率指工作电压VCC从低电平VL提升至工作电平VW所需的时间。充电速率的差异则会直接地影响到闪存存储器的初始化期间TI的长短，而不同的初始化期间TI即可能会导致存储器电路14的初始化错误，进而造成闪存存储器10的读写操作异常。0070此外，当闪存存储器10于正常操作的期间被关闭时，工作电压VCC会从工作电平VW逐渐降至低电平VL，以使闪存存储器10再次启动时，可在工作电压VCC提升至初始化电平VI之前进行初始化的动作。换言之，存储器电路14需在工作电压VCC低于初始化电平VI的状态下启动才会进行初始化的动。

24、作。然而，由于初始化电平VI可能会因为电路设计或工艺的影响而偏离预期的设计值，而初始化电平VI的偏移则可能会使得闪存存储器10的操作发生非预期的错误。例如，当闪存存储器10在工作电压VCC尚未降至初始化电平VI即再度启动时，闪存存储器10即会因为并未进行初始化的动作而造成读写操作异常。因此，如何验证初始化电平VI的实际值也是相当重要的问题。0071由此可知，闪存存储器10可成功进行第一次读取/写入的时间、充电速率以及初始化电平等电源启动重置特性的变数皆影响闪存存储器10读写操作的重要因素。然而，验证装置100仅能就闪存存储器10的预设规格进行验证，而无法针对上述的各个变数加以验证。0072为了。

25、解决上述问题，本实施例提出一种验证装置的架构，如图3所示。图3为本发明一实施例的闪存存储器的验证装置的示意图。请参照图3，验证装置300包括测试控制器310以及特性调整电路320。测试控制器310提供电源电压VDD，并且用以验证闪存存储器10的读写操作。特性调整电路320耦接于测试控制器310与闪存存储器10之间，受控于测试控制器310而决定是否致能，并且于致能时将电源电压VDD提供至闪存存储器10。0073详细而言，在验证装置300接上待测的闪存存储器10以启动验证的机制时，测试控制器310的电源单元312会输出电源电压VDD，并且在一段电源准备期间内进行稳定电源电压VDD的动作。其中，电源。

26、单元312经由特性调整电路320耦接至闪存存储器10以提供电源电压VDD。由于特性调整电路320具有类似开关的功能，因此在其未被致能时并不会将电源电压VDD提供至闪存存储器10。换言之，闪存存储器10并不会在电源准备期间内被电源电压VDD所启动。0074在经过电源准备期间后，测试控制器310致能特性调整电路320，使得特性调整电路320将电源电压VDD提供至闪存存储器10，以使启动重置电路12反应于电源电压VDD而产生工作电压VCC，并据以使存储器电路14进行初始化并启动。在本实施例中，由于电源单元312已在闪存存储器10启动前的电源准备期间内将电源电压VDD调整至稳定的状态，因此测试控制器3。

27、10可于闪存存储器10启动时立即地发出读取指令或写入指令来验证闪存存储器10的读写操作。0075更具体地说，请同时参照图2与图3，由于电源电压VDD在闪存存储器10启动之前说明书CN104064223A6/9页9即被调整至稳定，因此测试控制器310可在启动期间TO内的多个时间点发出读取指令，以验证闪存存储器10于启动期间TO内的第一次读取通过的时间点。相似地，测试控制器310亦可在启动期间TO内的多个时间点发出写入指令，以验证闪存存储器10于启动期间TO内的第一次写入通过的时间点。0076举例来说，当测试装置300进行闪存存储器10的读取操作验证时，测试控制器310可在初始化完成后，以固定的间。

28、隔时间（例如1S）发出读取指令，并且根据闪存存储器10的读取结果来验证闪存存储器10的第一次读取通过的时间点。相似地，当验证装置300进行闪存存储器10的写入操作验证时，测试控制器310可在初始化完成后，以固定的间隔时间发出写入指令，并且根据闪存存储器10的写入结果来验证闪存存储器10的第一次写入通过的时间点。0077为了更清楚地说明本发明实施例，图4为依照图3实施例的闪存存储器的验证装置的电路示意图。请参照图4，验证装置400包括测试控制器310以及特性调整电路420，其中特性调整电路420包括供电开关422、电阻424以及电容单元426。0078在本实施例中，供电开关422的第一端耦接测试。

29、控制器310以接收电源单元312所产生的电源电压VDD，供电开关422的第二端耦接闪存存储器10的电源端PT，并且供电开关422的控制端耦接测试控制器310，以接收测试控制器310所提供的第一控制信号CS1。其中，供电开关422会依据第一控制信号CS1而导通或截止。电阻424的一端耦接供电开关422的第二端与电源端PT，且电阻424的另一端耦接接地电压GND。电容单元426则耦接供电开关422的第二端与电源端PT。0079于此，供电开关422虽绘示以BJT晶体管为例。但是在其他实施例中，所述的供电开关422亦可利用MOS晶体管来实现，本发明不以此为限。0080根据特性调整电路420的电路架构，。

30、测试控制器310可将第一控制信号CS1输出至BJT晶体管的基极以分别利用致能与禁能的第一控制信号CS1来控制BJT晶体管的导通或截止。更进一步地说，测试控制器310会在电源单元312可提供稳定的电源电压VDD后，输出致能的第一控制信号CS1以导通BJT晶体管，并据以将电源电压VDD提供至闪存存储器10，藉以实现上述实施例所述的闪存存储器10的第一次读取/写入的验证。0081另一方面，验证装置400可更进一步地验证闪存存储器10的初始化电平的实际值以及闪存存储器10在工作电压VCC位于不同充电速率下的读写操作。首先，就利用验证装置400验证闪存存储器10的初始化电平的实际值的验证操作来进行说明。。

31、0082请同时参照图4与图5，其中，图5为本发明一实施例的从不同电压电平启动时的电源启动重置特性的示意图。在验证闪存存储器10的初始化电平时，首先，测试控制器310会先依据前述的方式提供电源电压VDD，使得闪存存储器10的工作电压VCC逐渐提升至工作电平VW。在工作电压VCC提升至工作电平VW后，测试控制器310输出禁能的第一控制信号CS1以截止供电开关422，使得闪存存储器10经由电阻424而放电，而令工作电压VCC逐渐降低。0083在本实施例中，使用者可通过控制放电期间的长短来调整闪存存储器10启动时的工作电压VCC的起始电平，以使验证装置400验证闪存存储器10于不同的起始电平下启动的读。

32、写操作状态。更具体地说，在验证装置400中，特性调整电路420中的电阻424可提供闪存存储器10放电的路径，使得闪存存储器10可在电源电压VDD关闭的期间内线性地说明书CN104064223A7/9页10进行放电，因此使用者可通过决定禁能第一控制信号CS1的时间长短来控制工作电压VCC的起始电平。藉此，使用者可依据闪存存储器10在不同起始电平下启动的读写操作状态是否异常而判断初始化电平VI的实际值。0084举例来说，测试控制器310可经设定而禁能第一控制信号CS1一段第一放电期间TD1，以使工作电压VCC的电平在第一放电期间TD1内从工作电平VW逐渐降至第一电平V1，并且于第一放电期间TD1后。

33、重新致能第一控制信号CS1。在第一放电期间TD1后，测试控制器310会致能第一控制信号CS1而导通供电开关422，藉以重新启动闪存存储器10，并且发出读取指令或写入指令以验证闪存存储器10从电平V1启动时的读写操作。此时，由于电平V1低于实际的初始化电平VI，因此验证装置400会判断闪存存储器10于此测试条件下可正常进行新的读写操作。0085相似地，测试控制器310可经设定而利用类似上述的方式来控制闪存存储器10在一段第二放电期间TD2内进行放电，以使闪存存储器10在电平V1下重新启动，以使测试控制器310可发出读取指令或写入指令以验证闪存存储器10从电平V1启动时的读写操作。此时，由于电平V。

34、1高于实际的初始化电平VI，闪存存储器10并不会进行初始化的动作，因此验证装置400会判断闪存存储器10于此测试条件下无法正常进行新的读写操作。0086由于电平V1与V1的数值皆可由量测得知，因此使用者可根据上述验证操作的结果而判断初始化电平VI的实际值是位于电平V1与V1之间。其中，上述实施例虽以取两个不同起始电平V1与V1为范例进行说明，但是本发明并不以此为限。在实际的应用中，验证操作的取样数目及起始电平的数值皆可根据使用者的需求而有所调整。0087另一方面，就利用验证装置400验证闪存存储器10在不同充电速率下的读写操作而言，请同时参照图4与图6，其中，图6为本发明一实施例的不同充电速率。

35、下的电源启动重置特性的示意图。在本实施例中，电容单元426可经控制而调整闪存存储器10的电源端PT的等效电容，藉以控制闪存存储器10的充电速率。详细而言，电容单元426可经使用者的手动控制，或由测试控制器310自动控制而调整其电容值。当具有不同电容值的电容单元426耦合至闪存存储器10的电源端PT时，工作电压VCC会反应于电源端PT的等效电容而具有不同的特性曲线（如CUV1与CUV2）。0088举例来说，当电容单元426被调整为小电容值时，工作电压VCC会对应于特性曲线CUV1。此时，闪存存储器10会具有较高的充电速率及较短的启动期间TO1。相反地，当电容单元426被调整为大电容值时，工作电压。

36、VCC则会对应于特性曲线CUV2。此时，闪存存储器10会具有较低的充电速率及较长的启动期间TO2。因此，测试控制器310可分别对具有特性曲线CUV1与CUV2的闪存存储器10发出读取指令或写入指令，藉以验证闪存存储器10在不同的充电速率下的读写操作。0089在本实施例中，所述的电容单元426可利用多个电容C1CN以及多个对应各个电容C1CN的开关SW1SWN的电路架构来实现。其中，各个电容C1CN分别具有不同的电容值，而开关SW1SWN的一端分别耦接电容C1CN，且开关SW1SWN的另一端耦接闪存存储器10的电源端PT。在此电路架构下，使用者可手动控制或利用测试控制器310自动控制各个开关SW。

37、1SWN的导通或截止，使得对应于各个开关SW1SWN的电容C1CN依据需求而被耦合至闪存存储器10的电源端PT，藉以改变电源端PT的等效电容。0090除此之外，电容单元426亦可通过可变电容来实现，其中可变电容的电容值可由说明书CN104064223A108/9页11使用者手动调整，或者由测试控制器310自动地调整，本发明不以此为限。0091请再参照图1，在验证装置100中，除了对闪存存储器10的读写操作验证会有如前述的问题外。验证装置100亦无法用以对闪存存储器10在擦除期间内的擦除操作进行验证。详细而言，请同时参照图1与图8，一般而言，在闪存存储器10进行擦除操作时，闪存存储器会在一个擦除。

38、期间TE内进行多个不同阶段（如ES1ES4）的擦除动作，以擦除一个区段（SECTOR）或区块（BLOCK）。其中，一个完整的擦除期间TE通常需要约30MS至300MS之间。若是在擦除期间TE内，闪存存储器10突然断电，则在存储器电路14中对应被擦除的存储单元的擦除操作可能会因排出过多的电子而带有正电荷，亦即发生了过度擦除（OVERERASE）的现象，并可能会使闪存存储器10在重新启动后对邻近存储单元的读写操作失效。其中，闪存存储器10的工艺、电路设计以及擦除指令的设计等考量皆可能会影响过度擦除现象的发生机率。0092更进一步地说，在实际应用中，设计者于设计及模拟的阶段仍难以发现会否发生过度擦除。

39、的现象，惟有利用后端的验证动作才能够滤除容易发生过度擦除的闪存存储器。然而，由于验证装置100并无法在擦除期间TE内对闪存存储器10进行验证，因此上述的过度擦除的现象并无法通过验证装置100所检测出。0093为了解决上述问题，本实施例更提出一种验证装置的架构，如图7所示。图7为本发明另一实施例的闪存存储器的验证装置的示意图。请参照图7，验证装置700包括测试控制器710、特性调整电路720以及放电电路730。测试控制器710提供电源电压VDD，并且用以验证闪存存储器10的读取、写入及擦除操作。特性调整电路720耦接于测试控制器710与闪存存储器10之间，受控于测试控制器710而决定是否致能，并。

40、且于致能时将电源电压VDD提供至闪存存储器10。放电电路730耦接特性调整电路720与闪存存储器10，其中放电电路730受控于测试控制器710而决定是否致能，并且于致能时提供闪存存储器10一放电路径。0094在本实施例中，验证装置700除了可利用上述实施例的验证方式来验证闪存存储器10的读写操作外，验证装置700还可用以验证闪存存储器10的擦除操作。请同时参照图7与图8，当验证装置700对闪存存储器10进行擦除操作的验证时，测试控制器710会发出擦除指令以使闪存存储器10进行擦除操作。在闪存存储器10进行擦除操作的擦除期间TE内，测试控制器710会于特定时间点（如T0TN）下禁能特性调整电路7。

41、20并且致能放电电路730，使得闪存存储器10经由放电电路730所提供的放电路径进行放电，以在擦除期间TE内的特定时间点下，将工作电压VCC快速地降至低电平来关闭闪存存储器10。接着，测试控制器710会检查存储器电路14中的各个存储单元的信号是否符合预期值，藉以验证在擦除期间TE内的该特定时间点下的擦除操作是否发生过度擦除的现象。0095图9为依照图7实施例的闪存存储器的验证装置的电路示意图。请参照图9，验证装置900包括测试控制器710、特性调整电路420以及放电电路930。其中，特性调整电路420包括供电开关422、电阻424以及电容单元426。放电电路包括放电开关932以及电阻934。0。

42、096在本实施例中，供电开关422的第一端耦接测试控制器710以接收电源单元712所产生的电源电压VDD，供电开关422的第二端耦接闪存存储器10的电源端PT，并且供电开关422的控制端耦接测试控制器710，以接收测试控制器710所提供的第一控制信号说明书CN104064223A119/9页12CS1。其中，供电开关422会依据第一控制信号CS1而导通或截止。电阻424的一端耦接供电开关422的第二端与电源端PT，且电阻424的另一端耦接接地电压GND。电容单元426则耦接供电开关422的第二端与电源端PT。0097放电开关932的第一端耦接电源端PT，并且放电开关932的控制端接收测试控制器。

43、710所输出的第二控制信号CS2，其中放电开关932依据第二控制信号CS2而导通或截止。电阻934的一端耦接放电开关932的第二端，并且电阻934的另一端耦接接地电压GND。0098于此，放电开关932虽绘示以BJT晶体管为例。但是在其他实施例中，所述的放电开关932亦可利用MOS晶体管来实现，本发明不以此为限。此外，本实施例的特性调整电路420的电路动作及相关说明请参照上述图4实施例，于此不再赘述。0099在本实施例中，根据放电电路930的架构，测试控制器710可将第二控制信号CS2输出至放电开关932的基极以分别利用致能与禁能的第二控制信号CS2来控制放电开关932的导通或截止。更进一步地。

44、说，测试控制器710可依序地在擦除期间TE内的多个时间点T0TN分别禁能特性调整电路720并且导通放电开关932，以使测试控制器710分别检查在时间点T0TN下是否发生过度擦除的现象，其中各个时间点T0TN之间的间隔例如为1MS，此数值可依据设计需求而设定，本发明不以此为限。0100此外，在另一实施例中，测试控制器710亦可随机地选取擦除期间TE内的数个时间点而禁能特性调整电路720并且导通放电开关932，以使测试控制器710检查闪存存储器10在所选取到的时间点下是否发生会过度擦除的现象，藉以在不显着影响验证准确性的情况下，有效地降低验证擦除操作所需耗费的时间。0101综上所述，本发明实施例提。

45、出一种闪存存储器的验证装置，其可利用特性调整电路来对应地调整闪存存储器的电源启动重置特性，使得测试控制器可针对闪存存储器在不同的电源启动重置特性下进行读写操作的验证，进而提升了验证的准确性。此外，本发明实施例的验证装置更可用以在擦除期间内的多个时间点下验证闪存存储器的擦除操作是否会造成过度擦除的现象。0102虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明权利要求的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视所附的申请专利权利要求范围所界定者为准。说明书CN104064223A121/7页13图1图2说明书附图CN104064223A132/7页14图3说明书附图CN104064223A143/7页15图4说明书附图CN104064223A154/7页16图5图6说明书附图CN104064223A165/7页17图7说明书附图CN104064223A176/7页18图8说明书附图CN104064223A187/7页19图9说明书附图CN104064223A19。