串行控制器与串行双向控制器.pdf

摘要
申请专利号：	CN201010238593.7	申请日：	2010.07.23
公开号：	CN102340909A	公开日：	2012.02.01
当前法律状态：	授权	有效性：	有权
法律详情：	授权\|\|\|实质审查的生效IPC(主分类):H05B 37/02申请日:20100723\|\|\|公开
IPC分类号：	H05B37/02	主分类号：	H05B37/02
申请人：	聚积科技股份有限公司
发明人：	吴肯唐; 李振戎
地址：	中国台湾新竹市
优先权：
专利代理机构：	北京律诚同业知识产权代理有限公司 11006	代理人：	梁挥;祁建国
PDF下载：	PDF下载

内容摘要

本发明公开了一种串行控制器与串行双向控制器，该串行控制器适于接收一外部频率及一输入数据，并输出一反向频率及一输出数据。串行控制器包含一反向器、一串行位点检测器、一同步频率产生器、一串行缓存器与一半周延迟单元。藉此，串行控制器能够在反向频率串行时，不致有数据信号与驱动频率不同步的问题。此外，串行双向控制器另包括辨视单元与数据导向单元，令串行控制器将目前的状态回传至中央控制单元，以做为检错的参考。

权利要求书

1：一种串行控制器，适于接收一外部频率及一输入数据，并输出一反向频率及一输出数据，其特征在于，该串行控制器包含：一反向器，接收该外部频率并输出该反向频率；一串行位点检测器，依据该外部频率及该输入数据而输出一位点信号，该位点信号为一奇信号或一偶信号；一同步频率产生器，依据该位点信号及该外部频率而输出一同步频率，当该位点信号为该奇信号时，该同步频率与该外部频率同相，当该位点信号为该偶信号时，该同步频率与该外部频率反相；一串行缓存器，依据该同步频率而接收并缓存该输入数据后将其输出；及一半周延迟单元，接收来自于该串行缓存器的该输入数据、延迟该同步频率的半周期后，输出为该输出数据。
2：如权利要求 1 所述的串行控制器，其特征在于，当该外部频率于一第一上升边缘，且该输入数据为高位准时，该串行位点检测器输出该奇信号为该位点信号，反之，则输出该偶信号为该位点信号。
3：如权利要求 1 所述的串行控制器，其特征在于，该同步频率产生器于该位点信号为该奇信号时，将该外部频率输出为该同步频率，当该位点信号为该偶信号时，该同步频率产生器将该外部频率反相后输出为该同步频率。
4：如权利要求 3 所述的串行控制器，其特征在于，该同步频率产生器包含：一第一反向单元，接收该外部频率并将其反相后输出；以及一选择器，当该位点信号为该奇信号时，该选择器将该外部频率输出为该同步频率，当该位点信号为该偶信号时，该选择器将该第一反向单元的输出做为该同步频率。
5：如权利要求 1 所述的串行控制器，其特征在于，该半周延迟单元包含：一第二反向单元，将该同步频率反相；以及一缓存器，依据被反相的该同步频率接收该输入数据后将其输出。
6：如权利要求 1 所述的串行控制器，其特征在于，还包含一逾时检测器，该逾时检测器于该外部频率满足一条件时，输出一重置信号予该串行缓存器。
7：如权利要求 6 所述的串行控制器，其特征在于，当该逾时检测器输出该重置信号，且该外部频率为高位准时，该串行位点检测器输出该奇信号为该位点信号，反之，则输出该偶信号为该位点信号。
8：一种串行双向控制器，其特征在于，包含：一反向器，接收一外部频率并将其反相后输出一反向频率；一输入接点，接收一输入数据；一串行位点检测器，依据该外部频率及该输入数据而输出一位点信号，该位点信号为一奇信号或一偶信号；一同步频率产生器，依据该位点信号及该外部频率而输出一同步频率，当该位点信号为该奇信号时，该同步频率与该外部频率同相，当该位点信号为该偶信号时，该同步频率与该外部频率反相；一串行缓存器，具有一接收端及一传出端，该串行缓存器依据该同步频率，而将该接收端所收到的信号缓存后自该传出端输出； 2 一辨视单元，依据该输入数据及该同步频率，而输出一控制信号，该控制信号包含一回传命令；一半周延迟单元，具有一输入点及一输出点，该输入点耦接于该传出端，该半周延迟单元将自该输入点的数据延迟该同步频率的半周期后，从该输出点输出；一输出接点；以及一数据导向单元，当接收到该回传命令时，该数据导向单元将该输出接点耦接于该接收端，并将该输出点耦接于该输入接点，当该数据导向单元未接收到该回传命令时，将该输入接点耦接于该接收端，并将该输出点耦接于该输出接点。
9：如权利要求 8 所述的串行双向控制器，其特征在于，该数据导向单元包含：一入切换开关，具有一第一端、一第二端及一第三端，该第一端耦接于该输入接点；一出切换开关，具有一第一脚、一第二脚及一第三脚，该第一脚耦接于该输出接点，该第三脚耦接于该输出点及该第三端；以及一选择器，具有一第一入端、一第二入端及一输出端，该第一入端耦接于该第二脚，该第二入端耦接于该第二端，该输出端耦接于该接收端；其中，当接收到该回传命令时，该入切换开关使该第一端耦接于该第三端、该出切换开关使该第一脚耦接于该第二脚、且该选择器使该第一入端耦接于该输出端，当未接收到该回传命令时，该入切换开关使该第一端耦接于该第二端、该出切换开关使该第一脚耦接于该第三脚、且该选择器使该第二入端耦接于该输出端。
10：如权利要求 8 所述的串行双向控制器，其特征在于，该同步频率产生器于该位点信号为该奇信号时，将该外部频率输出为该同步频率，当该位点信号为该偶信号时，该同步频率产生器将该外部频率反相后输出为该同步频率。
11：如权利要求 10 所述的串行双向控制器，其特征在于，该同步频率产生器包含：一第一反向单元，接收该外部频率并将其反相后输出；以及一选择器，当该位点信号为该奇信号时，该选择器将该外部频率输出为该同步频率，当该位点信号为该偶信号时，该选择器将该第一反向单元的输出做为该同步频率。
12：如权利要求 8 所述的串行双向控制器，其特征在于，该半周延迟单元包含：一第二反向单元，将该同步频率反相；以及一缓存器，依据被反相的该同步频率接收该输入点的信号并将其输出。
13：如权利要求 8 所述的串行双向控制器，其特征在于，当该外部频率于一第一上升边缘，且该输入数据为高位准时，该串行位点检测器输出该奇信号为该位点信号，反之，则输出该偶信号为该位点信号。
14：如权利要求 8 所述的串行双向控制器，其特征在于，还包含一逾时检测器，该逾时检测器于该外部频率满足一条件时，输出一重置信号予该串行缓存器。
15：如权利要求 14 所述的串行双向控制器，其特征在于，当该逾时检测器输出该重置信号，且该外部频率为高位准时，该串行位点检测器输出该奇信号为该位点信号，反之，则输出该偶信号为该位点信号。

说明书

串行控制器与串行双向控制器
    技术领域本发明有关于一种串行控制器与串行双向控制器，尤其是一种可用以同步传输串行中各级数据信号的反向频率串行控制器与串行双向控制器。
     背景技术近年来，随着节能减碳的议题逐渐成为全球瞩目的方向，在设计建筑物的外观照明、装置照明或情境照明等商业用途时，利用发光二极管作为照明设备的趋势亦愈加明显。举例而言，由于红、蓝、绿三色的发光二极管所形成的像素丛集 (RGB cluster)，具有相当多样性的光影变化效果，因此，像素丛集 (RGBcluster) 多被用来针对不同的照明体进行串接，以形成多级串行灯点的条状屏、窗帘屏、或洗墙灯等，应用于长距离灯串的用途。
     由于此类照明设备，多根据建筑物的外观或不同商业诉求而设计，因此，当所需照明的建筑物外观范围越大，或照明体设计的复杂度越高的时候，设计者则必须串接数量较多的灯点、发光二极管与其驱动频率，以形成较长串的像素丛集，进一步达到较佳的照明效果。
     然而，此种串行像素丛集的问题在于，用来驱动串行中各级灯点的驱动频率，并非单一总体信号 (Global signal) ；也就是说，各级灯点的驱动频率，皆是根据前一级灯点的驱动频率而来。因此，当串行中某一级驱动频率的信号，因传输距离中可能发生的电容效应或累积效应，而导致该驱动频率的工作周期 (Clock duty cycle) 偏移时，如：驱动频率的信号，高位准的时间与低位准的时间不相等，于此情况之下，在串行多级灯点而形成串行像素丛集时，越后级灯点的驱动频率，其信号的波形，将会因多级累积效应而失真 (distortion) 的非常严重。
     除此之外，由于串行像素丛集中，每一级灯点之间的距离都相当长，若用来驱动灯点的驱动电路，抑或是该级灯点的发光二极管发生异常故障时，则数据信号必须要从最后一级灯点的位置，回拉至第一级灯点处，以进行检错步骤。此种做法不仅降低串行像素丛集的检错效率，如前所述，亦容易造成驱动频率波形失真的问题。
     发明内容
     鉴于以上，本发明提供一种串行控制器，不仅可用以驱动并串行各级灯点，更可用以解决串行中各级灯点的驱动频率波形失真的问题。其次，本发明另提供一种串行双向控制器，以用以实现各级灯点之间，数据信号可双向传输的目的。
     本发明提出一种串行控制器，适于接收一外部频率及一输入数据，并输出一反向频率及一输出数据。串行控制器包含：一反向器、一串行位点检测器、一同步频率产生器、一串行缓存器与一半周延迟单元。
     反向器接收外部频率并输出反向频率；
     串行位点检测器依据外部频率及输入数据而输出一位点信号，其中位点信号为一奇信号或一偶信号；同步频率产生器依据位点信号及外部频率输出一同步频率，当位点信号为奇信号时，同步频率与外部频率同相，当位点信号为偶信号时，同步频率与外部频率反相；
     串行缓存器依据同步频率，接收并缓存输入数据后将其输出；
     半周延迟单元接收来自于串行缓存器的输入数据、延迟同步频率的半周期后，输出为输出数据。
     本发明另提出一种串行双向控制器，包括：一反向器、一输入接点、一串行位点检测器、一同步频率产生器、一串行缓存器、一辨视单元、一半周延迟单元、一输出接点与一数据导向单元。
     反向器用以接收一外部频率，并将其反相后输出一反向频率；
     输入接点用以接收一输入数据；
     串行位点检测器依据外部频率及输入数据而输出一位点信号，其中位点信号为一奇信号或一偶信号；
     同步频率产生器依据位点信号及外部频率而输出一同步频率，其中当位点信号为奇信号时，同步频率与外部频率同相，而当位点信号为偶信号时，同步频率与外部频率反相；
     串行缓存器具有一接收端及一传出端，且串行缓存器依据同步频率，而将接收端所收到的信号缓存后，自传出端输出；
     辨视单元依据输入数据及同步频率，输出一控制信号，其中控制信号包含一回传命令；
     半周延迟单元具有一输入点及一输出点，其中输入点耦接于传出端，且半周延迟单元将来自输入点的数据延迟同步频率的半周期后，从输出点输出；
     当数据导向单元接收到回传命令时，数据导向单元将输出接点耦接于接收端，并将输出点耦接于输入接点，而当数据导向单元未接收到回传命令时，则将输入接点耦接于接收端，并将输出点耦接于输出接点。
     是故，根据本发明的串行控制器形成串行丛集时，可令各级串行控制器的输出数据同步传输于输入数据。其次，根据本发明的又一串行双向控制器形成串行双向丛集时，更可达到各级串行双向控制器之间数据可双向传输 ( 即写入下一级或读回上一级 ) 的目的。
     以上有关于本发明的内容说明，与以下的实施方式用以示范与解释本发明的精神与原理，并且提供本发明的权利要求保护范围更进一步的解释。有关本发明的特征、实施例与效果，配合附图作较佳实施例详细说明如下。附图说明
     图 1A 与图 1B 为根据本发明第一实施例的串行丛集的应用架构示意图；图 2 为根据本发明第一实施例的串行控制器的功能方块示意图；图 3A 为根据本发明第一实施例外部频率与反向频率的波形示意图；图 3B 为根据图 3A 的各输入数据提前半周期的波形示意图；图 3C 为根据本发明第一实施例串行丛集的输入数据与输出数据的波形示意图；图 4A 与图 4B 为根据本发明第一实施例决定位点信号的波形示意图；图 5A 与图 5B 为根据本发明第一实施例同步频率的波形示意图；图 6 为根据本发明第一实施例的串行控制器的详细电路示意图；图 7A 为根据本发明第二实施例的串行控制器的功能方块示意图；图 7B 为根据本发明第三实施例的串行控制器的功能方块示意图；图 8A 至图 8C 为根据本发明第二、三实施例，逾时检测器的状态机示意图；图 9A 与图 9B 为根据本发明第三实施例决定位点信号的波形示意图；图 10A 与图 10B 为根据本发明第四实施例的串行双向丛集的应用架构示意图；图 11 为根据本发明第四实施例的串行双向控制器的功能方块示意图；图 12 为根据本发明第四实施例外部频率与反向频率的波形示意图；图 13 为根据本发明第四实施例的串行双向控制器的详细电路示意图；图 14A 为根据本发明第五实施例的串行双向控制器的功能方块示意图；以及图 14B 为根据本发明第六实施例的串行双向控制器的功能方块示意图。其中，附图标记：发光二极管 10 第一端 41 第二端 42 第三端第一脚第二脚第三脚第一入端第二入端输出端接收端传出端输入点输出点串行控制器反向器串行位点检测器同步频率产生器串行缓存器半周延迟单元入切换开关出切换开关选择器第一反向单元第二反向单元缓存器逾时检测器 43 51 52 53 61 62 63 91 92 93 94 100， 100a， 100b 102， 902 104， 904 106， 906 108， 908 110， 910 142 144 146， 504， 1204 502， 1202 602， 1302 604， 1304 700， 1500串行双向控制器输入接点辨视单元输出接点数据导向单元串行丛集串行双向丛集数据信号外部频率反向频率频率信号输入数据输出数据工作周期位点信号第一上升边缘下降边缘同步频率重置信号控制信号900， 900a， 900b 903 909 911 912 1000 9000 SDI0， SDI1， SDI2， SDIn CKI CKO CKI0， CKI1， CKI2， CKIn SDI SDO T0， T1， T2， T3 PS RE FE ITLCK RESET CS具体实施方式
     图 1A 与图 1B 为根据本发明第一实施例的串行控制器的应用架构示意图，其将串行控制器 100 应用于串行丛集 1000，其中串行丛集 1000 包括多个串行控制器 100。根据本发明第一实施例的串行控制器 100，可以如图 1A 所示，用以驱动发光二极管 10 ；抑或如图 1B 所示，用以驱动舞台灯光控制器 ( 例如但不限于类似 DMX 512 控制器的功能 )，但其应用领域不以此为限。举例而言，串行丛集 1000 不仅可用来串行并传输数据信号 SDI0、 SDI1、 SDI2…SDIn 至各级串行控制器 100，亦可以将传到各级串行控制器 100 的数据信号，经过转换后输出为脉冲调制信号 (Pulse Width Modulation Signal， PWM)，或转换为亮暗信号、马达驱动信号等，以驱动发光二极管 10 或舞台灯光。
     其中图 1A 与图 1B 中，连接中央控制单元，并接收数据信号 SDI0 者，为串行丛集 1000 中第零级的串行控制器 100 ；而连接于第零级的串行控制器 100，并以第零级的串行控制器 100 输出的数据信号 SDI1 作为其输入数据信号者，为串行丛集 1000 中第一级的串行控制器 100。
     图 2 为根据本发明第一实施例的串行控制器 100 的功能方块示意图，其中串行控制器 100 适于接收一外部频率 CKI 及一输入数据 SDI，并输出一反向频率 CKO 及一输出数据 SDO。以图 1A 的串行丛集 1000 中的第零级的串行控制器 100 为例，则图 2 中的外部频率 CKI 与反向频率 CKO 分别相应于图 1A 中的频率信号 CKI0 与 CKI1 ；图 2 中的输入数据 SDI 与输出数据 SDO 分别相应于图 1A 中数据信号 SDI0 与 SDI1。以下的详细说明以串行丛集1000 中的第零级的串行控制器 100 为例，但非以此为限，串行丛集 1000 中的任一级串行控制器 100 皆为本发明的保护范围，以下以第零级的串行控制器 100 作为说明的实施例而已。
     串行控制器 100 包括一反向器 102、一串行位点检测器 104、一同步频率产生器 106、一串行缓存器 108 与一半周延迟单元 110。
     反向器 102 接收外部频率 CKI 并输出反向频率 CKO，如图 3A 所示，令反向频率 CKO 的相位于任一个工作周期 T0、 T1、 T2、 T3 时，皆会反相于外部频率 CKI。
     由于外部频率 CKI 在串行丛集 1000 中的每一传输级之间，皆会被反相而输出反向频率 CKO，因此，如果在传输过程中，外部频率 CKI 的工作周期 (Clock duty cycle) 有不平均的现象时，该现象即可通过下一级的串行控制器 100 而被平衡回来。是以，根据本发明的实施例，用此方式解决因多级累积效应，而引起外部频率 CKI 波形失真的问题。
     串行位点检测器 104 的输入端用以接收外部频率 CKI 及输入数据 SDI，并据以输出一位点信号 PS，其中位点信号 PS 为一奇信号或一偶信号。如图 4A 所示，当外部频率 CKI 于其第一上升边缘 RE(Rising Edge) 时，若串行位点检测器 104 检测到输入数据 SDI 为低位准时，串行位点检测器 104 即输出偶信号为位点信号 PS ；否则，如图 4B 所示，当外部频率 CKI 于其第一上升边缘 RE(Rising Edge) 时，若串行位点检测器 104 检测到输入数据 SDI 为高位准时，则串行位点检测器 104 输出奇信号为位点信号 PS。根据本发明第一实施例的串行控制器 100，奇信号与偶信号分别用以指示该级串行控制器 100 的位点位置位于串行丛集 1000 中的偶级传输点 ( 第 0 级、第 2 级… ) 或奇级传输点 ( 第 1 级、第 3 级 )。同步频率产生器 106 依据位点信号 PS 及外部频率 CKI 而输出一同步频率 ITLCK，举例而言，当串行位点检测器 104 输出的位点信号 PS 为奇信号时，如图 5A 所示，同步频率 ITLCK 与外部频率 CKI 同相，而当位点信号 PS 为偶信号时，则如图 5B 所示，同步频率 ITLCK 则与外部频率 CKI 反相。
     请参阅图 6，为根据本发明第一实施例串行控制器 100，其内部的详细电路示意图。同步频率产生器 106 可包括一第一反向单元 502 与一选择器 504，其中第一反向单元 502 用以接收外部频率 CKI，并将外部频率 CKI 反相后输出至选择器 504。选择器 504 的二输入端分别连接于第一反向单元 502 与外部频率 CKI，也就是说，选择器 504 可选择性地以外部频率 CKI 或经由第一反向单元 502 反相后的外部频率 CKI 为其输出。承前例而言，即当位点信号 PS 为奇信号时，选择器 504 即将外部频率 CKI 输出为同步频率 ITLCK ；而当位点信号 PS 为偶信号时，选择器则将第一反向单元 502 的输出 ( 即反相后的外部频率 CKI) 做为同步频率 ITLCK。藉此，无论串行控制器 100 位于串行丛级 1000 中的奇级传输点或偶级传输点，同步频率产生器 106 皆可用以产生一不受传输点位置限制的同步频率 ITLCK，于此，同步频率 ITLCK 即与第零级 ( 或偶数级 ) 传输点的串行控制器 100 所接收到的频率相位差一百八十度。 ( 以确保在数据传输过程中有足够的设定时间 (setup time) 与保持时间 (hold time))。
     串行缓存器 108 依据同步频率 ITLCK，接收并缓存输入数据 SDI，再将输入数据 SDI 输出至半周延迟单元 110，完成串行中各级数据信号的传输。除此之外，如图 1A 与图 1B 所示，当串行控制器 100 用来作为驱动发光二极管 10 或舞台灯光控制器 (DMX 512) 的驱动电路时，串行缓存器 108 亦可将其内部缓存的输入数据 SDI，经缓冲处理 ( 意即将串行缓存器 108 中的输入数据 SDI 缓存于一缓冲缓存器 ) 后，输出为脉冲调制信号 (Pul se Width
     Modulation Signal， PWM)，即将缓冲缓存器中的数据转为 PWM 信号，以驱动发光二极管 10。又或是将缓冲缓存器中的数据转为亮暗、马达驱动信号等，以驱动其它电子零组件，如：舞台灯光执行其预设功能。
     由于反向频率 CKO 为外部频率 CKI 的反相 ( 意即各级串行控制器 100 的输入频率反相于上一级串行控制器 100 的输入频率 )，因此各级串行控制器 100 的输出数据 SDO 皆会比预期提早半个周期到达其下一级的串行控制器 100。
     如图 3B 所示，则输入数据 SDI1 会于频率信号 CKI1 于工作周期 T1 的下降边缘 FE(Falling edge) 时即被触发，而提前半个周期到达第一级串行控制器 100。依此而言，若串行丛集 1000 中串行有 n 个串行控制器 100，则第 n 级串行控制器 100 的输出数据 SDO 即会提早 n/2 周期到达其下一级的串行控制器 100。为了解决此一问题，根据本发明的第一实施例，半周延迟单元 110 用以接收来自串行缓存器 108 的输入数据 SDI，并将输入数据 SDI 以同步频率 ITLCK 的半周期延迟后，再输出为输出数据 SDO。
     如图 6 所示，根据本发明的第一实施例，半周延迟单元 110 包括一第二反向单元 602 与一缓存器 604。第二反向单元 602 接收同步频率 ITLCK，并将同步频率 ITLCK 反相后输出至缓存器 604。缓存器 604 的一端用以接收输入数据 SDI，并且根据被第二反向单元 602 反相后的同步频率 ITLCK 触发后，再输出数据 SDO。藉此，半周延迟单元 110 可将自串行缓存器 108 输出的信号 ( 即半周延迟单元 110 接收到的信号 )，延迟同步频率 ITLCK 的半周期后 ( 亦即让下降边缘 FE 往后延半个周期的时间 )，如此一来，缓存器 604 所输出的输出数据 SDO 即可与反向频率 CKO 同步，以达到串行丛集 1000 中各级串行控制器 100 的输出数据 SDO 皆可同步于输入数据 SDI 的目的。
     请配合参阅图 1A、图 1B 与图 3C，当串行丛集 1000 中，第零级串行控制器 100 的输入数据 SDI0 于工作周期 T1 内传输至第一级串行控制器 100 时，第一级串行控制器 100 即可于工作周期 T2 内接收到其输入数据 SDI1，以完成各级串行控制器 100 同步传输的目的。
     其次，由于串行丛集 1000 为各级串行控制器 100 串接传输，其数据信号 ( 输入数据 SDI 与输出数据 SDO) 皆为一级一级往后传递，因此各级串行控制器 100 皆需要通过其内部的译码机制，以辨识数据信号是否属于该级串行控制器 100 所读取。当串行丛集 1000 在长距离传输中有噪声 (noise) 干扰，或遭遇热插拔等情况，串行控制器 100 的解码机制可能会出错并造成混乱。为了解决此一问题，根据本发明第二实施例，如图 7A 所示，串行控制器 100a 更可包括一逾时检测器 700，逾时检测器 700 用以接收外部频率 CKI，并在外部频率 CKI 满足一特定条件时，输出一重置信号 RESET 予串行缓存器 108，令串行控制器 100 即使遇到热插拔或噪声干扰，亦可经过重置信号 RESET 的触发，而重新恢复其解码机制。
     图 8A 为根据本发明第二实施例，逾时检测器 700 的状态机示意图。逾时检测器 700 包括步骤 S802、 S804、 S806、 S808、 S810 与 S812。逾时检测器 700 首先执行步骤 S802 等待外部频率 CKI，当外部频率 CKI 产生时，逾时检测器 700 于步骤 S804 中判断该外部频率 CKI 产生时，其间隔前一个外部频率 CKI 的时间是否达一第一预定时间。若是，则逾时检测器 700 于步骤 S806 中继续等待下一个外部频率 CKI 产生；否则，则回到步骤 S802 重新开始其状态。
     逾时检测器 700 于步骤 S806 继续等待下一个外部频率 CKI 后，续于步骤 S808 中判断其等待时间是否已达一第二预定时间。若是，则逾时检测器 700 执行步骤 S812，输出重置信号 RESET ；否则，逾时检测器 700 进入步骤 S810，判断外部频率 CKI 是否产生，其中若外部频率 CKI 已产生，逾时检测器 700 即回到步骤 S802 重新开始其状态机制；若外部频率 CKI 仍未产生，则逾时检测器 700 回到步骤 S806 继续等待。
     举例而言，请一并参阅图 8B 与图 8C，其中图 8B 的相对时序波形图，为逾时检测器 700 的状态机沿着步骤 S802、 S804、 S806、 S808 至 S812 输出重置信号 RESET ；而图 8C 为逾时检测器 700 的状态机沿着步骤 S802、 S804、 S806、 S808， S810 而回到 S802 重新开始其判断机制 ( 连续二个外部频率间隔的时间未达第二预定时间，致使逾时检测器 700 沿着步骤 S808 到 S810 而回到 S802)。其中第一预定时间与第二预定时间可分别由使用者自行预定，例如：第一预定时间可为 100 个频率周期时间 (Clock cycle)、第二预定时间为 50 个频率周期时间 (Clock cycle) 等等。
     图 7B 为根据本发明第三实施例的串行控制器 100b，其功能方块示意图。其中逾时检测器 700 可与串行位点检测器 104 整合为单一电路方块，以降低电路额外的制作成本及减少部分芯片的使用面积。于此，串行位点检测器 104 亦可通过检测重置信号 RESET 与外部频率 CKI 来判断串行控制器 100 于串行丛集 1000 中的位点位置。
     举例而言，请参阅图 9A，当逾时检测器 700 产生重置信号 RESET 时，若此时串行位点检测器 104 检测到的外部频率 CKI 为高位准，则串行位点检测器 104 输出奇信号为位点信号 PS ；否则，即如图 9B 所示，当逾时检测器 700 产生重置信号 RESET 时，若串行位点检测器 104 检测到的外部频率 CKI 为低位准，则串行位点检测器 104 输出偶信号为位点信号 PS。由此，根据本发明第三实施例的串行控制器 100b，不仅可将逾时检测器 700 整合于串行位点检测器 104 中，达到单一电路方块的目的，更提供了另一种根据重置信号 RESET 以判断串行控制器 100 位点位置的方法。
     为了达到串行控制器 100 中的数据可双向传输的目的，图 10A 与图 10B 为根据本发明第四实施例的串行双向控制器的应用架构示意图，其将串行双向控制器 900 应用于串行双向丛集 9000，其中串行双向丛集 9000 包括多个串行双向控制器 900。根据本发明第四实施例的串行双向控制器 900，可以如图 10A 所示，用以驱动发光二极管 10 ；抑或如图 10B 所示，用以驱动舞台灯光控制器 ( 例如但不限于类似 DMX 512 控制器的功能 )，但其应用领域不以此为限。举例而言，串行双向丛集 9000 不仅可用来串行并双向传输数据信号 SDI0、 SDI1、 SDI2… SDIn 于各级串行双向控制器 900 之间，亦可以将传到各级串行双向控制器 900 的数据信号数据信号 SDI0、 SDI1、 SDI2…SDIn，经过转换后输出为脉冲调制信号 (Pulse Width Modulation Signal， PWM)，或转换为亮暗信号、马达驱动信号等，以驱动发光二极管 10 或舞台灯光。
     图 11 为根据本发明第四实施例的串行双向控制器 900 的功能方块示意图，串行双向控制器 900 包括一反向器 902、一输入接点 903、一串行位点检测器 904、一同步频率产生器 906、一串行缓存器 908、一辨视单元 909、一半周延迟单元 910、一输出接点 911、与一数据导向单元 912。
     反向器 902 接收外部频率 CKI 并输出反向频率 CKO，如图 12 所示，令反向频率 CKO 的相位于任一个工作周期 T0、 T1、 T2、 T3 时，皆会反相于外部频率 CKI。
     输入接点 903 用以接收一输入数据 SDI。串行位点检测器 904 的输入端用以接收外部频率 CKI 及输入数据 SDI，并据以输出一位点信号 PS，位点信号 PS 为一奇信号或一偶
     信号。其中串行位点检测器 904 输出的位点信号 PS 为奇信号或偶信号的判断方式，可如第一、二实施例，根据外部频率 CKI 于其第一上升边缘 RE(Rising Edge) 时，输入数据 SDI 的高或低位准来决定。其次，用以判断该级串行双向控制器 900 的位点位置位于串行双向丛集 9000 中的奇级或偶级传输点的方式，亦可根据串行双向控制器 900 中一重置信号 RESET 来决定 ( 如第三实施例 )。
     同步频率产生器 906 依据位点信号 PS 及外部频率 CKI 而输出一同步频率 ITLCK，举例而言，当串行位点检测器 904 输出的位点信号 PS 为奇信号时，同步频率 ITLCK 与外部频率 CKI 同相；而当位点信号 PS 为偶信号时，同步频率 ITLCK 则与外部频率 CKI 反相。
     请参阅图 13，为根据本发明第四实施例串行双向控制器 900，其内部的详细电路示意图。同步频率产生器 906 可包括一第一反向单元 1202 与一选择器 1204，其中第一反向单元 1202 用以接收外部频率 CKI，并将外部频率 CKI 反相后输出至选择器 1204。选择器 1204 的二输入端分别连接于第一反向单元 1202 与外部频率 CKI，也就是说，选择器 1204 可选择性地以外部频率 CKI 或经由第一反向单元 1202 反相后的外部频率 CKI 为其输出。承前例而言，当位点信号 PS 为奇信号时，选择器 1204 即将外部频率 CKI 输出为同步频率 ITLCK ；而当位点信号 PS 为偶信号时，选择器则将第一反向单元 1202 的输出 ( 即反相后的外部频率 CKI) 做为同步频率 ITLCK。藉此，无论串行双向控制器 900 位于串行双向丛级 9000 中的奇级传输点或偶级传输点，同步频率产生器 906 皆可用以产生一不受传输点位置限制的同步频率 ITLCK，于此，同步频率 ITLCK 即与第零级 ( 或偶数级 ) 传输点的串行双向控制器 900 所接收到的频率相位差一百八十度。( 以确保在数据传输过程中有足够的设定时间 (setup time) 与保持时间 (hold time))。
     串行缓存器 908 具有一接收端 91 及一传出端 92，串行缓存器 908 依据同步频率 ITLCK，将自接收端 91 所收到的信号缓存后再由传出端 92 输出。其次，如前一实施例所述，如图 10A 与图 10B 所示，当串行双向控制器 900 用来作为驱动发光二极管 10 或舞台灯光控制器 (DMX 512) 的驱动电路时，串行缓存器 908 亦可将其内部缓存的输入数据 SDI，经缓冲处理 ( 意即将串行缓存器 908 中的输入数据 SDI 缓存于一缓冲缓存器 ) 后，输出为脉冲调制信号 (Pulse Width Modulation Signal， PWM)，即将缓冲缓存器中的数据转为 PWM 信号，以驱动发光二极管 10。又或是将缓冲缓存器中的数据转为亮暗、马达驱动信号等，以驱动其它电子零组件，如：舞台灯光执行其预设功能。
     半周延迟单元 910 具有一输入点 93 及一输出点 94，其中输入点 93 耦接于传出端 92，且半周延迟单元 910 将来自输入点 93 的数据以同步频率 ITLCK 的半周期延迟后，再从输出点 94 输出。如图 13 所示，半周延迟单元 910 可包括一第二反向单元 1302 与一缓存器 1304。第二反向单元 1302 接收同步频率 ITLCK，并将同步频率 ITLCK 反相后输出至缓存器 1304。缓存器 1304 的一端连接输入点 93，并且根据被第二反向单元 1302 反相后的同步频率 ITLCK 触发后，再将信号输出至输出点 94。藉此，半周延迟单元 910 可将自传出端 92 输出的信号 ( 即输入点 93 接收到的信号 )，延迟同步频率 ITLCK 的半周期后，再由输出点 94 输出，以达到自输出点 94 输出的信号可同步于输入数据 SDI 的目的。
     辨视单元 909 用以接收数据导向单元 912 的输出数据 ( 初始状态预设为写入下一级传输点，故数据导向单元 912 的输出数据即为输入数据 SDI) 及同步频率 ITLCK，并据此输出一控制信号 CS，其中控制信号 CS 包含一回传命令 Readmode。举例而言，输入数据 SDI 中可含有信息标语 Header，辨视单元 909 即可藉由对输入数据 SDI 中的信息标语 Header 进行译码，以辨识输入数据 SDI 是要被传输并写入下一级串行双向控制器 900，或是读回该级串行双向控制器 900 的状态值。于此，为减少芯片的使用面积，设计者可于设计电路时，选择将辨视单元 909 与串行缓存器 908 整合为单一电路方块，并据以降低电路额外的制作成本。
     当数据导向单元 912 接收到回传命令 Readmode 时，数据导向单元 912 即将输出接点 911 耦接于串行缓存器 908 的接收端 91( 亦即将输出接点 911 的信号传给接收端 91)，并将半周延迟单元 910 的输出点 94 耦接于输入接点 903，以将输出接点 911 的信号同步回传至输入接点 903。
     而当数据导向单元 912 未接收到回传命令 Readmode 时，数据导向单元 912 则将输入接点 903 耦接于串行缓存器 908 的接收端 91，并且将半周延迟单元 910 的输出点 94 耦接于输出接点 911，以将输入接点 903 的输入数据 SDI 同步写至串行双向丛集 9000 中后一级的串行双向控制器 900。
     数据导向单元 912 可包括一入切换开关 ( 输入双向缓冲器 )142、一出切换开关 ( 输出双向缓存器 )144 与一选择器 146。入切换开关 142 具有一第一端 41、一第二端 42 及一第三端 43，且第一端 41 耦接于输入接点 903。出切换开关 144 具有一第一脚 51、一第二脚 52 及一第三脚 53，且第一脚 51 耦接于输出接点 911，第三脚 53 耦接于输出点 94 与第三端 43。选择器 146 具有一第一入端 61、一第二入端 62 及一输出端 63，且第一入端 61 耦接于第二脚 52，第二入端 62 耦接于第二端 42，输出端 63 耦接于接收端 91。更明确地说，当数据导向单元 912 接收到回传命令 Readmode 时，入切换开关 142 令第一端 41 耦接于第三端 43，出切换开关 144 令第一脚 51 耦接于第二脚 52，且选择器 146 令第一入端 61 耦接于输出端 63，以将第一脚 51 的信号 ( 即输出接点 911) 同步回传至第一端 41( 即输入接点 903)。
     而当数据导向单元 912 未接收到回传命令 Readmode 时，入切换开关 142 则令第一端 41 耦接于第二端 42，出切换开关 144 令第一脚 51 耦接于第三脚 53，且选择器 146 令第二入端 62 耦接于输出端 63，以将第一端 41( 即输入接点 903) 的信号同步写入第一脚 51( 即输出接点 911)，以作为串行双向丛集 9000 中下一级串行双向控制器 900 的输入数据 SDI。
     为了解决串行双向丛集 9000 在长距离传输中，受到噪声 (noise) 干扰，或遭遇热插拔等情况，而致使串行双向控制器 900 的解码机制可能出错并造成混乱的问题，根据本发明第五实施例，如图 14A 所示，串行双向控制器 900a 更可包括一逾时检测器 1500，逾时检测器 1500 用以接收外部频率 CKI，并在外部频率 CKI 满足一特定条件时，输出一重置信号 RESET 予串行缓存器 908，令串行双向控制器 900a 即使遇到热插拔或噪声干扰，亦可经过重置信号 RESET 的触发，而重新恢复其解码机制。其中逾时检测器 1500 的状态机示意图，同第二、三实施例的逾时检测器 700，故在此不再重述。
     其次，如同本发明第三实施例 ( 请参阅图 7B)，为了降低电路额外的制作成本及减少芯片的使用面积，请参阅图 14B，根据本发明第六实施例的串行双向控制器 900b，逾时检测器 1500 可选择整合于串行位点检测器 904 中，以达到单一电路方块的目的。藉此，串行位点检测器 904 亦可通过检测重置信号 RESET 与外部频率 CKI 来判断该级串行双向控制器 900 的位点位置位于串行双向丛集 9000 中的奇级或偶级传输点，其判断方式同本发明第三实施例，故在此不在赘述。
     是以，根据本发明的第一实施例，利用串接各级串行控制器 100 以形成串行丛集 1000 时，同步频率产生器 106 可用以产生一不受串行控制器 100 的传输位点影响的同步频率 ITLCK。其次，串行控制器 100 更可通过半周延迟单元 110，以实现长距离串行中各级串行控制器 100 的数据信号同步传输的目的。除此之外，根据本发明第四实施例的串行双向控制器 900，更可进一步达到各级串行双向控制器 900 之间数据信号双向传输的目的，以在串行双向控制器 900 工作异常时，提高串行双向丛集 9000 的检错效率。

资源描述

《串行控制器与串行双向控制器.pdf》由会员分享，可在线阅读，更多相关《串行控制器与串行双向控制器.pdf（29页珍藏版）》请在专利查询网上搜索。

1、10申请公布号CN102340909A43申请公布日20120201CN102340909ACN102340909A21申请号201010238593722申请日20100723H05B37/0220060171申请人聚积科技股份有限公司地址中国台湾新竹市72发明人吴肯唐李振戎74专利代理机构北京律诚同业知识产权代理有限公司11006代理人梁挥祁建国54发明名称串行控制器与串行双向控制器57摘要本发明公开了一种串行控制器与串行双向控制器，该串行控制器适于接收一外部频率及一输入数据，并输出一反向频率及一输出数据。串行控制器包含一反向器、一串行位点检测器、一同步频率产生器、一串行缓存器与一半周延迟。

2、单元。藉此，串行控制器能够在反向频率串行时，不致有数据信号与驱动频率不同步的问题。此外，串行双向控制器另包括辨视单元与数据导向单元，令串行控制器将目前的状态回传至中央控制单元，以做为检错的参考。51INTCL19中华人民共和国国家知识产权局12发明专利申请权利要求书2页说明书10页附图16页CN102340923A1/2页21一种串行控制器，适于接收一外部频率及一输入数据，并输出一反向频率及一输出数据，其特征在于，该串行控制器包含一反向器，接收该外部频率并输出该反向频率；一串行位点检测器，依据该外部频率及该输入数据而输出一位点信号，该位点信号为一奇信号或一偶信号；一同步频率产生器，依据该位点信。

3、号及该外部频率而输出一同步频率，当该位点信号为该奇信号时，该同步频率与该外部频率同相，当该位点信号为该偶信号时，该同步频率与该外部频率反相；一串行缓存器，依据该同步频率而接收并缓存该输入数据后将其输出；及一半周延迟单元，接收来自于该串行缓存器的该输入数据、延迟该同步频率的半周期后，输出为该输出数据。2如权利要求1所述的串行控制器，其特征在于，当该外部频率于一第一上升边缘，且该输入数据为高位准时，该串行位点检测器输出该奇信号为该位点信号，反之，则输出该偶信号为该位点信号。3如权利要求1所述的串行控制器，其特征在于，该同步频率产生器于该位点信号为该奇信号时，将该外部频率输出为该同步频率，当该位点信。

4、号为该偶信号时，该同步频率产生器将该外部频率反相后输出为该同步频率。4如权利要求3所述的串行控制器，其特征在于，该同步频率产生器包含一第一反向单元，接收该外部频率并将其反相后输出；以及一选择器，当该位点信号为该奇信号时，该选择器将该外部频率输出为该同步频率，当该位点信号为该偶信号时，该选择器将该第一反向单元的输出做为该同步频率。5如权利要求1所述的串行控制器，其特征在于，该半周延迟单元包含一第二反向单元，将该同步频率反相；以及一缓存器，依据被反相的该同步频率接收该输入数据后将其输出。6如权利要求1所述的串行控制器，其特征在于，还包含一逾时检测器，该逾时检测器于该外部频率满足一条件时，输出一重置。

5、信号予该串行缓存器。7如权利要求6所述的串行控制器，其特征在于，当该逾时检测器输出该重置信号，且该外部频率为高位准时，该串行位点检测器输出该奇信号为该位点信号，反之，则输出该偶信号为该位点信号。8一种串行双向控制器，其特征在于，包含一反向器，接收一外部频率并将其反相后输出一反向频率；一输入接点，接收一输入数据；一串行位点检测器，依据该外部频率及该输入数据而输出一位点信号，该位点信号为一奇信号或一偶信号；一同步频率产生器，依据该位点信号及该外部频率而输出一同步频率，当该位点信号为该奇信号时，该同步频率与该外部频率同相，当该位点信号为该偶信号时，该同步频率与该外部频率反相；一串行缓存器，具有一接收。

6、端及一传出端，该串行缓存器依据该同步频率，而将该接收端所收到的信号缓存后自该传出端输出；权利要求书CN102340909ACN102340923A2/2页3一辨视单元，依据该输入数据及该同步频率，而输出一控制信号，该控制信号包含一回传命令；一半周延迟单元，具有一输入点及一输出点，该输入点耦接于该传出端，该半周延迟单元将自该输入点的数据延迟该同步频率的半周期后，从该输出点输出；一输出接点；以及一数据导向单元，当接收到该回传命令时，该数据导向单元将该输出接点耦接于该接收端，并将该输出点耦接于该输入接点，当该数据导向单元未接收到该回传命令时，将该输入接点耦接于该接收端，并将该输出点耦接于该输出接点。。

7、9如权利要求8所述的串行双向控制器，其特征在于，该数据导向单元包含一入切换开关，具有一第一端、一第二端及一第三端，该第一端耦接于该输入接点；一出切换开关，具有一第一脚、一第二脚及一第三脚，该第一脚耦接于该输出接点，该第三脚耦接于该输出点及该第三端；以及一选择器，具有一第一入端、一第二入端及一输出端，该第一入端耦接于该第二脚，该第二入端耦接于该第二端，该输出端耦接于该接收端；其中，当接收到该回传命令时，该入切换开关使该第一端耦接于该第三端、该出切换开关使该第一脚耦接于该第二脚、且该选择器使该第一入端耦接于该输出端，当未接收到该回传命令时，该入切换开关使该第一端耦接于该第二端、该出切换开关使该第一。

8、脚耦接于该第三脚、且该选择器使该第二入端耦接于该输出端。10如权利要求8所述的串行双向控制器，其特征在于，该同步频率产生器于该位点信号为该奇信号时，将该外部频率输出为该同步频率，当该位点信号为该偶信号时，该同步频率产生器将该外部频率反相后输出为该同步频率。11如权利要求10所述的串行双向控制器，其特征在于，该同步频率产生器包含一第一反向单元，接收该外部频率并将其反相后输出；以及一选择器，当该位点信号为该奇信号时，该选择器将该外部频率输出为该同步频率，当该位点信号为该偶信号时，该选择器将该第一反向单元的输出做为该同步频率。12如权利要求8所述的串行双向控制器，其特征在于，该半周延迟单元包含一第二。

9、反向单元，将该同步频率反相；以及一缓存器，依据被反相的该同步频率接收该输入点的信号并将其输出。13如权利要求8所述的串行双向控制器，其特征在于，当该外部频率于一第一上升边缘，且该输入数据为高位准时，该串行位点检测器输出该奇信号为该位点信号，反之，则输出该偶信号为该位点信号。14如权利要求8所述的串行双向控制器，其特征在于，还包含一逾时检测器，该逾时检测器于该外部频率满足一条件时，输出一重置信号予该串行缓存器。15如权利要求14所述的串行双向控制器，其特征在于，当该逾时检测器输出该重置信号，且该外部频率为高位准时，该串行位点检测器输出该奇信号为该位点信号，反之，则输出该偶信号为该位点信号。权利要。

10、求书CN102340909ACN102340923A1/10页4串行控制器与串行双向控制器技术领域0001本发明有关于一种串行控制器与串行双向控制器，尤其是一种可用以同步传输串行中各级数据信号的反向频率串行控制器与串行双向控制器。背景技术0002近年来，随着节能减碳的议题逐渐成为全球瞩目的方向，在设计建筑物的外观照明、装置照明或情境照明等商业用途时，利用发光二极管作为照明设备的趋势亦愈加明显。举例而言，由于红、蓝、绿三色的发光二极管所形成的像素丛集RGBCLUSTER，具有相当多样性的光影变化效果，因此，像素丛集RGBCLUSTER多被用来针对不同的照明体进行串接，以形成多级串行灯点的条状屏、。

11、窗帘屏、或洗墙灯等，应用于长距离灯串的用途。0003由于此类照明设备，多根据建筑物的外观或不同商业诉求而设计，因此，当所需照明的建筑物外观范围越大，或照明体设计的复杂度越高的时候，设计者则必须串接数量较多的灯点、发光二极管与其驱动频率，以形成较长串的像素丛集，进一步达到较佳的照明效果。0004然而，此种串行像素丛集的问题在于，用来驱动串行中各级灯点的驱动频率，并非单一总体信号GLOBALSIGNAL；也就是说，各级灯点的驱动频率，皆是根据前一级灯点的驱动频率而来。因此，当串行中某一级驱动频率的信号，因传输距离中可能发生的电容效应或累积效应，而导致该驱动频率的工作周期CLOCKDUTYCYCLE。

12、偏移时，如驱动频率的信号，高位准的时间与低位准的时间不相等，于此情况之下，在串行多级灯点而形成串行像素丛集时，越后级灯点的驱动频率，其信号的波形，将会因多级累积效应而失真DISTORTION的非常严重。0005除此之外，由于串行像素丛集中，每一级灯点之间的距离都相当长，若用来驱动灯点的驱动电路，抑或是该级灯点的发光二极管发生异常故障时，则数据信号必须要从最后一级灯点的位置，回拉至第一级灯点处，以进行检错步骤。此种做法不仅降低串行像素丛集的检错效率，如前所述，亦容易造成驱动频率波形失真的问题。发明内容0006鉴于以上，本发明提供一种串行控制器，不仅可用以驱动并串行各级灯点，更可用以解决串行中各级。

13、灯点的驱动频率波形失真的问题。其次，本发明另提供一种串行双向控制器，以用以实现各级灯点之间，数据信号可双向传输的目的。0007本发明提出一种串行控制器，适于接收一外部频率及一输入数据，并输出一反向频率及一输出数据。串行控制器包含一反向器、一串行位点检测器、一同步频率产生器、一串行缓存器与一半周延迟单元。0008反向器接收外部频率并输出反向频率；0009串行位点检测器依据外部频率及输入数据而输出一位点信号，其中位点信号为一奇信号或一偶信号；说明书CN102340909ACN102340923A2/10页50010同步频率产生器依据位点信号及外部频率输出一同步频率，当位点信号为奇信号时，同步频率与。

14、外部频率同相，当位点信号为偶信号时，同步频率与外部频率反相；0011串行缓存器依据同步频率，接收并缓存输入数据后将其输出；0012半周延迟单元接收来自于串行缓存器的输入数据、延迟同步频率的半周期后，输出为输出数据。0013本发明另提出一种串行双向控制器，包括一反向器、一输入接点、一串行位点检测器、一同步频率产生器、一串行缓存器、一辨视单元、一半周延迟单元、一输出接点与一数据导向单元。0014反向器用以接收一外部频率，并将其反相后输出一反向频率；0015输入接点用以接收一输入数据；0016串行位点检测器依据外部频率及输入数据而输出一位点信号，其中位点信号为一奇信号或一偶信号；0017同步频率产生。

15、器依据位点信号及外部频率而输出一同步频率，其中当位点信号为奇信号时，同步频率与外部频率同相，而当位点信号为偶信号时，同步频率与外部频率反相；0018串行缓存器具有一接收端及一传出端，且串行缓存器依据同步频率，而将接收端所收到的信号缓存后，自传出端输出；0019辨视单元依据输入数据及同步频率，输出一控制信号，其中控制信号包含一回传命令；0020半周延迟单元具有一输入点及一输出点，其中输入点耦接于传出端，且半周延迟单元将来自输入点的数据延迟同步频率的半周期后，从输出点输出；0021当数据导向单元接收到回传命令时，数据导向单元将输出接点耦接于接收端，并将输出点耦接于输入接点，而当数据导向单元未接收到。

16、回传命令时，则将输入接点耦接于接收端，并将输出点耦接于输出接点。0022是故，根据本发明的串行控制器形成串行丛集时，可令各级串行控制器的输出数据同步传输于输入数据。其次，根据本发明的又一串行双向控制器形成串行双向丛集时，更可达到各级串行双向控制器之间数据可双向传输即写入下一级或读回上一级的目的。0023以上有关于本发明的内容说明，与以下的实施方式用以示范与解释本发明的精神与原理，并且提供本发明的权利要求保护范围更进一步的解释。有关本发明的特征、实施例与效果，配合附图作较佳实施例详细说明如下。附图说明0024图1A与图1B为根据本发明第一实施例的串行丛集的应用架构示意图；0025图2为根据本发明。

17、第一实施例的串行控制器的功能方块示意图；0026图3A为根据本发明第一实施例外部频率与反向频率的波形示意图；0027图3B为根据图3A的各输入数据提前半周期的波形示意图；0028图3C为根据本发明第一实施例串行丛集的输入数据与输出数据的波形示意图；0029图4A与图4B为根据本发明第一实施例决定位点信号的波形示意图；0030图5A与图5B为根据本发明第一实施例同步频率的波形示意图；说明书CN102340909ACN102340923A3/10页60031图6为根据本发明第一实施例的串行控制器的详细电路示意图；0032图7A为根据本发明第二实施例的串行控制器的功能方块示意图；0033图7B为根据。

18、本发明第三实施例的串行控制器的功能方块示意图；0034图8A至图8C为根据本发明第二、三实施例，逾时检测器的状态机示意图；0035图9A与图9B为根据本发明第三实施例决定位点信号的波形示意图；0036图10A与图10B为根据本发明第四实施例的串行双向丛集的应用架构示意图；0037图11为根据本发明第四实施例的串行双向控制器的功能方块示意图；0038图12为根据本发明第四实施例外部频率与反向频率的波形示意图；0039图13为根据本发明第四实施例的串行双向控制器的详细电路示意图；0040图14A为根据本发明第五实施例的串行双向控制器的功能方块示意图；以及0041图14B为根据本发明第六实施例的串行。

19、双向控制器的功能方块示意图。0042其中，附图标记0043发光二极管100044第一端410045第二端420046第三端430047第一脚510048第二脚520049第三脚530050第一入端610051第二入端620052输出端630053接收端910054传出端920055输入点930056输出点940057串行控制器100，100A，100B0058反向器102，9020059串行位点检测器104，9040060同步频率产生器106，9060061串行缓存器108，9080062半周延迟单元110，9100063入切换开关1420064出切换开关1440065选择器146，504，1。

20、2040066第一反向单元502，12020067第二反向单元602，13020068缓存器604，13040069逾时检测器700，1500说明书CN102340909ACN102340923A4/10页70070串行双向控制器900，900A，900B0071输入接点9030072辨视单元9090073输出接点9110074数据导向单元9120075串行丛集10000076串行双向丛集90000077数据信号SDI0，SDI1，SDI2，SDIN0078外部频率CKI0079反向频率CKO0080频率信号CKI0，CKI1，CKI2，CKIN0081输入数据SDI0082输出数据SDO00。

21、83工作周期T0，T1，T2，T30084位点信号PS0085第一上升边缘RE0086下降边缘FE0087同步频率ITLCK0088重置信号RESET0089控制信号CS具体实施方式0090图1A与图1B为根据本发明第一实施例的串行控制器的应用架构示意图，其将串行控制器100应用于串行丛集1000，其中串行丛集1000包括多个串行控制器100。根据本发明第一实施例的串行控制器100，可以如图1A所示，用以驱动发光二极管10；抑或如图1B所示，用以驱动舞台灯光控制器例如但不限于类似DMX512控制器的功能，但其应用领域不以此为限。举例而言，串行丛集1000不仅可用来串行并传输数据信号SDI0、S。

22、DI1、SDI2SDIN至各级串行控制器100，亦可以将传到各级串行控制器100的数据信号，经过转换后输出为脉冲调制信号PULSEWIDTHMODULATIONSIGNAL，PWM，或转换为亮暗信号、马达驱动信号等，以驱动发光二极管10或舞台灯光。0091其中图1A与图1B中，连接中央控制单元，并接收数据信号SDI0者，为串行丛集1000中第零级的串行控制器100；而连接于第零级的串行控制器100，并以第零级的串行控制器100输出的数据信号SDI1作为其输入数据信号者，为串行丛集1000中第一级的串行控制器100。0092图2为根据本发明第一实施例的串行控制器100的功能方块示意图，其中串行控。

23、制器100适于接收一外部频率CKI及一输入数据SDI，并输出一反向频率CKO及一输出数据SDO。以图1A的串行丛集1000中的第零级的串行控制器100为例，则图2中的外部频率CKI与反向频率CKO分别相应于图1A中的频率信号CKI0与CKI1；图2中的输入数据SDI与输出数据SDO分别相应于图1A中数据信号SDI0与SDI1。以下的详细说明以串行丛集说明书CN102340909ACN102340923A5/10页81000中的第零级的串行控制器100为例，但非以此为限，串行丛集1000中的任一级串行控制器100皆为本发明的保护范围，以下以第零级的串行控制器100作为说明的实施例而已。0093串。

24、行控制器100包括一反向器102、一串行位点检测器104、一同步频率产生器106、一串行缓存器108与一半周延迟单元110。0094反向器102接收外部频率CKI并输出反向频率CKO，如图3A所示，令反向频率CKO的相位于任一个工作周期T0、T1、T2、T3时，皆会反相于外部频率CKI。0095由于外部频率CKI在串行丛集1000中的每一传输级之间，皆会被反相而输出反向频率CKO，因此，如果在传输过程中，外部频率CKI的工作周期CLOCKDUTYCYCLE有不平均的现象时，该现象即可通过下一级的串行控制器100而被平衡回来。是以，根据本发明的实施例，用此方式解决因多级累积效应，而引起外部频率C。

25、KI波形失真的问题。0096串行位点检测器104的输入端用以接收外部频率CKI及输入数据SDI，并据以输出一位点信号PS，其中位点信号PS为一奇信号或一偶信号。如图4A所示，当外部频率CKI于其第一上升边缘RERISINGEDGE时，若串行位点检测器104检测到输入数据SDI为低位准时，串行位点检测器104即输出偶信号为位点信号PS；否则，如图4B所示，当外部频率CKI于其第一上升边缘RERISINGEDGE时，若串行位点检测器104检测到输入数据SDI为高位准时，则串行位点检测器104输出奇信号为位点信号PS。根据本发明第一实施例的串行控制器100，奇信号与偶信号分别用以指示该级串行控制器1。

26、00的位点位置位于串行丛集1000中的偶级传输点第0级、第2级或奇级传输点第1级、第3级。0097同步频率产生器106依据位点信号PS及外部频率CKI而输出一同步频率ITLCK，举例而言，当串行位点检测器104输出的位点信号PS为奇信号时，如图5A所示，同步频率ITLCK与外部频率CKI同相，而当位点信号PS为偶信号时，则如图5B所示，同步频率ITLCK则与外部频率CKI反相。0098请参阅图6，为根据本发明第一实施例串行控制器100，其内部的详细电路示意图。同步频率产生器106可包括一第一反向单元502与一选择器504，其中第一反向单元502用以接收外部频率CKI，并将外部频率CKI反相后输。

27、出至选择器504。选择器504的二输入端分别连接于第一反向单元502与外部频率CKI，也就是说，选择器504可选择性地以外部频率CKI或经由第一反向单元502反相后的外部频率CKI为其输出。承前例而言，即当位点信号PS为奇信号时，选择器504即将外部频率CKI输出为同步频率ITLCK；而当位点信号PS为偶信号时，选择器则将第一反向单元502的输出即反相后的外部频率CKI做为同步频率ITLCK。藉此，无论串行控制器100位于串行丛级1000中的奇级传输点或偶级传输点，同步频率产生器106皆可用以产生一不受传输点位置限制的同步频率ITLCK，于此，同步频率ITLCK即与第零级或偶数级传输点的串行控。

28、制器100所接收到的频率相位差一百八十度。以确保在数据传输过程中有足够的设定时间SETUPTIME与保持时间HOLDTIME。0099串行缓存器108依据同步频率ITLCK，接收并缓存输入数据SDI，再将输入数据SDI输出至半周延迟单元110，完成串行中各级数据信号的传输。除此之外，如图1A与图1B所示，当串行控制器100用来作为驱动发光二极管10或舞台灯光控制器DMX512的驱动电路时，串行缓存器108亦可将其内部缓存的输入数据SDI，经缓冲处理意即将串行缓存器108中的输入数据SDI缓存于一缓冲缓存器后，输出为脉冲调制信号PULSEWIDTH说明书CN102340909ACN1023409。

29、23A6/10页9MODULATIONSIGNAL，PWM，即将缓冲缓存器中的数据转为PWM信号，以驱动发光二极管10。又或是将缓冲缓存器中的数据转为亮暗、马达驱动信号等，以驱动其它电子零组件，如舞台灯光执行其预设功能。0100由于反向频率CKO为外部频率CKI的反相意即各级串行控制器100的输入频率反相于上一级串行控制器100的输入频率，因此各级串行控制器100的输出数据SDO皆会比预期提早半个周期到达其下一级的串行控制器100。0101如图3B所示，则输入数据SDI1会于频率信号CKI1于工作周期T1的下降边缘FEFALLINGEDGE时即被触发，而提前半个周期到达第一级串行控制器100。。

30、依此而言，若串行丛集1000中串行有N个串行控制器100，则第N级串行控制器100的输出数据SDO即会提早N/2周期到达其下一级的串行控制器100。为了解决此一问题，根据本发明的第一实施例，半周延迟单元110用以接收来自串行缓存器108的输入数据SDI，并将输入数据SDI以同步频率ITLCK的半周期延迟后，再输出为输出数据SDO。0102如图6所示，根据本发明的第一实施例，半周延迟单元110包括一第二反向单元602与一缓存器604。第二反向单元602接收同步频率ITLCK，并将同步频率ITLCK反相后输出至缓存器604。缓存器604的一端用以接收输入数据SDI，并且根据被第二反向单元602反相。

31、后的同步频率ITLCK触发后，再输出数据SDO。藉此，半周延迟单元110可将自串行缓存器108输出的信号即半周延迟单元110接收到的信号，延迟同步频率ITLCK的半周期后亦即让下降边缘FE往后延半个周期的时间，如此一来，缓存器604所输出的输出数据SDO即可与反向频率CKO同步，以达到串行丛集1000中各级串行控制器100的输出数据SDO皆可同步于输入数据SDI的目的。0103请配合参阅图1A、图1B与图3C，当串行丛集1000中，第零级串行控制器100的输入数据SDI0于工作周期T1内传输至第一级串行控制器100时，第一级串行控制器100即可于工作周期T2内接收到其输入数据SDI1，以完成各。

32、级串行控制器100同步传输的目的。0104其次，由于串行丛集1000为各级串行控制器100串接传输，其数据信号输入数据SDI与输出数据SDO皆为一级一级往后传递，因此各级串行控制器100皆需要通过其内部的译码机制，以辨识数据信号是否属于该级串行控制器100所读取。当串行丛集1000在长距离传输中有噪声NOISE干扰，或遭遇热插拔等情况，串行控制器100的解码机制可能会出错并造成混乱。为了解决此一问题，根据本发明第二实施例，如图7A所示，串行控制器100A更可包括一逾时检测器700，逾时检测器700用以接收外部频率CKI，并在外部频率CKI满足一特定条件时，输出一重置信号RESET予串行缓存器1。

33、08，令串行控制器100即使遇到热插拔或噪声干扰，亦可经过重置信号RESET的触发，而重新恢复其解码机制。0105图8A为根据本发明第二实施例，逾时检测器700的状态机示意图。逾时检测器700包括步骤S802、S804、S806、S808、S810与S812。逾时检测器700首先执行步骤S802等待外部频率CKI，当外部频率CKI产生时，逾时检测器700于步骤S804中判断该外部频率CKI产生时，其间隔前一个外部频率CKI的时间是否达一第一预定时间。若是，则逾时检测器700于步骤S806中继续等待下一个外部频率CKI产生；否则，则回到步骤S802重新开始其状态。0106逾时检测器700于步骤S。

34、806继续等待下一个外部频率CKI后，续于步骤S808中判断其等待时间是否已达一第二预定时间。若是，则逾时检测器700执行步骤S812，输出说明书CN102340909ACN102340923A7/10页10重置信号RESET；否则，逾时检测器700进入步骤S810，判断外部频率CKI是否产生，其中若外部频率CKI已产生，逾时检测器700即回到步骤S802重新开始其状态机制；若外部频率CKI仍未产生，则逾时检测器700回到步骤S806继续等待。0107举例而言，请一并参阅图8B与图8C，其中图8B的相对时序波形图，为逾时检测器700的状态机沿着步骤S802、S804、S806、S808至S81。

35、2输出重置信号RESET；而图8C为逾时检测器700的状态机沿着步骤S802、S804、S806、S808，S810而回到S802重新开始其判断机制连续二个外部频率间隔的时间未达第二预定时间，致使逾时检测器700沿着步骤S808到S810而回到S802。其中第一预定时间与第二预定时间可分别由使用者自行预定，例如第一预定时间可为100个频率周期时间CLOCKCYCLE、第二预定时间为50个频率周期时间CLOCKCYCLE等等。0108图7B为根据本发明第三实施例的串行控制器100B，其功能方块示意图。其中逾时检测器700可与串行位点检测器104整合为单一电路方块，以降低电路额外的制作成本及减少部。

36、分芯片的使用面积。于此，串行位点检测器104亦可通过检测重置信号RESET与外部频率CKI来判断串行控制器100于串行丛集1000中的位点位置。0109举例而言，请参阅图9A，当逾时检测器700产生重置信号RESET时，若此时串行位点检测器104检测到的外部频率CKI为高位准，则串行位点检测器104输出奇信号为位点信号PS；否则，即如图9B所示，当逾时检测器700产生重置信号RESET时，若串行位点检测器104检测到的外部频率CKI为低位准，则串行位点检测器104输出偶信号为位点信号PS。0110由此，根据本发明第三实施例的串行控制器100B，不仅可将逾时检测器700整合于串行位点检测器104。

37、中，达到单一电路方块的目的，更提供了另一种根据重置信号RESET以判断串行控制器100位点位置的方法。0111为了达到串行控制器100中的数据可双向传输的目的，图10A与图10B为根据本发明第四实施例的串行双向控制器的应用架构示意图，其将串行双向控制器900应用于串行双向丛集9000，其中串行双向丛集9000包括多个串行双向控制器900。根据本发明第四实施例的串行双向控制器900，可以如图10A所示，用以驱动发光二极管10；抑或如图10B所示，用以驱动舞台灯光控制器例如但不限于类似DMX512控制器的功能，但其应用领域不以此为限。举例而言，串行双向丛集9000不仅可用来串行并双向传输数据信号S。

38、DI0、SDI1、SDI2SDIN于各级串行双向控制器900之间，亦可以将传到各级串行双向控制器900的数据信号数据信号SDI0、SDI1、SDI2SDIN，经过转换后输出为脉冲调制信号PULSEWIDTHMODULATIONSIGNAL，PWM，或转换为亮暗信号、马达驱动信号等，以驱动发光二极管10或舞台灯光。0112图11为根据本发明第四实施例的串行双向控制器900的功能方块示意图，串行双向控制器900包括一反向器902、一输入接点903、一串行位点检测器904、一同步频率产生器906、一串行缓存器908、一辨视单元909、一半周延迟单元910、一输出接点911、与一数据导向单元912。0。

39、113反向器902接收外部频率CKI并输出反向频率CKO，如图12所示，令反向频率CKO的相位于任一个工作周期T0、T1、T2、T3时，皆会反相于外部频率CKI。0114输入接点903用以接收一输入数据SDI。串行位点检测器904的输入端用以接收外部频率CKI及输入数据SDI，并据以输出一位点信号PS，位点信号PS为一奇信号或一偶说明书CN102340909ACN102340923A8/10页11信号。其中串行位点检测器904输出的位点信号PS为奇信号或偶信号的判断方式，可如第一、二实施例，根据外部频率CKI于其第一上升边缘RERISINGEDGE时，输入数据SDI的高或低位准来决定。其次，用。

40、以判断该级串行双向控制器900的位点位置位于串行双向丛集9000中的奇级或偶级传输点的方式，亦可根据串行双向控制器900中一重置信号RESET来决定如第三实施例。0115同步频率产生器906依据位点信号PS及外部频率CKI而输出一同步频率ITLCK，举例而言，当串行位点检测器904输出的位点信号PS为奇信号时，同步频率ITLCK与外部频率CKI同相；而当位点信号PS为偶信号时，同步频率ITLCK则与外部频率CKI反相。0116请参阅图13，为根据本发明第四实施例串行双向控制器900，其内部的详细电路示意图。同步频率产生器906可包括一第一反向单元1202与一选择器1204，其中第一反向单元12。

41、02用以接收外部频率CKI，并将外部频率CKI反相后输出至选择器1204。选择器1204的二输入端分别连接于第一反向单元1202与外部频率CKI，也就是说，选择器1204可选择性地以外部频率CKI或经由第一反向单元1202反相后的外部频率CKI为其输出。承前例而言，当位点信号PS为奇信号时，选择器1204即将外部频率CKI输出为同步频率ITLCK；而当位点信号PS为偶信号时，选择器则将第一反向单元1202的输出即反相后的外部频率CKI做为同步频率ITLCK。藉此，无论串行双向控制器900位于串行双向丛级9000中的奇级传输点或偶级传输点，同步频率产生器906皆可用以产生一不受传输点位置限制的同。

42、步频率ITLCK，于此，同步频率ITLCK即与第零级或偶数级传输点的串行双向控制器900所接收到的频率相位差一百八十度。以确保在数据传输过程中有足够的设定时间SETUPTIME与保持时间HOLDTIME。0117串行缓存器908具有一接收端91及一传出端92，串行缓存器908依据同步频率ITLCK，将自接收端91所收到的信号缓存后再由传出端92输出。其次，如前一实施例所述，如图10A与图10B所示，当串行双向控制器900用来作为驱动发光二极管10或舞台灯光控制器DMX512的驱动电路时，串行缓存器908亦可将其内部缓存的输入数据SDI，经缓冲处理意即将串行缓存器908中的输入数据SDI缓存于一。

43、缓冲缓存器后，输出为脉冲调制信号PULSEWIDTHMODULATIONSIGNAL，PWM，即将缓冲缓存器中的数据转为PWM信号，以驱动发光二极管10。又或是将缓冲缓存器中的数据转为亮暗、马达驱动信号等，以驱动其它电子零组件，如舞台灯光执行其预设功能。0118半周延迟单元910具有一输入点93及一输出点94，其中输入点93耦接于传出端92，且半周延迟单元910将来自输入点93的数据以同步频率ITLCK的半周期延迟后，再从输出点94输出。如图13所示，半周延迟单元910可包括一第二反向单元1302与一缓存器1304。第二反向单元1302接收同步频率ITLCK，并将同步频率ITLCK反相后输出至。

44、缓存器1304。缓存器1304的一端连接输入点93，并且根据被第二反向单元1302反相后的同步频率ITLCK触发后，再将信号输出至输出点94。藉此，半周延迟单元910可将自传出端92输出的信号即输入点93接收到的信号，延迟同步频率ITLCK的半周期后，再由输出点94输出，以达到自输出点94输出的信号可同步于输入数据SDI的目的。0119辨视单元909用以接收数据导向单元912的输出数据初始状态预设为写入下一级传输点，故数据导向单元912的输出数据即为输入数据SDI及同步频率ITLCK，并据此输出一控制信号CS，其中控制信号CS包含一回传命令READMODE。举例而言，输入数据SDI中说明书CN。

45、102340909ACN102340923A9/10页12可含有信息标语HEADER，辨视单元909即可藉由对输入数据SDI中的信息标语HEADER进行译码，以辨识输入数据SDI是要被传输并写入下一级串行双向控制器900，或是读回该级串行双向控制器900的状态值。于此，为减少芯片的使用面积，设计者可于设计电路时，选择将辨视单元909与串行缓存器908整合为单一电路方块，并据以降低电路额外的制作成本。0120当数据导向单元912接收到回传命令READMODE时，数据导向单元912即将输出接点911耦接于串行缓存器908的接收端91亦即将输出接点911的信号传给接收端91，并将半周延迟单元910的。

46、输出点94耦接于输入接点903，以将输出接点911的信号同步回传至输入接点903。0121而当数据导向单元912未接收到回传命令READMODE时，数据导向单元912则将输入接点903耦接于串行缓存器908的接收端91，并且将半周延迟单元910的输出点94耦接于输出接点911，以将输入接点903的输入数据SDI同步写至串行双向丛集9000中后一级的串行双向控制器900。0122数据导向单元912可包括一入切换开关输入双向缓冲器142、一出切换开关输出双向缓存器144与一选择器146。入切换开关142具有一第一端41、一第二端42及一第三端43，且第一端41耦接于输入接点903。出切换开关144。

47、具有一第一脚51、一第二脚52及一第三脚53，且第一脚51耦接于输出接点911，第三脚53耦接于输出点94与第三端43。选择器146具有一第一入端61、一第二入端62及一输出端63，且第一入端61耦接于第二脚52，第二入端62耦接于第二端42，输出端63耦接于接收端91。0123更明确地说，当数据导向单元912接收到回传命令READMODE时，入切换开关142令第一端41耦接于第三端43，出切换开关144令第一脚51耦接于第二脚52，且选择器146令第一入端61耦接于输出端63，以将第一脚51的信号即输出接点911同步回传至第一端41即输入接点903。0124而当数据导向单元912未接收到回传。

48、命令READMODE时，入切换开关142则令第一端41耦接于第二端42，出切换开关144令第一脚51耦接于第三脚53，且选择器146令第二入端62耦接于输出端63，以将第一端41即输入接点903的信号同步写入第一脚51即输出接点911，以作为串行双向丛集9000中下一级串行双向控制器900的输入数据SDI。0125为了解决串行双向丛集9000在长距离传输中，受到噪声NOISE干扰，或遭遇热插拔等情况，而致使串行双向控制器900的解码机制可能出错并造成混乱的问题，根据本发明第五实施例，如图14A所示，串行双向控制器900A更可包括一逾时检测器1500，逾时检测器1500用以接收外部频率CKI，并。

49、在外部频率CKI满足一特定条件时，输出一重置信号RESET予串行缓存器908，令串行双向控制器900A即使遇到热插拔或噪声干扰，亦可经过重置信号RESET的触发，而重新恢复其解码机制。其中逾时检测器1500的状态机示意图，同第二、三实施例的逾时检测器700，故在此不再重述。0126其次，如同本发明第三实施例请参阅图7B，为了降低电路额外的制作成本及减少芯片的使用面积，请参阅图14B，根据本发明第六实施例的串行双向控制器900B，逾时检测器1500可选择整合于串行位点检测器904中，以达到单一电路方块的目的。藉此，串行位点检测器904亦可通过检测重置信号RESET与外部频率CKI来判断该级串行双。

50、向控制器900的位点位置位于串行双向丛集9000中的奇级或偶级传输点，其判断方式同本发明第三实施例，故在此不在赘述。说明书CN102340909ACN102340923A10/10页130127是以，根据本发明的第一实施例，利用串接各级串行控制器100以形成串行丛集1000时，同步频率产生器106可用以产生一不受串行控制器100的传输位点影响的同步频率ITLCK。其次，串行控制器100更可通过半周延迟单元110，以实现长距离串行中各级串行控制器100的数据信号同步传输的目的。除此之外，根据本发明第四实施例的串行双向控制器900，更可进一步达到各级串行双向控制器900之间数据信号双向传输的目的，。

展开阅读全文