用于显示设备的MRAM像素内存储器 本发明涉及像素内(in pixel)存储器和像素内存储电路，特别是用于显示设备的。本发明特别适于但不限于在有源矩阵液晶显示设备中提供像素内存储电路。
已知的显示设备包括液晶、等离子、聚合物发光二极管、有机发光二极管和场致发射。这些设备通常包括行和列中的像素阵列。在有源矩阵显示设备中，每个像素典型地与一个或多个各自的开关设备相关，如薄膜晶体管，来设置像素阵列和开关设备。操作中，根据寻址方案寻址像素，在该寻址方案中每个像素对于每帧有规则地刷新，用指定像素要显示的亮度级的显示数据(如，视频)来显示。通常寻址方案逐行选择像素，并且逐列提供单独的亮度级。
显示设备领域中的一个发展是提供了像素内存储器，由此为每个像素提供各自的存储设备，该存储设备以对应于像素阵列的阵列来排列。于是，静态图像可以不需刷新来显示，因此节省了功率。这可能对于用于便携设备的显示设备特别有吸引力，如移动电话、无绳电话、个人数字助理等等。
已知可以对这种像素内存储器使用静态随机存取存储器(SRAM)和动态随机存取存储器(DRAM)电路。常规地，对每个像素只提供一个存储设备(由电路形成)。除了像素和开关设备阵列之外，提供单独的SRAM或DRAM电路阵列。这样将包括或者除了用于像素和开关设备阵列之外的更进一步的整个制造过程，或者需要大量附加掩模阶段。
与显示设备技术完全区分开来，一种类型的存储设备是磁阻随机存取存储器(MRAM)，在其中隧道电流依赖于两个所谓磁电极的磁化方向。MRAM提供了非易失存储器。这种存储器的使用(与显示器无关的应用)例如在“Magnetoelectronic memories last and last…”，MarkJohnson，IEEE Spectrum，2000年2月，第33-40页中进行了描述。
MRAM使用的一个问题在于，操作中随着它的输出，MRAM会提供不同的阻抗状态(例如与电压变化相反)。而且，阻抗状态之间的差很低，通常小于35％。另一个问题在于，如果将常规驱动方案用于MRAM，那么需要通过MRAM来驱动像素电极的电流例如将在该像素电极处使液晶层地有效电容充电，这可能会增加对MRAM上电压的需要，该电压高于在所有环境中使用MRAM的最佳电压。
本发明使用MRAM技术来提供用于显示设备的像素内存储器，以减轻上述的问题。
在第一方面中，本发明提供了一种存储电路，该电路包括连接到读出电路的一个或多个MRAM，和连接到读出电路的驱动电路。设置驱动电路使其适合于直接驱动像素电极，即没有驱动电流经过一个或多个MRAM传递到像素电极上。
驱动电路最好包括开关装置，例如晶体管，该装置连接到如电压参考线的电压参考源上，设置该装置来控制或使驱动电流能够流到像素电极。
存储电路最好包括开关设备和位线，该开关设备例如为常规有源矩阵TFT，安排开关设备来根据接收的显示数据切换，该位线从开关设备通过一个或多个MRAM中每一个的一端延展到电压参考源。
读出电路最好是触发电路。最好是，存储电路包括两个MRAM，触发电路包括两个输入，两个MRAM中的每一个连接到各自的一个触发电路输入上。
在本发明更进一步的方面中提供了一种显示设备，该显示设备包括许多像素和根据第一方面的许多存储电路，每个像素与各自的一个存储电路相关或包括该存储电路。
在本发明更进一步的方面中提供了一种用于像素内存储器的驱动线排布，在其中排列例如位线等驱动线，使其在第一方向经过并接触第一方向上的第一MRAM，在第二方向经过并接触第二方向上的第二MRAM，该第一和第二方向在驱动线的平面中并大致彼此相反。这样在两个MRAM中提供了相反的阻抗状态。最好是这样布置位线，使得它经过第一MRAM，然后在经过第二MRAM之前自身转向或者弯曲。
在本发明更进一步的方面中提供了包括一个或多个MRAM和触发电路的存储电路或结构，用在除了显示器应用之外的应用中，例如用作传感器，最好是医用传感器。
进一步的各方面如所附权利要求中所要求的。
现在将参考附图，通过例子，来描述本发明的实施例，其中：
图1是液晶显示设备的简要图示(没有按比例)；
图2是像素阵列样本2×2部分的简要图示；
图3是简单的MRAM存储栈样本的简要图示；
图4是像素内存储电路的电路图；
图5显示了像素和像素内存储器的排布，包括两个MRAM、读出电路和驱动电路；
图6没有按比例显示了像素采用的构造布局简图；
图7是流程图，显示了用来形成像素内存储器结构的某些处理步骤；
图8显示了图6中所示点X-X之间的横截面图；
图9以横截面显示了优选的MRAM存储栈(没有按比例)；和
图10和11显示了执行参考图4所描述的像素内存储电路的模拟结果。
图1是液晶显示设备1的简要图示(没有按比例)，包括两个相对的玻璃板2、4(或任何其他合适的透明板)。玻璃板2具有在其内表面上的有源矩阵层6和设置在有源矩阵层6上的液晶定向层8，该有源矩阵层将在下面更详细地描述。相对的玻璃板4具有在其内表面上的共用电极10和设置在共用电极10上的液晶定向层12。液晶层14设置在两个玻璃板的定向层8与12之间。除了下面详细描述的任一有源矩阵之外，特别是关于像素内存储器，液晶显示设备1的结构和操作与US5,130,829中披露的液晶显示设备相同，该文献的内容在此包含以作参考。
与理解本实施例有关的有源矩阵层6的某些细节，图2中简要图示了(没有按比例)。有源矩阵层6包括像素阵列。通常这种阵列将包含几千个像素，但是如图2所示，为了简单起见本实施例将根据像素20-23阵列的样本2×2部分进行描述。
在显示设备的领域中，经常有一些变化，它们都将由术语“像素”来覆盖。为了方便起见，在本例子中，每个像素20-23考虑为包括与该像素特别相关的那些有源矩阵层6的元件。像素20其中包括薄膜晶体管(TFT)24、像素内存储电路25、驱动电路26和像素电极27。TFT24和像素电极27是常规的，例如可以是如先前提到的US5,130,829中所描述的那样。像素内存储电路25和驱动电路26在常规液晶设备中找不到，将在下面更详细地进行描述。
其他像素21-23包括各自的TFT28、32、36，像素内存储电路29、33、37，驱动电路30、34、38和像素电极31、35、39。
如下所述，作为有源矩阵层6的一部分还提供了许多寻址线。像素20和21形成像素阵列的第一行，像素22和23形成阵列的第二行。第一行提供有许多的驱动和寻址线，为了方便起见如下称呼它们：启动线56、极化线(polarity line)40、刷新线41、读取线42、字线43和栅线44，它们都穿过整行延伸。此外，位线45提供给像素20，位线46提供给像素21。同样地，第二行提供有启动线57、极化线47、刷新线48、读取线49、字线50和栅线51，它们都穿过整行延伸，位线52用于像素22，位线53用于像素23。
像素20和22形成像素阵列的第一列，像素21和23形成第二列。第一列提供有列线54。同样地，第二列提供有列线55。第一列进一步提供有电压参考线58，第二列进一步提供有电压参考线59。这些电压参考线可以逐行交替设置，或者实际使用任何其他常规的布局。
通过例子，现在将针对像素20的情况描述各种像素元件和寻址线连接的进一步细节以及像素的操作，但是下面的描述相应地适用于其他像素21-23。
如在常规有源矩阵液晶设备中那样，TFT24的输入连接到列线54，TFT的栅电极连接到栅线44。TFT24的输出连接到位线45，该位线连接到像素内存储电路25和电压参考线58两者上。字线43连接到像素内存储电路25。读取线42连接到像素内存储电路。启动线56、极化线40、刷新线41和电压参考线58每根线都连接到驱动电路26。像素内存储电路具有到驱动电路26的两个分开的连接点。驱动电路26连接到像素电极。在上述排布中，位线45和驱动电路26每个都连接到相同的电压源上，在此的形式为电压参考线58。另一可能性是将与位线45相比不同电压电压电平的不同电压参考源分别地提供给驱动电路26。
在操作中，如使用常规有源矩阵显示设备那样，通过栅线44执行行选择，通过列线54提供亮度级数据。如下面将要更详细描述地，TFT24的输出通过位线45有效地传递到像素内存储电路25，并且由驱动电路26进行的对像素电极27的驱动是通过像素内存储电路25的结果存储设置来控制。如下面也将更详细描述地，驱动电路26和像素内存储电路25通过由启动线56、极化线40、刷新线41和读取线42所提供的输入进一步控制。
在进一步详细描述上面提到的特征之前，提供MRAM结构操作的概述将是非常有助的。图3显示了普通MRAM存储栈的简要图示。MRAM存储栈包括两个铁磁层，即自由层102和固定层(pinned layer)106，每层例如由Ni81Fe19制成并具有几纳米的厚度，由绝缘层104分开，该绝缘层例如为1至2nm厚并例如由Al2O3制成。自由层102和固定层106的每一个通常都称作磁电极。绝缘层104用作隧道阻挡层。与自由层102和与固定层106都可进行电接触。在本例子中，它们是位线45和触点108(如下面将更详细描述地，在图2所示的像素阵列实施例中，每个MRAM的这种触点通过各自的触发连接件连接到触发电路64)。在MRAM存储栈下面提供进一步的电供应线，但是与其绝缘。该进一步的电供应线正交延展到位线45，即，在图3的页内和页外。在本例子中，该进一步的电供应线是字线43。
MRAM存储栈操作如下。固定层106具有由箭头110所示的固定磁化方向。自由层如双头箭头112所示，能够在两个磁方向之间切换。写入电流114、116施加到位线45和字线43，控制或设置自由层的磁方向112。这样可以设置为与固定层106的磁方向110平行或者反向平行。如果没有进一步的写入电流114、116施加，当设置时这两种可能性中每种都是稳定的。
如下所述，这两种状态是可辨别的，即能够读取出。由于电子穿过隧道阻挡层104的隧道效应，读取电流118、120、122可以从位线45到触点108穿过MRAM存储栈。该电流遇到的阻抗依赖于隧道阻挡层104的隧道效应阻抗，该阻抗本身直接依赖于自由层102的磁方向112是否平行或者反向平行于固定层106的磁方向110。但是，当前MRAM存储栈的最大阻抗变化典型地仅为约35％。
后面将描述本实施例中所采用的MRAM存储栈的进一步细节，不过这些概述的细节应当有助于理解所描述的像素阵列细节，特别是经过MRAM存储栈下方但不直接与它们连接的字线43的功能，以及直接与MRAM存储栈各端相接触的位线45和触点108(在本实施例中连接到触发电路64)的功能。
图4是像素内存储电路25的电路图。像素内存储电路25包括两个MRAM60、62和触发电路64。两个MRAM60、62用作存储元件；触发电路64用作读出电路，用于读出存储元件的存储状态。
触发电路64包括两个p-型晶体管，实现为TFT，以下称作第一p-型TFT66和第二p-型TFT67；和两个n-型晶体管，实现为TFT，以下称作第一n-型TFT68和第二n-型TFT69。排列TFT来有效地提供两个输入链，在本例子中第一输入链包括第一p-型TFT66和第一n-型TFT68，连接到第一MRAM60；在本例子中第二输入链包括第二p-型TFT67和第二n一型TFT69，连接到第二MRAM62。触发电路64每个输入链的余下端连接到读取线42。第一MRAM60和第二MRAM62的各自另一端连接到位线45。(如后面将要描述的，MRAM的操作也包括字线43，但是为了清楚起见这没有在图4中显示。)触发电路包括两个输出接点，以下称为第一输出点70和第二输出接点71，它们提供了两个(互补的)触发电路输出，如常规的那样，在图4中表示为D和 D。
在本例子中，触发电路64各元件的详细连接如下。每个TFT66-69在常规方式中包括一个栅极和两个源/漏端子(以下称为第一和第二端子)。操作中，一个源/漏端子功能为TFT的源极，另一个源/漏端子功能为TFT的漏极。在任一特定瞬间，源/漏端子作为源极和作为漏极的问题通过在该瞬间施加电压的极性来确定。
p-型TFT66的第一端子和第二p-型TFT67的第一端子彼此连接，并连接到读取线42。第一p-型TFT66的栅极、第一n-型TFT68的栅极、第一p-型TFT的第二端子和第二n-型TFT69的第一端子彼此连接，并连接到第一输出接点70。第一p-型TFT66的第二端子、第一n-型TFT68的第一端子、第二p-型TFT67的栅极和第二n-型TFT69的栅极彼此连接，并连接到第二输出接点71。第一n-型TFT68的第二端子连接到第一MRAM60。第二n-型TFT69的第二端子连接到第二MRAM62。
操作中，使用位线45和字线43将MRAM设置在特定的阻抗状态处，这些状态通过触发电路64如下所述操作来读取。最初，位线45和读取线4 2处于相同的电位，如0V。在触发电路两节点70和71上的电压将会大致相同。为了读取MRAM的状态，例如通过将读取线从0V切换到3V来将它相对于位线设为正的，由此向触发电路施加电源电压。在触发电路两节点上的电压将朝着位线和读取线上电压的平均值，1.5V，初始地开始充电。节点上电压的变化率将依赖于MRAM元件的阻抗、TFT的阻抗和电路节点的电容。一个MRAM元件将具有低于第二个的阻抗。例如，MRAM元件60的阻抗可低于MRAM元件62。在这种情况中，触发电路节点70上的电压将变得比节点71上的更正向。然后，这一压差由触发电路内的正反馈放大，使得节点70定位在读取线的电位，3V，节点71定位在位线电压，0V。
图5显示了用于像素20的整个像素电路系统的进一步细节。除了上面已经描述过的那些项目(并由如上所使用的相同附图标记表示)之外，图5显示了驱动电路26的进一步细节，以及它与像素电极27的连接。与像素电极27的这种连接显示在电路关系中，如常规的一样，为到电容CS的存储电容器80的连接和到液晶单元的电容CLC的连接，该液晶单元电容由在像素电极27与相对的共用电极10之间的液晶层14形成。
在本例子中，驱动电路26包括五个晶体管，实现为TFT，以下称为第一驱动电路TFT75、第二驱动电路TFT76、第三驱动电路TFT77、第四驱动电路TFT78和第五驱动电路TFT79。第二驱动电路TFT76是p-型TFT；其他四个驱动电路TFT75、77、78、79都是n-型TFT。安排驱动电路TFT75-79，使其基于来自触发电路64的两个输出D和 D，向像素电极27提供单一的驱动输入。
在本例子中，驱动电路TFT75-78的详细连接如下所述。第一驱动电路TFT75和第三驱动电路TFT77的栅极彼此连接，并连接到刷新线41。第二驱动电路TFT76和第四驱动电路TFT78的栅极彼此连接，并连接到极化线40。第一驱动电路TFT75的第一端子连接到第一触发电路输出接点70。第三驱动电路TFT77的第一端子连接到第二触发电路输出接点71。第一驱动电路TFT75的第二端子75连接到第二驱动电路TFT76的第一端子。第三驱动电路TFT77的第二端子连接到第四驱动电路TFT78的第一端子。第二驱动电路TFT76的第二端子和第四驱动电路TFT78的第二端子彼此连接，并连接到第五驱动电路TFT79的第一端子和连接到像素电极27，即，连接到存储电容器80和液晶电容82。第五驱动电路TFT79的栅极连接到启动线56。第五驱动电路TFT79的第二端子连接到电压参考线58。
操作中，如下所述，信号施加到极化线40、刷新线41、读取线42、字线43、栅线44和列线54上，随后驱动电路如下所述操作，将需要的输入提供到像素电极27，即，提供到存储电容器80和液晶电容82。如下所述为一种方法，在其中可以操作图5的电路，以便为液晶电容提供适当的驱动信号。液晶通常需要极性上相对于显示器共用电极交替的驱动电压波形。这在连续的像素刷新周期中通过用正和负驱动信号驱动像素来获得。为了用正驱动信号刷新像素电极，首先必须从MRAM读取数据。初始地，字线和读取线处于相同的电位，例如0V。然后读取线切换到正电压电平，例如3V，并且触发电路64呈现由MRAM状态确定的状态。如果MRAM60具有高于MRAM62的阻抗，那么节点70将定位在0V电压电平，节点71将定位在3V电压。通过采用刷新线上从低电压电平到高电压电平的信号来刷新像素。这样导通两个晶体管75和77，允许由触发电路产生的数据电压经过，到达液晶电容。在正刷新周期期间，极化线保持高电压电平。这样导通晶体管78，使得液晶电容变得充电到当前节点71上的电压，在本例子中该电压为3V。在液晶电容已经充电后，刷新线返回到低电压电平，断开晶体管75和77，读取线上的电压返回到0V。
为了用负驱动信号刷新像素电极，必须再次从MRAM读取数据，但是在这种情况中，这将通过采取字线到负电压电平，例如-3V，来获得。如果MRAM60具有高于MRAM62的阻抗，那么节点70将定位在-3V电压电平，节点71将定位在0V电压。通过再一次采用刷新线上从低电压电平到高电压电平的信号来刷新像素。在负刷新周期期间，极化线保持低电压电平。这样导通晶体管76，使得液晶电容变得充电到当前节点70上的电压，在本例子中该电压为-3V。在液晶电容已经充电后，刷新线返回到低电压电平，断开晶体管75和77，读取线上的电压再次返回到0V。
在MRAM60的阻抗高于MRAM62的阻抗情况下，用具有6V振幅的电压波形来驱动液晶电容。在采用通常白传送TN LC效应的情况下，这将引起像素变暗。如果MRAM的相对阻抗反转，使得MRAM60具有低于MRAM62的阻抗，那么在触发电路两节点70和71上产生的电压也将反转。结果，在正和负两个刷新周期中，0V电压将施加到液晶电容上。这将造成液晶像素显得亮。
当使用来自MRAM的数据而不是通过列线提供的数据来操作像素时，栅线保持低电压，以便使晶体管24保持在不导电状态。
MRAM60、62和触发电路64提供了向液晶供应驱动信号的手段，该驱动信号将像素切换到亮状态或者暗状态。当用来自MRAM的数据供应像素时，由于不需要将来自外部电路系统的数据供应给像素，因此显示器的功耗能够做到相当低。但是，可能理想的是操作第二模式的显示器，在该模式中灰度级能够复制。这将通过使用参考电极58、启动线56和薄膜晶体管79来获得，以便用与常规有源矩阵LC显示器寻址的类似方式，通过灰度级驱动电压来寻址像素。显示器的参考电极58、59用与常规有源矩阵LCD中列驱动信号相同的信号来寻址。启动线56、57用与常规有源矩阵LCD中行驱动信号相同的选择脉冲来寻址。用这种方法，显示器内所有的像素都能够逐行寻址，以便在显示器上产生灰度等级图像。
驱动电路26的上述变型中，在一些环境下，初始地触发电路的状态可以不完全确定，或者不可能在帧之间完全放电。这样可以留下剩余电荷，该剩余电荷可以使从MRAM的读出偏斜。在驱动电路26的另一可能变型中避免或减轻了这点，在其中省略了p-型TFT76和n-型TFT77，即驱动电路替换地仅包括n-型TFT75、n-型TFT78和n-型TFT79。然后，尽管TFT75、78通常可以交替来改变液晶上的极性，但是它们可以替换地都接通，以便复位触发电路64。
上述电路系统，特别是驱动电路26的设置，使得驱动电流直接提供到像素电极27，即电容CS的存储电容器80和液晶单元的电容CLC，意味着在没有驱动电流经过MRAM60、62的情况正下驱动像素电极27。由此避免了电压在MRAM上太高的可能性，例如12V。
图6没有按比例表示在本实施例中像素20采用的结构布局简图。为了清楚起见，没有示出驱动电路26、启动线56、极化线40、刷新线41和读取线42。确切地说，下面所描述的结构布局的益处不依赖于未示出的这些项目来获得。一些项目已经在上面提到了，在图6中它们是字线43、栅线44、TFT24、列线54、位线45、像素电极27和触发电路64。
关于常规有源矩阵显示设备，使用常规的薄膜沉积、掩模和蚀刻处理来形成各种元件和线中的每一个。图7是流程图，表示了用来形成图6所示像素内存储器结构的一些处理步骤。
步骤s2，在相同的掩模阶段形成字线43和栅线44。由此，有利地，在掩模阶段提供字线43，对于像素内存储器的操作使用该字线，并且不出现在不带有像素内存储器的常规有源矩阵显示设备中，该掩模阶段对于常规设备无论如何都是需要的(来提供栅线44)，即，不需要另外的掩模阶段。此外，栅极电介质可以用来形成MRAM与字线43之间的电介质层。
步骤s4，使用照相铜板(half tone)掩模，形成第一MRAM60和第二MRAM62，作为在字线43上方各自的MRAM存储栈。这样出现了仅有的两个附加掩模步骤中的一个(与常规有源矩阵显示设备相比)，在本实施例中，需要该掩模步骤来增加图6中所示的附加特征。如从上方所见，第一MRAM60和第二MRAM62的MRAM存储栈位置分别由标记84和85表示。
步骤s6，在相同的掩模阶段中彼此形成位线45和列线54。由此，有利地，在掩模阶段期间提供了位线45，对于像素内存储器的操作使用该位线，并将不出现在不带有像素内存储器的常规有源矩阵显示设备中，该掩模阶段对于常规设备无论如何都是需要的(来提供列线54)，即不需要另外的掩模阶段。
在步骤s6，即这个掩模阶段处，还形成了两个接点，以下称作第一触发电路接点86和第二触发电路接点87。第一触发电路接点86将触发电路64连接到第一接触通孔，该第一接触通孔连接到第一MRAM60的底部，即，有效地将触发电路64的第一n-型TFT68连接到第一MRAM60。如从上方所见，第一接触通孔的位置在图6中由标记88示出。类似地，第二触发电路接点87将触发电路64连接到第二接触通孔，该第二接触通孔连接到第二MRAM62的底部，即，有效地将触发电路64的第二n-型TFT69连接到第二MRAM62。如从上方所见，第二接触通孔的位置在图6中由标记89示出。(形成接触通孔代表了两个附加掩模步骤中的第二个，与常规有源矩阵显示设备相比，在本实施例中需要该掩模步骤来增加图6中所示的附加特征。)
再考虑位线45，如下所示，另一可选的有利特征包含在本实施例中。排列位线45，使得电流沿着它在第一方向上(图6的情况中为在如由箭头90表示的向页面上方的方向)经过或横穿过第一MRAM60，并在第二方向上(在图6的情况中为在如由箭头91表示的向页面下方的方向)经过或横穿过第二MRAM62，第一和第二方向是基本相反的方向(在位线平面中)。这样具有产生差异的效应，即，在第一MRAM60与第二MRAM62之间的相反阻抗状态，因为在一个MRAM存储栈中电流将产生向页面内的磁场(即，向一个MRAM存储栈下方)，在另一MRAM存储栈中电流将产生向页面外的磁场(即，向另一个MRAM存储栈上方)。位线路的这种排布有利地增加了在该对MRAM整个阻抗状态中获得的区别特性。
在本实施例中，通过如图6中所示布置位线45来排列位线45，使其在大致相反的方向上经过两个MRAM，即，如果考虑第一与第二MRAM位置之间的假定参考线，那么位线45在大致垂直于参考线的方向上经过第一MRAM60，然后它自身开始转向，然后也在大致垂直于参考线的方向上经过第二MRAM62，但是感觉上相反，即，与第一次经过大致相差180°。换句话说，这样布置位线，使得它经过第一MRAM60，然后在经过第二MRAM62之前它自身开始转向或者弯曲。
如下所述，本实施例中包括了另一有利特征。字线43设置在栅线44与像素电极27之间。这意味着位线45不需要经过栅线44。这样减少了重存储栈电容量，该重存储栈电容通过将位线45与栅线44重存储栈会另外地产生。
现在，将参考附图8来描述本实施例像素内存储器结构的进一步细节，该图显示了图6中所示X-X点之间的横截面。字线43沿着截面底部延展。电介质层94出现在字线43上方，将字线43与MRAM绝缘(如前面所提到的，该电介质层94可使用栅极电介质层形成)。将用作MRAM接触延展部分96的导体层设置在电介质层94上。另一电介质层95a、95b、95c设置在MRAM接触延展部分96上方并围绕该部分96。第一MRAM60的MRAM存储栈97形成在MRAM接触延展部分96的一端处。位线45设置在MRAM存储栈97顶部上方。接触通孔98设置在MRAM接触延展部分96的另一端上方。第一触发电路接点86沿着另一电介质层95a延展到接触通孔98。由此，通过接触通孔98和MRAM接触延展部分96，在触发电路64与MRAM存储栈97之间建立了连接。可以理解，在其它的实施例中，能够用任何其他适当的方式来建立起这种连接。
本发明可以使用任何适当的MRAM存储栈来实现，例如参考图3如上所述的简单例子。但是，在本实施例中，采用了优选的MRAM存储栈设计。
图9以横截面表示了该优选的MRAM存储栈(没有按比例)。现在以各层在MRAM存储栈形成期间沉积的顺序来描述它们，这如图9中所示是向着页面上方。在本实施例中，底部触点是先前描述的MRAM接触延展部分96，该延展部分延伸得超出了MRAM存储栈余下部分的边缘，允许如前所述地进行接触。MRAM接触延展部分96是大约3.5nm厚的Ta层，在MRAM存储栈的机械性质和沉积处理方面也用作缓冲层。
下一层是(导电)层132，包括大约2nm厚的Ni81Fe19层。再下一层是交换偏置层134，包括大约20nm厚的Pt50Mn50层。
接着下一层是固定层106(使用如图3中的相同附图标记)，即磁电极。在此，该固定层106由三层构成，即，约3nm厚的第一Co90Fe10层136、约0.8nm厚的Ru层138和约3nm厚的第二Co90Fe10层140。第二Co90Fe10层104具有先前图3中所描述的固定磁方向110。第一Co90Fe10层136具有固定的磁方向141，该磁方向与第二Co90Fe10层104的固定磁方向110反向平行。代替一个单一铁磁层使用两个这样连接层，在铁磁性领域中已知为使用人工抗铁磁层，也称作合成亚铁磁性材料。该组合的进一步细节可以在专利WO99/58994中找到，该专利在此引入以作参考。
下一层是隧道阻挡层104(使用了如图3中的相同附图标记)，在此该层包括约0.8nm厚的氧化Al层。
下一层是自由层102(使用了如图3中的相同附图标记)。在此该自由层102由两层组成，即约4nm厚的Co90Fe10层和约10nm厚的Ni80Fe20层，带有由双头箭头112(使用了如图3中的相同附图标记)所示的两个可切换并相反的磁方向。
下一层是保护(导电)层146，包括约10nm厚的Ta层。
如先前所述，通过位线45提供顶部触点。
图10和11显示了执行参考图4所描述的像素内存储电路的模拟结果。图10显示了两个MRAM60、62状态之一的结果。图11显示了两个MRAM60、62另一状态的结果。在图10和11两者中，x轴162是以微秒为单位的时间，y轴160是以伏特为单位的电压，绘制线164显示了触发电路64的第一输出D，绘制线166显示了触发电路64的第二(互补的)输出D，绘制线168显示了加在第一MRAM60上的电压，绘制线170显示了加在第二MRAM62上的电压。两个MRAM阻抗中的差值取为24％(即，该对中的一个具有高于平均值12％的阻抗，另一个具有低于平均值12％的阻抗)，两个MRAM的平均阻抗为50kΩ。模拟结果显示，MRAM上的电压不大于0.57V，这是令人满意的，因为这低于典型约为1V的隧道结击穿电压电平。模拟中使用的TFT66-69的电压阈值约为1V，与产品中使用的许多设备相比，这代表了低阈值电压设备。D(164)和 D(166)的绘制线显示了能够驱动有源矩阵显示设备的不同逻辑输出的顺利供应。
上述实施例包括结合的许多有利特征。但是，在其他实施例中，这些特征中的许多可以单一实现或者两个或多个任意组合实现，如下面情况中示例的那样。
在进一步的实施例中，采用了参考图2和/或图3和/或图5所描述的电路布置，但是除了上述那些之外，还可使用任何适当的结构布局，并可通过采用任何适当的沉积处理来形成。另一个可能性在于，MRAM和触发电路布置为如上所述，但是使用除了上述驱动电路之外任何适当的驱动电路，所提供的经过MRAM的电流不用来充电像素电极。类似地，其它触发电路设计、或不采用触发电路的其他读出电路、和/或其他MRAM存储栈设计、和/或像素电极细节、和/或开关元件细节、和/或驱动线细节等等可以用来代替上述的那些。
在进一步的实施例中，触发电路的使用可以用来引出作为像素内存储器的单一MRAM的不同阻抗状态。
在进一步的实施例中，对于每个像素可以设置两个以上的MRAM，并且以任何适当的方式排列它们，用于提供例如增加的读出能力。例如，如果为每个像素设置四个MRAM，那么可以排列位线来在一个方向上经过两个MRAM，在相反方向上经过另两个MRAM。
在进一步的实施例中，对单一像素可以设置两个(或更多个)MRAM，来提供增加的读出能力，但是使用任何适当的读出排布都不如使用触发电路。特别是，可以这样排列两个(或更多)MRAM，使得写入电流在相反方向上经过它们，以便直接提供不同的阻抗状态。
在另外的实施例中，可以这样排列两个(或更多)MRAM，使得写入电流以相反方向经过它们，以便直接提供不同的阻抗状态，并且通过其使写入电流以相反方向经过的排布可以用任何适当的方式实现，即，不需依靠位线图案或上述概念。
在另外的实施例中，在沉积处理中，字线在与栅线相同的阶段提供，用于任何适当的存储器内像素设计。
在另外的实施例中，在沉积处理中，位线在与列线相同的阶段沉积，用于任何适当的存储器内像素设计。
在另外的实施例中，位线沉积在像素电极与栅线之间，使得位线不经过栅线，用于任何适当的存储器内像素设计。
在另外的实施例中，上述可能性可以应用于其他类型的有源矩阵。
在另外的实施例中，上述可能性可以应用于使用其他类型液晶的设备，或者实际应用于任何其他合适的显示设备类型，包括例如等离子体、聚合物发光二极管、有机发光二极管和场致发光显示设备。
在另外的实施例中，包括两个或更多MRAM和触发电路的存储器结构或电路可以采用到除了显示设备之外的应用中。例如，它们可以用于传感器，例如医学传感器。