薄化集成电路装置与其制作流程.pdf

本发明公开一种薄化集成电路装置与其制作流程。依据所公开的制作流程，在基板形成硅穿孔，硅穿孔的第一端曝露于基板的第一表面。并于基板的第一表面配置凸块，使凸块与硅穿孔电连接。并于凸块上配置集成电路芯片，集成电路芯片具有第一侧与第二侧，集成电路芯片的第一侧连接于凸块。并将热介质层配置于集成电路芯片的第二侧。通过热介质层将导热盖的下表面附着于集成电路芯片。并且，以导热盖作为载体，通过固定导热盖来固定集成电路芯片与基板，以研磨基板相对于第一表面的第二表面，使硅穿孔的第二端暴露于第二表面。

1.  一种薄化集成电路装置，包含：
第一基板，包含第一表面与相对的第二表面；
至少一硅穿孔，从该第一表面穿透该第一基板至该第二表面，该硅穿孔 的一第一端位于该第一表面，该硅穿孔的一第二端位于该第二表面；
至少一第一凸块，配置于该第一表面且与该硅穿孔的该第一端电连接；
第一集成电路芯片，具有第一侧与第二侧，该第一侧连接于该第一凸块；
热介质层，至少配置于该第一集成电路芯片的该第二侧；以及
第一导热盖，作为一载体，通过该热介质层被附着于该第一集成电路芯 片，用以将该第一集成电路芯片产生的热能带走。

2.  如权利要求1所述的薄化集成电路装置，其中该第一导热盖包含：
导热板，通过该热介质层被附着于该第一集成电路芯片；以及
至少一支撑体，与该导热板一体成形，附着于该第一基板的该第一表面。

3.  如权利要求2所述的薄化集成电路装置，其中该支撑体环绕
该集成电路芯片，并且该支撑体、该导热板、该第一基板与该第一集成 电路芯片定义了环绕于该第一集成电路芯片的一散热空腔。

4.  如权利要求1所述的薄化集成电路装置，其中该第一导热盖具有上表 面与下表面，该下表面通过该热介质层附着于该集成电路芯片，该上表面的 粗糙度小于一门槛值，以适于与一封装盖或一组散热鳍片贴合。

5.  如权利要求1所述的薄化集成电路装置，还包含至少一第二凸块，配 置于该第一基板的该第二表面，且该第二凸块其中至少之一与该硅穿孔的第 二端电连接。

6.  如权利要求5所述的薄化集成电路装置，还包含：
至少一第三凸块，配置于该第一基板的该第二表面，与部分的该第二凸 块电连接；以及
第二集成电路芯片，配置于该第一基板的该第二表面，并通过该第三凸 块与部分的该第二凸块电连接。

7.  如权利要求6所述的薄化集成电路装置，其中该第一集成电路芯片的 工作功率大于该第二集成电路芯片的工作功率。

8.  如权利要求1所述的薄化集成电路装置，还包含：
第二基板，具有第三表面与相对于该第三表面的第四表面，该第三表面 连接于该第二凸块；以及
至少一第三凸块，配置于该第二基板的该第四表面，并与该第二凸块电 连接。

9.  如权利要求8所述的薄化集成电路装置，其中该第一导热盖具有上表 面与下表面，该下表面通过该热介质层附着于该集成电路芯片，并且该薄化 集成电路装置还包含第二导热盖，配置于该第一导热盖的该上表面。

10.  如权利要求9所述的薄化集成电路装置，其中该第二导热盖包含：
导热板，附着于该第一导热盖的该上表面；以及
至少一支撑体，与该导热板一体成形，并附着于该第二基板。

11.  一种薄化集成电路装置制作流程，包含：
在一第一基板形成至少一硅穿孔，该硅穿孔的一第一端暴露于该第一基 板的一第一表面；
在该第一基板的该第一表面配置至少一第一凸块，并使该第一凸块与该 硅穿孔电连接；
在该第一凸块上配置一第一集成电路芯片，该第一集成电路芯片具有一 第一侧与一第二侧，该第一集成电路芯片的该第一侧连接于该第一凸块；
将一热介质层配置于该第一集成电路芯片的该第二侧；
通过该热介质层将一第一导热盖的一下表面附着于该第一集成电路芯 片，其中该第一导热盖的形状大小与该第一基板的形状大小相同；以及
固定该第一导热盖，以研磨该第一基板相对于该第一表面的一第二表 面，使该硅穿孔的一第二端暴露于该第二表面。

12.  如权利要求11所述的薄化集成电路装置制作流程，其中在通过该热 介质层将该第一导热盖附着于该第一集成电路芯片的步骤前，还包含：
在该第一导热盖的一下表面产生至少一凹槽，以定义出位于该凹槽底部 的一凹陷平面与环绕该凹陷平面的支撑体，使该第一导热盖覆盖于该第一基 板时，该凹陷平面通过该热介质层附着于该第一集成电路芯片，且该支撑体 附着于该第一基板。

13.  如权利要求11所述的薄化集成电路装置制作流程，还包含研磨该第 一导热盖相对于该下表面的一上表面，以使该上表面的粗糙度小于一门槛 值，以适于与一封装盖或一组散热鳍片贴合。

14.  如权利要求11所述的薄化集成电路装置制作流程，还包含：
在该第一基板的该第二表面配置至少一第二凸块，该第二凸块其中至少 之一与该硅穿孔的该第二端电连接。

15.  如权利要求14所述的薄化集成电路装置制作流程，还包含：
在该第一基板的该第二表面配置至少一第三凸块，该第三凸块与部分的 该第二凸块电连接；以及
在该第一基板的该第二表面配置一第二集成电路芯片，该第二集成电路 芯片通过该第三凸块与部分的该第二凸块电连接。

16.  如权利要求15所述的薄化集成电路装置制作流程，其中该第一集成 电路芯片的工作功率大于该第二集成电路芯片的工作功率。

17.  如权利要求11所述的薄化集成电路装置制作流程，还包含：
在该第一基板的该第二表面配置一第二基板，该第二基板具有第三表面 与相对于该第三表面的第四表面，该第三表面连接于该第二凸块；
在该第二基板的该第四表面配置至少一第三凸块；以及
在该第二基板配置至少一导电路径，以使该第三凸块与该第二凸块电连 接。

18.  如权利要求17所述的薄化集成电路装置制作流程，还包含于该第一 导热盖相对于该下表面的一上表面，配置一第二导热盖。

薄化集成电路装置与其制作流程
技术领域
本发明涉及一种薄化集成电路装置与其制作流程，特别是涉及一种减少 元件剥离程序的薄化集成电路装置制作流程以及此制作流程所制作的薄化 集成电路装置。
背景技术
集成电路(integrated circuit,IC)现在已经是人类生活中很常见的电子产 品的组成元件之一。而提高单位面积/体积内的逻辑闸或电路数量，一直是集 成电路工程师所努力的方向。其中，三维集成电路构装(3D IC integration)相 较于一般传统封装形式拥有许多优点，例如元件尺寸较小、较少的信号损失 与较好的电性性能。
晶片薄化是推动三维集成电路整合构装(3D IC integration)发展的关键 技术之一，而目前技术可将晶片薄化至100微米以下。一般薄化完成的晶片 是将硅穿孔裸露出来并进行后续制作工艺如背面的电路重分布制作工艺等， 背面制作工艺完成后会将承载物解除键合(剥离)，完成中介层的制作。然而 现今晶片薄化方法的缺点在于承载物在解除键合时容易损坏且薄化步骤繁 复，因此现今的晶片薄化良率不高，而成本很高。
发明内容
为解决上述问题，依据本发明一实施例所提出的一种薄化集成电路装 置，包含第一基板、至少一个硅穿孔、至少一个第一凸块、第一集成电路芯 片、热介质层与第一导热盖。其中，第一基板包含第一表面与相对于第一表 面的第二表面。硅穿孔从第一表面穿透第一基板至第二表面，并且硅穿孔的 第一端位于第一表面，硅穿孔的第二端位于第二表面。第一凸块配置于第一 表面且与硅穿孔的第一端电连接。第一集成电路芯片具有第一侧与第二侧， 并且以第一侧连接于第一凸块。热介质层至少配置于第一集成电路芯片的第 二侧。而第一导热盖通过热介质层被附着于集成电路芯片以作为载体，第一 导热盖用以冷却第一集成电路芯片。
依据本发明一实施例所提出的一种薄化集成电路装置制作流程，包含于 第一基板形成至少一个硅穿孔，硅穿孔的第一端暴露于第一基板的第一表 面。并于第一基板的第一表面配置至少一个第一凸块，使第一凸块与硅穿孔 电连接。并于第一凸块上配置第一集成电路芯片，第一集成电路芯片具有第 一侧与第二侧，第一集成电路芯片的第一侧连接于第一凸块。并将热介质层 配置于第一集成电路芯片的第二侧。通过热介质层将第一导热盖的下表面附 着于第一集成电路芯片。并且，以导热盖作为载体，通过固定第一导热盖来 固定第一集成电路芯片与第一基板，以研磨第一基板相对于第一表面的第二 表面，使硅穿孔的第二端暴露于第二表面。
以上的关于本发明内容的说明及以下的实施方式的说明是用以示范与 解释本发明的精神与原理，并且提供本发明的专利申请范围更进一步的解 释。
附图说明
图1为本发明一实施例的薄化集成电路装置部分剖面示意图；
图2A至图2H分别为本发明一实施例的薄化集成电路装置制作流程中 各步骤的示意图；
图3A为本发明一实施例中导热盖未挖设凹槽的俯视示意图；
图3B为本发明一实施例中导热盖挖设凹槽的俯视示意图。
图3C为图3B的剖面示意图；
图4为本发明另一实施例的薄化集成电路装置剖面示意图；
图5A为本发明另一实施例的薄化集成电路装置剖面示意图；
图5B为本发明又一实施例的薄化集成电路装置剖面示意图；
图6A为本发明再一实施例中的薄化集成电路装置剖面示意图；
图6B为本发明另一实施例的薄化集成电路装置剖面示意图；
图7A为本发明再一实施例中的薄化集成电路装置剖面示意图；
图7B为本发明另一实施例的薄化集成电路装置剖面示意图；
图8A为本发明一实施例的薄化集成电路装置制作流程图；
图8B为本发明一实施例中接续于图8A的薄化集成电路装置制作流程 图。
符号说明
10、10a～10g 薄化集成电路装置
100          第一基板
100a         第一表面
100b         第二表面
110          钝化层
120          硅穿孔
120a         第一端
120b         第二端
130          第一凸块
135          底胶
140          第一集成电路芯片
140a         第一侧
140b         第二侧
140’        第二集成电路芯片
150          热介质层
160          第一导热盖
160a         下表面
160b         上表面
160’        第二导热盖
161、161’   导热板
163、163’   支撑体
165          凹陷平面
170          第二凸块
180          第二基板
180a         第三表面
180b         第四表面
190          第三凸块
具体实施方式
以下在实施方式中详细叙述本发明的详细特征以及优点，其内容足以使 任何熟悉相关技术者了解本发明的技术内容并据以实施，且根据本说明书所 公开的内容、权利要求及附图，任何熟悉相关技术者可轻易地理解本发明。 以下的实施例进一步详细说明本发明的观点，但非以任何观点限制本发明的 范畴。
本发明一实施例中的薄化集成电路装置，请参照图1，是本发明一实施 例的薄化集成电路装置剖面示意图。如图1所示，薄化集成电路装置10包 含第一基板100、钝化层110、至少一个硅穿孔120、至少一个第一凸块130、 底胶135、第一集成电路芯片140、热介质层150、第一导热盖/第一导热板 160与第二凸块170。其中第一导热盖或第一导热板依实际状况使用，以下 以第一导热盖为例。其中，第一基板100包含第一表面100a与相对于第一 表面100a的第二表面100b。硅穿孔120从第一表面100a穿透第一基板100 至第二表面100b，并且硅穿孔120的第一端120a位于第一表面100a，硅穿 孔120的第二端120b位于第二表面100b。第一凸块130配置于第一表面100a 且与硅穿孔120的第一端120a电连接。第一集成电路芯片140具有第一侧 140a与第二侧140b，并且第一集成电路芯片140以第一侧140a连接于第一 凸块130。而底胶135配置于第一基板100与第一集成电路芯片140之间， 用来固定第一集成电路芯片140与第一凸块130。热介质层150至少配置于 第一集成电路芯片140的第二侧140b。而第一导热盖160通过热介质层150 被附着于第一集成电路芯片140，第一导热盖160用以将第一集成电路芯片 140所产生的热能带走。第一导热盖160具有连接于热介质层150的下表面 160a与相对的上表面160b。上表面160b的粗糙度可以小于一个门槛值，以 适于与封装盖或散热鳍片贴合。第二凸块170可以配置于第二表面100b，并 且可以与硅穿孔120电连接。钝化层110设置于第一基板100的第一表面100a 上。
依据本发明一实施例中，关于前述薄化集成电路装置10的制作流程， 请参照图2A至图2G，其分别依据本发明一实施例的薄化集成电路装置制作 流程中各步骤的示意图。如图2A所示，提供一第一基板100，并且在第一 基板100的第一表面100a布植一层金属层，而后钝化此金属层以形成钝化 层110。钝化层110是在之后的程序中准备用来重新配置电连接关系。钝化 金属层以形成钝化层110的方法可以用化学药剂使金属层钝化，或是将金属 层连接至一个电极，以电化学的原理使金属层本身氧化而达到钝化的效果， 从而形成钝化层110。
如图2B所示，在第一基板100形成至少一个硅穿孔120，硅穿孔120 的第一端120a暴露于第一基板100的第一表面100a。形成硅穿孔120的方 法，可以通过机械穿孔、化学穿孔或激光穿孔，在第一基板100的第一表面 100a形成穿透钝化层110与在第一基板100上的凹槽，而后以导电材料如铜、 多晶硅、钨等物质填满凹槽，从而形成硅穿孔120。于此阶段中，硅穿孔120 并不需要穿透第一基板100。
再如图2C所示，在第一基板100的第一表面100a配置至少一个第一凸 块130，使第一凸块130与硅穿孔120电连接。并于第一凸块130上配置第 一集成电路芯片140，第一集成电路芯片140具有第一侧140a与第二侧140b， 第一集成电路芯片140的第一侧140a连接于第一凸块130。于此步骤中，先 依据电路布局图对钝化层110进行重分布线路制作工艺，其以曝光显影的方 式在钝化层110上定义新的导线图案，接下来再利用电镀及/或蚀刻技术制作 新的金属导线，以连结硅穿孔120的第一端120a和第一凸块130将会放置 的位置，达到线路重新分布的目的。将第一集成电路芯片140在第一基板100 的第一表面110a上定位好之后，配置第一凸块130以使第一集成电路芯片 140的内部电路通过第一凸块130而电连接至硅穿孔120。配置完第一凸块 130后，可以在第一集成电路芯片140与第一基板100之间填入底胶 135(under filler)，以进一步固定第一集成电路芯片140。
如图2D所示，将热介质层150配置于第一集成电路芯片140的第二侧 140b。通过热介质层150将第一导热盖160的下表面160a附着于第一集成 电路芯片140。其中，热介质层150的材料可以是陶瓷、氧化铍、氮化铝、 氧化锌、二氧化硅、相变金属合金(phase change metal alloy,PCMA)或其他具 有高导热能力的材料，本发明不加以限制。将前述材料调成胶状而形成导热 胶或称导热介质，并涂布于第一集成电路芯片140的第二侧140b以形成导 热介质层150，再把第一导热盖160附着(黏着)到导热介质层150。因此第一 导热盖160通过导热介质层150而附着于第一集成电路芯片140的第二侧 140b。
如图2E所示，将第一导热盖160作为载体(carrier)，通过固定第一导热 盖160，使整个晶片可以被固定，以研磨第一基板100相对于第一表面100a 的第二表面100b，直至使硅穿孔120的第二端120b曝露于第二表面100b。 亦即等导热介质层150固化，以第一导热盖160为承载装置，固定第一导热 盖160而开始对第一基板100的第二表面100b进行研磨。可以研磨至硅穿 孔120的第二端120b曝露于第二表面100b，也可以在硅穿孔120的第二端 120曝露于第二表面100b后，更进一步研磨直到第一基板100的第一厚度(也 就是第一表面100a到第二表面100b的距离)等于一个预设厚度。本发明一实 施例中的制作流程可以到此为止，而所完成的包含集成电路芯片140的薄化 集成电路装置可以直接被施以进一步的封装与测试流程。其中使用与第一基 板100大小一样或者大小大致相等的第一导热盖160(heat spreader wafer)，第 一导热盖160材料为高导热、低热膨胀系数与具有足够支撑整体结构做完后 续制作工艺(如晶片研磨、电路层与绝缘层等制作工艺)强度的材料即可。
在本发明一实施例中，第一基板100可以选用一片硅晶片或其它半导体 材料，例如为8英寸硅晶片或12英寸硅晶片。第一基板100的第一表面100a 上可以配置有多个第一集成电路芯片140，而第一导热盖160可以选择与第 一基板100大小形状相同(或相近)。第一导热盖160通过导热介质层150而 附着于前述多个第一集成电路芯片140的第二侧140b。而后以第一导热盖 160作为承载装置(carrier)，固定第一导热盖160于前述多个第一集成电路芯 片140的第二侧140b上，而开始对第一基板100的第二表面100b进行研磨。 由于第一导热盖160的大小形状的选择，研磨所产生的应力会均匀的分布到 前述多个第一集成电路芯片140与第一导热盖160之间的导热介质层150以 及前述多个第一集成电路芯片140与第一基板100之间的底胶135上，从而 降低第一集成电路芯片140及其对应的线路因为研磨所产生的应力而损坏的 机率，提高良率。
另一方面，在本发明另一实施例中，制作流程还可以包含下列图示所述 的程序。如图2F所示，在第一基板100的第二表面100b配置至少一个第二 凸块170，第二凸块170其中至少之一与硅穿孔120的第二端120b电连接。 此时可以如图所示直接将第二凸块170连接至硅穿孔120。也可以对第二表 面100b进行本发明稍早所公开的重分布线路制作工艺，以重新配置第二凸 块170的分布，并且只有部分的第二凸块170与硅穿孔120电连接。而后如 图2G所示，对完成的结构进行切割(dicing)，被切割后每一份可以包含一个 或多个第一集成电路芯片140与对应的第一导热盖160。并且，如图2H所 示，可以将第二基板180配置在第一基板的第二表面100b，并且第二基板 180与第二凸块170相连接。而后在二基板180的另一面配置至少一个第三 凸块190(或称锡球)。第二基板180经过适当的电路配置，因此第三凸块190 其中之一可以电连接至第二凸块170其中之一。
在本发明一实施例中，前述第一导热盖160可以是一个片状(如图1所 示)，然而，在本发明其他实施例中，第一导热盖160可以不是片状，关于 其制作流程请参照图3A至图3C，其中图3A依据本发明一实施例中导热盖 未挖设凹槽的俯视示意图，图3B依据本发明一实施例中导热盖挖设凹槽的 俯视示意图，图3C是图3B的剖面示意图。在本发明一实施例中，如图3A 所示，由于第一基板100是一片晶片，第一导热盖160可以由一整片晶片或 者大小形状相同的片状物来制作，一开始整片晶片并未被挖设凹槽。
而后如图3B与图3C所示，在晶片表面上的特定位置挖设一个或多个 凹槽。从而定义出位于凹槽底部的凹陷平面165(也就是第一导热盖160覆盖 于第一集成电路芯片140时的导热盖下表面160a)与环绕凹陷平面的支撑体 163，使第一导热盖160覆盖于第一基板100时，凹陷平面165通过热介质 层150附着于第一集成电路芯片140，且支撑体163附着于第一基板100。 更详细的说，凹槽的深度要被适当地设计，从而使第一导热盖160覆盖于第 一集成电路芯片140时，第一导热盖160的导热板161与支撑体163分别附 着于第一集成电路芯片140(通过热介质层150)与第一基板100(通过底胶 135)。因此，当以第一导热盖160作为承载装置，第一导热盖160附着于第 一集成电路芯片140，接着并研磨第一基板100的第二表面100b时，可以有 更多的连接部(导热板161与支撑体163)来分摊研磨所造成的侧向应力，从 而避免在研磨时所有的侧向应力都集中在第一集成电路芯片140下方的底胶 135与第一集成电路芯片140上方的热介质层150。如此，可以进一步提高 出产良率。
由前述此实施例所制作得到的薄化集成电路装置，请参照图4，其依据 本发明另一实施例的薄化集成电路装置剖面示意图。本实施例中的薄化集成 电路装置10a相较于图1中的薄化集成电路装置10，差异在于：首先，第一 导热盖160包含一体成形的两部分：导热板161与支撑体163。导热板161 通过热介质层150被附着于第一集成电路芯片140的第二侧140b。而支撑体 163则是附着于第一基板100的第一表面100a。并且，于此实施例中，底胶 135并不只位于第一集成电路芯片140与第一基板100之间，还可位于支撑 体163与第一基板100之间。此外，底胶135并未填满第一集成电路芯片140 与导热盖160之间的所有空间，因此，支撑体163、导热板161、第一基板 100上的底胶135与第一集成电路芯片140定义环绕于第一集成电路芯片140 的一个散热空腔。此散热空腔中具有空气，或可填入具有高导热能力的材料 (例如热介质层150的材料)。在本实施例中，为适于集成电路封装测试流程 中可能的各种温度变化，因此第一导热盖160的材料可以选择为硅或者其他 硅基材料等半导体材料，以使第一导热盖160的热物理特性与第一基板100 以及第一集成电路芯片140相近甚至相同。而在一实施例中，为了增进导热 /散热能力，第一导热盖160的材料可以选择金属(例如铜或铝)或其他具有高 导热能力的材料，本发明不加以限制。
关于本发明另一实施例中的薄化集成电路装置，请参照图5A，其依据 本发明另一实施例的薄化集成电路装置剖面示意图。如图5A所示的薄化集 成电路装置10b，在第一基板100的第二表面100b还配置了至少一个第三凸 块130’以及第二集成电路芯片140’。经由电路重分布，第三凸块130’与部分 的第二凸块170电连接，而第二集成电路芯片140’通过第三凸块130’电连接 至部分的第二凸块170。并且第二集成电路芯片140’与第一基板100的第二 表面100b之间可以填入底胶135’来固定第二集成电路芯片140’。由于第二 凸块170的大小可以经过适当的选择，以使第二凸块170的高度大于等于一 个第二集成电路芯片140’的厚度与第三凸块130’的高度的总和，从而有效地 利用这部分地空间。
关于本发明又一实施例中的薄化集成电路装置，请参照图5B，其依据 本发明又一实施例的薄化集成电路装置剖面示意图。如图5B所示的薄化集 成电路装置10c，相较于图5A的实施例，差异在于：首先，第一导热盖160 包含一体成形的两部分：导热板161与支撑体163。导热板161作为载体， 通过热介质层150附着于第一集成电路芯片140的第二侧140b。而支撑体 163则是附着于第一基板100的第一表面100a。并且，于此实施例中，底胶 135并不只位于第一集成电路芯片140与第一基板100之间，更位于支撑体 163与第一基板100之间。此外，底胶135并未填满第一集成电路芯片140 与导热盖160之间的所有空间，因此，支撑体163、导热板161、第一基板 100上的底胶135与第一集成电路芯片140定义：环绕于第一集成电路芯片 140的一个散热空腔。
关于本发明再一实施例中的薄化集成电路装置，请参照图6A，其依据 本发明再一实施例中的薄化集成电路装置剖面示意图。如图6A所示，薄化 集成电路装置10d相较于图1的薄化集成电路装置10，还包含了第二基板 180、至少一个第三凸块190与第二导热盖160’。第二基板180具有第三表 面180a与相对于该第三表面的第四表面180b，第三表面180a连接于第二凸 块170。第三凸块190配置于第二基板180的第四表面180b，并且第三凸块 190可以与第二凸块电连接。第二导热盖160’可以配置于第一导热盖160的 上表面160b。并且第二导热盖160’也可以包含一体成形的两部分：导热板 161’与支撑体163’。导热板161’通过附着于第一导热盖160的上表面160b。 而支撑体163’则可以如图所示附着于第二基板180的第三表面180a，或是附 着于第二基板180的侧面。而如果把图4的薄化集成电路装置10a的结构特 征加入图6A的薄化集成电路装置10d，则可以得到如图6B所示的薄化集成 电路装置10e。此外，把图5A或图5B的结构特征，第二集成电路芯片140’ 及相关元件的配置加入图6A或图6B，则可以分别得到如图7A所示的薄化 集成电路装置10f及图7B所示的薄化集成电路装置10g。
根据上述方法及装置，本发明一实施例所揭示的薄化集成电路装置制作 流程可以参照图8A，其依据本发明一实施例的薄化集成电路装置制作流程 图。如S810所示，在第一基板形成至少一个硅穿孔，硅穿孔的第一端曝露 于第一基板的第一表面。如S820所示，在第一基板的第一表面配置至少一 个第一凸块，并使第一凸块与硅穿孔电连接。如S830所示，在凸块上配置 第一集成电路芯片，第一集成电路芯片具有第一侧与第二侧，第一集成电路 芯片的第一侧连接于凸块。如S840所示，将热介质层配置于第一集成电路 芯片的第二侧。如S850所示，将第一导热盖通过热介质层附着于第一集成 电路芯片，此时第一导热盖作为载体。如S860所示，通过固定第一导热盖 来固定第一集成电路芯片，以研磨第一基板相对于第一表面的第二表面，使 硅穿孔的第二端曝露于第二表面。由此，由于第一导热盖可以直接作为散热 用，而无需再被剥离于第一集成电路芯片，因此无需更多的剥离流程，从而 降低第一集成电路芯片或者薄化集成电路装置本身被损坏的机率，而提高了 薄化集成电路装置的出产良率。
在本发明另一实施例中的薄化集成电路装置制作流程可以有额外的流 程，请参照图8B，其依据本发明一实施例中接续于图8A的薄化集成电路装 置制作流程图。如S870所示，在第一基板的第二表面配置至少一个第二凸 块，其中至少一个第二凸块与硅穿孔的第二端电连接。如S880所示，在第 一基板的第二表面配置至少一个第三凸块，其中至少一个第三凸块与前述第 二凸块其中至少之一电连接。如S890所示，在第一基板的第二表面配置第 二集成电路芯片，第二集成电路芯片通过第三凸块与第二凸块电连接。并如 S900所示，配置导线架，导线架通过第二凸块与第一集成电路芯片或第二 集成电路芯片电连接。在另一些实施例中，导线架也可以用其他具有重分布 电路功能的装置或元件取代，本发明并不以此为限。
综上所述，依据本发明一个或多个实施例所揭示的薄化集成电路装置制 作流程，把导热盖/导热板做为一个承载装置或承载器或载体，固定导热盖/ 导热板来对基板进行研磨，以得到适当的基板厚度。此外，由于导热盖/导热 板可以直接用作集成电路封装时的散热元件，因此导热盖/导热板在完成研磨 程序后毋须被剥离于集成电路芯片。从而依据本发明的实施例所揭示的流 程，相较于一般的薄化集成电路装置制作流程少了将承载装置剥离的流程， 因此集成电路芯片在现有技术的这个剥离流程中所可能受到的损伤不会发 生于本发明所揭示的制作流程中。总而言之，本发明的多个实施例所揭示的 薄化集成电路装置制作流程的产出良率大幅的被提升了。