gm 设得较大时， 通常会导致晶体电压振幅 Vxtal 的振幅增大到电源电平， 因此会使晶体振 子的激励电平 P 变大。当激励电平 P 变大时， 产生晶体振子的寿命缩短等问题。 并且， 在电压控制晶体振荡器中， 如果将放大率 gm 设得较大， 则难以扩大振荡频 率的可变范围。下面， 对这一点进行说明。
电压控制晶体振荡器例如构成为图 18 所示的结构。 在该图中， 将负载电容元件 Ca 和负载电容元件 Cb 都设为可变电容元件。并且， 如果根据控制电压来控制可变电容元件的 电容， 则能够构成公知的电压控制振荡器。即， 在降低频率的情况下增加电容， 在提高频率 的情况下减少电容。 此外， 在该图中， 在负载电容元件 Ca、 负载电容元件 Cb 中分别并联附加 寄生电容 ( 该图中的虚线部分 )。
图 18 的结构的等效电路为图 19 所示结构。在该图中， 电容成分 CL 是等效电路的 振荡器等效电容成分。在此， 振荡器等效电容成分的电容值 CCL 与振荡频率 f 之间的关系如 式 (4) 所示。
f ＝ 1/2π{LL1×CC1×(CC0+CCL)/(CC0+CC1+CCL)}1/2...(4)
当为了便于理解而将以比率表示振荡频率 f 的量表示为 fL 时， 如式 (5) 所示。
fL ＝ (f-fs)/fs...(5)
在 此， 在 式 (5) 中， 频 率 fs 是 晶 体 振 子 S S 的 串 联 谐 振 频 率， 表 示 为 fs ＝ 1/2 1/2π(LL1×CC1) 。
将振荡频率 f、 串联谐振频率 fs 代入到式 (5) 来近似时， 如式 (6) 所示。 1/2
fL ＝ [1/2 π {L L1 ·C C1 ·(C C0 +C CL )/(C C0 +C C1 +C CL )} -1/2 π (L L1 ·C C1 ) 1/2 ]/ {1/2π(LL1·CC1)} ＝ {CC1/(CC0+CCL)+1}1/2-1
在此， 在多数情况下 CC1 ＜＜ (CC0+CCL)， 因此
≈ 1/2·{CC1/(CC0+CCL)}...(6)
在此， 关于频率可变范围， 比较寄生电容等可变电容以外的电容大时与小时的频 率可变范围。
图 20 是表示以比率表示对于振荡器等效电容成分 CL 的电容值 CCL 的振荡频率 f 的量 fL 的变化的图。
参照该图， 在振荡器等效电容成分 CL 的可变电容以外的电容的值较小的情况下， 通过式 (1) 得到的电容值 CCL 也较小， 因此频率可变范围成为该图中的 ΔfL1， 在振荡器等 效电容成分 CL 的可变电容以外的电容的值较大的情况下， 通过式 (1) 得到的电容值 CCL 也 较大， 因此频率可变范围成为该图中的 ΔfL2。 也就是说， 即使振荡器等效电容成分 CL 的电 容值 CCL 的可变幅度 ΔCCL 相同， 可变电容以外的电容的值越小， 频率可变范围越大。因此， 当可变电容以外的电容的值较大时， 难以扩大频率可变范围。
然而， 在高频带中， 为了增大电路的负性电阻成分的电阻值 RRn， 通常会将放大率 gm 设得较大。 因而， 由于必须将放大器的大小设得较大而使寄生电容变大， 因此难以扩大频 率可变范围。
公开了一种结构用于解决上述那样的高频时的晶体振子的激励电平 P 与频率可 变范围之间的问题 ( 例如参照日本特开 2001-308641 号公报 )。参照图 21 来说明该结构。
该图是抑制晶体电压振幅 Vxtal 的一般的方法的一例。本例是连接二极管 D1 来 抑制晶体电压振幅 Vxtal 的结构。在该图的结构中， 在输出端连接有二极管 D1 的正极， 在
接地端连接有二极管 D1 的负极。
在该图的电路结构中， 由作为钳位二极管而连接的二极管 D1 的正向压降来决定 晶体电压振幅 Vxtal， 因此能够减小晶体电压振幅 Vxtal。在此， 当将二极管 D1 的正向压降 设为 Vf 时， 成为式 (7)。
参照式 (2) 和式 (7)， 能够降低晶体振子的激励电平 P。此外， 二极管 D1 的正向压 降 Vf 例如为 0.8[V]。
发明内容 发明要解决的问题
在图 21 的结构中， 能够用上述式 (2) 来表示晶体振子的激励电平 P。然而， 在图 21 的结构中， 在负载电容 Cb 上并联连接了二极管的结电容 CD1( 该图中的虚线部分 )， 存在 增加了与该结电容 CD1 相应的负载电容这种问题。 即， 即使在振幅方面能够改善晶体振子的 激励电平 P， 也由于负载电容增加， 而导致晶体振子的激励电平 P 与电路的振荡器等效电容 成分 CL 的增加量相应地恶化， 因此存在对于激励电平 P 的效果较低这种问题。
另外， 参照图 20， 关于频率可变范围， 由于电路的振荡器等效电容成分 CL 的电容 值 CCL 增加， 因此难以得到较大可变范围。
本发明是为了解决上述以往技术的问题点而完成的， 其目的在于提供一种在使用 了高频晶体振子的振荡器中能够满足晶体振子的激励电平的要求且扩大频率可变范围的 振荡器。
用于解决问题的方案
本发明的振荡器具有用于使振子振荡的振荡电路， 该振荡器的特征在于， 具备负 载电路作为上述振子的负载， 该负载电路具有感性并且对振荡振幅进行限制。根据这种结 构， 能够满足振子的激励电平的要求并且扩大频率可变范围。
上述负载电路也可以包含至少一个有源元件。在包含至少一个有源元件的情况 下， 也能够满足振子的激励电平的要求并且扩大频率可变范围。
此外， 例如上述有源元件是晶体管。 另外， 根据上述晶体管的阈值电压来实现对上 述振荡振幅的限制。并且， 上述负载电路的输出阻抗的电抗成分为正。根据这种结构， 能够 满足晶体振子的激励电平的要求并且扩大频率可变范围。
上述负载电路与上述振子的至少一个端子相连接。 如果将负载电路连接到振子的 至少一个端子上， 则能够限制电压变化， 能够满足晶体振子的激励电平的要求。
并且， 上述负载电路与上述振子并联连接。在将负载电路与振子并联连接的情况 下， 也能够通过限制电压变化来满足晶体振子的激励电平的要求。
上述负载电路的特征在于具有 ： NPN 双极性晶体管， 其发射极与上述振子的端子 相连接， 集电极被提供第一规定电压 ； 电阻成分， 其一端被提供第二规定电压， 另一端与上 述 NPN 双极性晶体管的基极相连接 ； 以及电容成分， 其被设于上述 NPN 双极性晶体管的发射 极与基极之间。通过使用该负载电路， 能够满足晶体振子的激励电平的要求并且扩大频率 可变范围。
上述负载电路的特征在于具有 ： NPN 双极性晶体管， 其集电极与上述振子的端子
相连接， 发射极被提供第三规定电压 ；
电阻成分， 其被设于上述 NPN 双极性晶体管的集电极与基极之间 ； 以及电容成分， 其被设于上述 NPN 双极性晶体管的发射极与基极之间。通过使用该负载电路， 能够满足晶 体振子的激励电平的要求并且扩大频率可变范围。
上述负载电路也可以具有 ： PNP 双极性晶体管， 其发射极与上述振子相连接， 集电 极被提供第一规定电压 ； 电阻成分， 其一端被提供第二规定电压， 另一端与上述 PNP 双极性 晶体管的基极相连接 ； 以及电容成分， 其被设于上述 PNP 双极性晶体管的发射极与基极之 间。通过使用该负载电路， 能够满足晶体振子的激励电平的要求并且扩大频率可变范围。
上述负载电路也可以具有 ： PNP 双极性晶体管， 其集电极与上述振子相连接， 发射 极被提供第三规定电压 ； 电阻成分， 其被设于上述 PNP 双极性晶体管的集电极与基极之间 ； 以及电容成分， 其被设于上述 PNP 双极性晶体管的发射极与基极之间。
通过使用该负载电路， 能够满足晶体振子的激励电平的要求并且扩大频率可变范 围。
上述负载电路的特征在于具有 ： MOS 晶体管， 其漏极与上述振子相连接， 源极被提 供第四规定电压 ； 电阻成分， 其被设于上述 MOS 晶体管的漏极与栅极之间 ； 以及电容成分， 其被设于上述 MOS 晶体管的源极与栅极之间。上述 MOS 晶体管可以是 N 型 MOS 晶体管。另 外， 上述 MOS 晶体管也可以是 P 型 MOS 晶体管。通过使用该负载电路， 能够满足晶体振子的 激励电平的要求并且扩大频率可变范围。 上述负载电路的特征在于具有 ： MOS 晶体管， 其源极与上述振子相连接， 漏极被提 供第五规定电压 ； 电阻成分， 其一端被提供第六规定电压， 另一端与上述 MOS 晶体管的栅极 相连接 ； 以及电容成分， 其被设于上述 MOS 晶体管的源极与栅极之间。上述 MOS 晶体管可以 是 N 型 MOS 晶体管。另外， 上述 MOS 晶体管也可以是 P 型 MOS 晶体管。通过使用该负载电 路， 能够满足晶体振子的激励电平的要求并且扩大频率可变范围。
也可以组合设置两个上述的负载电路作为上述负载电路。 通过组合设置两个负载 电路， 能够限制电压变化的上限和下限来满足晶体振子的激励电平的要求。
发明的效果
根据本发明， 具备具有感性且对振荡振幅进行限制的电路作为振子的负载， 由此 能够满足晶体振子的激励电平的要求并且扩大频率可变范围。
附图说明
图 1 是表示本发明的第一实施方式的振荡器的结构的电路图。 图 2 是表示图 1 中的输出端子的电压变化的图。 图 3 是表示图 1 的结构的等效电路的图。 图 4 是表示图 3 中的虚线部分的等效电路的图。 图 5 是表示图 3 的结构的等效电路的图。 图 6 是表示图 1 的结构中的频率可变范围的图。 图 7 是表示本发明的第二实施方式的振荡器的结构的电路图。 图 8 是表示图 7 中的输出端子的电压变化的图。 图 9 的 (a) 是表示使用 P 型 MOS 晶体管构成的限幅电路的图， 该图的 (b) 是表示使用 P 型 MOS 晶体管构成的限幅电路的图， 该图的 (c) 是表示使用 NPN 型双极性晶体管构 成的限幅电路的图， 该图的 (d) 是表示使用 NPN 型双极性晶体管构成的限幅电路的图， 该图 的 (e) 是表示使用 PNP 型双极性晶体管构成的限幅电路的图， 该图的 (f) 是表示使用 PNP 型双极性晶体管构成的限幅电路的图。
图 10 是表示配置有差动限幅电路的振荡器的结构例的图。
图 11 的 (a) 是表示配置有其它差动限幅电路的振荡器的结构例的图， (b) 是表示 配置有两个差动限幅电路的振荡器的结构例的图。
图 12 是表示配置有其它差动限幅电路的振荡器的结构例的图， (a) 是表示使用 P 型 MOS 晶体管构成的限幅电路的结构例的图， (b) 是表示使用 NPN 型双极性晶体管构成的限 幅电路的结构例的图， (c) 是表示使用 PNP 型双极性晶体管构成的限幅电路的结构例的图。
图 13 是表示限幅电路的配置例的图。
图 14 的 (a) 是表示设置了对放大器的输入侧电压的上限进行限制的限幅电路和 对输出侧电压的上限进行限制的限幅电路的结构的图， (b) 是表示设置了对放大器的输入 侧电压的下限进行限制的限幅电路和对输出侧电压的下限进行限制的限幅电路的结构的 图。 图 15 的 (a) 是表示追加了差动限幅电路的结构例的图， (b) 是表示追加了其它差 动限幅电路的结构例的图， (c) 是表示追加了两个差动限幅电路的结构例的图。
图 16 是表示一般的晶体振荡器的结构例的图。
图 17 是表示图 16 的结构的等效电路的图。
图 18 是表示频率控制晶体振荡器的结构例的图。
图 19 是表示图 18 的结构的等效电路的图。
图 20 是表示振荡频率相对于振荡器等效电容的变化的图。
图 21 是表示抑制晶体电压振幅的一般方法的一例的图。
附图标记说明
1、 2： N 型 MOS 晶体管 ； A： 放大器 ； Ca、 Cb ： 负载电容元件 ； CC ： 振荡电路部 ； Ccut ： 电 容器 ； CL ： 振荡器等效电容成分 ； Cx、 Cx2 ： 电容元件 ； D1 ： 二极管 ； Is ： 电流源 ； LM1、 LM2、 LM5、 LM6 ： 限幅电路 ； LM3、 LM4 ： 差动限幅电路 ； Rx、 Rx2 ： 电阻元件 ； SS ： 晶体振子。
具体实施方式
下面， 参照附图来说明本发明的实施方式。此外， 在以下说明参照的各图中， 利用 同一附图标记示出与其它图同等的部分。
( 第一实施方式 )
图 1 是表示本发明的实施方式的振荡器的结构的电路图。在该图中， 本实施方式 的振荡器结构如下 ： 作为振荡器的负载电路， 连接有限幅电路 LM1， 上述振荡器由晶体振子 SS 以及用于使晶体振子 SS 振荡的振荡电路部 CC 构成。
下面， 说明晶体振子的情况， 但是振子并不限于晶体振子， 也可以是 SAW 振子、 陶 瓷振子等。
在此， 当关注图 1 中的限幅电路 LM1 时， 由振荡而产生的电流从晶体振子的一个端 子通过限幅电路 LM1， 经由电压源 ( 电压值 VH) 再次返回到晶体振子的相反侧的一个端子，因此限幅电路 LM1 为晶体振子的负载。
限幅电路 LM1 由 N 型 MOS 晶体管 1、 电阻元件 Rx( 电阻值 RRx) 以及电容元件 Cx( 电 容值 CCx) 构成， 该电阻元件 Rx 连接在 N 型 MOS 晶体管 1 的栅极端子 G 和漏极端子 D 之间， 该电容元件 Cx 连接在 N 型 MOS 晶体管 1 的栅极端子 G 与源极端子 S 之间， N 型 MOS 晶体管 1 的漏极端子 D 与放大器 A 的输出端子相连接。此外， 在 N 型 MOS 晶体管 1 的源极端子 S 上 连接有电压值为 VH 的电压源。
在此， 在放大器 A 的输出端子的电压 Vb 超过 N 型 MOS 晶体管 1 的栅极电压的阈值 电压值时， 通过限幅电路 LM1 而被电压限幅。即， 如图 2 所示， 电压 Vb 被限幅在电压源的电 压值 VH 加上 N 型 MOS 晶体管 1 的阈值电压值 VT 而得到的电压值。
在此， 放大器的输入端子的电压 Va 与输出端子的电压 Vb 相位大致相反且电压电 平相同， 因此晶体电压振幅 Vxtal 成为式 (8)。
因而， 通过调整电压源的电压值 VH 能够调整晶体电压振幅 Vxtal。 也就是说， 如果 调整提供给 N 型 MOS 晶体管 1 的源极端子 S 的电压值 VH， 则能够抑制晶体电压振幅 Vxtal。
另一方面， 在为了调查晶体振子的激励电平而描绘图 1 结构的等效电路时， 成为 图 3 所示结构。在该图中， 图 1 中的限幅电路 LM1 的部分能够表现为电感 Lx。当将 N 型 MO S 晶体管 1 的放大率设为 gmx 时， 该电感 Lx 的值 LLx 如下。
LLx ＝ (gmx·RRx-1)·CCx/{gmx2+(2πf)2·CCx2}...(9)
将该电感 Lx 的值 LLx 与负载电容元件 Cb 的电容值 CCb 的并联电路设为电容 Cb’ 。
在此， 在电感 Lx 的值 LLx 与角频率 2πf 的积即电抗 2πfLLx 的值为正时， 电感 Lx 看起来等效于线圈。即， 限幅电路 LM1 所具有的电抗呈感性。在式 (9) 中使限幅电路 LM1 所具有的电抗呈感性的条件为 RRX ＞ (1/gmx)。
并且， 当为了调查本电路的等效电容而对负载电容元件 Cb 和限幅电路 LM1 的等效 电路部分 ( 图 3 中的虚线部分 ) 进行变形时， 成为图 4 所示结构。即， 能够将相当于图 3 中 的虚线部分的图 4 的 (a) 的电路结构如该图的 (b) 所示那样替换为负载电容元件 Cb 与负 载电容元件 CLx( 电容值为 -1/LLx(2πf)2) 的并联电路。进而， 该图的 (b) 的电路能够变形 成该图的 (c) 那样。
此外， 在该图的 (c) 中， 负载电容元件 Cb’ 的电容值 CCb’ 如下。 2
CCb’ ＝ CCb-{1/LLx(2πf) }...(10)
也就是说， 成为以与负载电容元件 Cb 并联的方式插入了电感 Lx 的形式， 因此实际 上能视为值小于负载电容元件 Cb 的电容值 CCb 的电容值 CCb’ 。
当根据这些来表示振荡器等效电容成分 CL’ 的电容值时， 如图 5 所示。在该图中， 振荡器等效电容成分 CL’ 的电容值 CCL 如下。
CCL’ ＝ (CCa×CCb’ )/(CCa+CCb’ )...(11)
因此， 能够得到电容值较小的振荡器等效电容成分 CL’ 。
另外， 晶体振子的激励电平 P 如式 (12) 所示。 2
P ＝ RR1×(CCL’ +CC0)2×(2πf)2×Vxtal’ [W]...(12)
因此， 根据图 1 的电路结构， 能够抑制晶体电压振幅 Vxtal 和降低振荡器等效电容 成分 CL， 因此能够抑制激励电平 P。
并且， 由于振荡器等效电容成分 CL 降低， 因此频率可变范围成为图 6 所示那样。
图 6 是表示以比率表示对于振荡器等效电容成分 CL’ 的电容值 CCL’ 的振荡频率 f 而得到的量 fL 的变化的图。
参照该图， 在没有附加限幅电路的情况下的电路结构中， 振荡器等效电容成分在 该图中的范围 6A 内发生变化， 频率可变范围成为 ΔfL1 的范围。另一方面， 在如图 1 那样 附加了限幅电路 LM1 的情况下的电路结构中， 振荡器等效电容成分 CL’ 的电容值 CCL’ 在该 图中的范围 6B 内发生变化， 频率可变范围成为 ΔfL2 的范围， 即使电容值 CCL’ 的可变幅度 ΔCCL’ 相同， 也大于 ΔfL1 的范围。因而， 通过附加限幅电路 LM1， 能够扩大频率可变范围。
因此， 根据本实施方式， 在使用高频的晶体振子 SS 的振荡器中， 能够满足晶体振 子的激励电平的要求并且扩大频率可变范围。
( 第二实施方式 )
图 7 是表示本发明的第二实施方式的振荡器的结构的电路图。上述第一实施方式 是附加上限限幅电路 ( 即， 在连接到放大器 A 的输出端子时对该输出端子的电压变化的上 限进行限制的电路 ) 而得到的结构， 与此相对， 在本实施方式中采用进一步附加了下限限 幅电路 ( 即， 在连接到放大器 A 的输出端子时对该输出端子的电压变化的下限进行限制的 电路 ) 而得到的结构。 即， 在该图中， 上限限幅电路 LM1 和下限限幅电路 LM2 作为振荡器的负载而被连 接。本例的限幅电路 LM2 由 N 型 MOS 晶体管 2、 电容元件 Cx2 和电阻元件 Rx2 构成， 该电容 元件 Cx2 连接在 N 型 MOS 晶体管 2 的栅极端子 G 和源极端子 S 之间， 该电阻元件 Rx2 连接 在 N 型 MOS 晶体管 2 的栅极端子 G 上， N 型 MOS 晶体管 2 的源极端子 S 与放大器 A 的输出 端子相连接。并且， 在与 N 型 MOS 晶体管 2 的栅极端子 G 连接的电阻元件 Rx2 的另一端上 连接有电压值 VL 的电压源。
这样， 由于连接有上下限的限幅电路， 因此在放大器的输出侧电压 Vb 的振幅超过 N 型 MOS 晶体管 1 和 2 的栅极电压的阈值时， 放大器的输出侧电压 Vb 通过限幅电路 LM1 和 LM2 而被电压限幅。即， 如图 8 所示， 电压 Vb 的上限被限幅在电压源的电压值 VH 加上 N 型 MOS 晶体管 1 的阈值电压值 VT 而得到的电压值， 并且下限被限幅在电压源的电压值 VL 减去 N 型 MOS 晶体管 2 的阈值电压值 VT 而得到的电压值。
在这种情况下， 晶体电压振幅 Vxtal 如式 (13) 所示。
在此， 能够任意地设定电压值 VL 和电压值 VH， 后者也可以是零伏。因此， 通过对 提供给 N 型 MOS 晶体管 1 的源极端子 S 的电压值 VH、 以及经由电阻元件 Rx2 而提供给 N 型 MOS 晶体管 2 的栅极端子 G 的电压值 VL 进行调节， 能够进一步减小晶体电压振幅 Vxtal。
另外， 在图 7 中， 限幅电路 LM1、 LM2 都使用作为有源元件的 N 型 MOS 晶体管来构 成， 但是也能够使用 P 型 MOS 晶体管来构成。即， 图 9 的 (a) 是使用 P 型 MOS 晶体管构成的 下限限幅电路 LM2， 该图的 (b) 是使用 P 型 MOS 晶体管构成的上限限幅电路 LM1。如果将它 们连接到振荡器的输出端， 则能够限制晶体振子的电压振幅的下限和上限。
另外， 也可以使用其它的作为有源元件的双极性晶体管来构成限幅电路。该图的 (c) 是使用 NPN 型双极性晶体管构成的上限限幅电路 LM1， 该图的 (d) 是使用 NPN 型双极性 晶体管构成的下限限幅电路 LM2。 如果将它们连接到振荡器的输出端， 则能够限制晶体振子
的电压振幅的上限和下限。
该图的 (e) 是使用 PNP 型双极性晶体管构成的下限限幅电路 LM2， 该图的 (f) 是使 用 PNP 型双极性晶体管构成的上限限幅电路 LM1。 如果将它们连接到振荡器的输出端， 则能 够限制晶体振子的电压振幅的下限和上限。
此外， 上述第二实施方式是附加了上限限幅电路 LM1 和下限限幅电路 LM2 的结构， 与此相对， 在仅对电压 Vb 的下限进行限幅的情况下， 也可以采用仅设置下限限幅电路 LM2 的结构。此时， 晶体电压振幅 Vxtal 如式 (14) 所示。
在此， 能够任意地设定电压值 VL。因此， 通过对经由电阻元件 Rx 2 而提供给 N 型 MOS 晶体管 2 的栅极端子 G 的电压值 VL 进行调节， 能够进一步减小晶体电压振幅 Vxtal。
在此， 在该图的 (d) 中， NPN 型双极性晶体管的基极经由电阻元件 Rx 而与电压源 ( 电压值 VH) 相连接， 集电极与正电源相连接， 但是也可以代替将集电极连接到正电源而将 集电极连接到电压源 ( 电压值 VH)。
同样地， 在该图的 (f) 中， PNP 型双极性晶体管的基极经由电阻元件 Rx 而与电压 源 ( 电压值 VH) 相连接， 集电极接地连接， 但是也可以代替将集电极接地而将集电极连接到 电压源 ( 电压值 VH)。
同样地， 在该图的 (b) 中， P 型 MOS 晶体管的栅极经由电阻元件 Rx 而与电压源 ( 电 压值 VH) 相连接， 漏极接地连接， 但是也可以代替将漏极接地而将漏极连接到电压源 ( 电压 值 VH)。
同样地， 在图 7 中， 限幅电路 LM2 的 N 型 MOS 晶体管 2 的栅极经由电阻元件 Rx2 而 与电压源 ( 电压值 VL) 相连接， 漏极与正电源相连接， 但是也可以代替将漏极连接到正电源 而将漏极连接到电压源 ( 电压值 VL)。
( 第三实施方式 )
另外， 还能够将限幅电路配置到晶体振子的端子之间。例如， 如图 10 所示， 也可以 将差动限幅电路 L3 连接到晶体振子 SS 的端子之间作为上限限幅电路。但是， 需要通过电 流源 Is 进行直流偏压 N 型 MOS 晶体管 1 的漏极端子的电位高于源极端子的电位。振荡中 的电压 Va 和 Vb 的关系为反复进行如下动作 ： 当电压 Va 要上升时电压 Vb 要下降， 相反当电 压 Va 要下降时电压 Vb 要上升。 在电压 Va 要下降而电压 Vb 要上升时， 如果电压 Vb-Va 超过 N 型 MOS 晶体管的阈值电压值 VT， 则电流流过晶体管， 因此电压 Va-Vb 被限制在成为阈值电 压值 VT 的电压， 因此与没有设置限幅电路 LM3 的情况相比， 能够减小晶体电压振幅 Vxtal。
另外， 也可以设置图 11 的 (a) 的差动限幅电路 L4 作为下限限幅电路。在该图的 (a) 的电路结构中， 振荡中的电压 Va 和 Vb 的关系也是反复进行如下动作 ： 当电压 Va 要上升 时电压 Vb 要下降， 相反当电压 Va 要下降时电压 Vb 要上升。在电压 Va 要上升而电压 Vb 要 下降时， 如果电压 Va-Vb 超过 N 型 MOS 晶体管的阈值电压值 VT， 则电流流过晶体管， 因此电 压 Vb-Va 被限制在成为阈值电压值 VT 的电压， 因此与没有设置限幅电路 LM4 的情况相比， 能够减小晶体电压振幅 Vxtal。
并且， 如该图的 (b) 所示， 也可以设置两个差动限幅电路 L3、 L4。但是， 在这种情 况下， 需要设置用于隔直流的电容器 Ccut。
这样， 由于连接有上下限的限幅电路， 因此在放大器的输出侧电压 Vb 的振幅超过
N 型 MOS 晶体管 1 的栅极电压的阈值时， 放大器的输出侧电压 Vb 通过差动限幅电路 LM3 和 LM4 而被电压限幅。即， 在电压 Vb-Va 要超过限幅电路 LM3 的 N 型 MOS 晶体管的阈值电压值 VT 时， 电流流过 N 型 MOS 晶体管， 电压被限幅为阈值电压值 VT。另外， 在电压 Va-Vb 要超过 限幅电路 LM4 的 N 型 MOS 晶体管的阈值电压值 VT 时， 电流流过 N 型 MOS 晶体管， 电压被限 幅为阈值电压值 VT。因而， 与图 10 以及图 11 的 (a) 的情况相比， 能够进一步减小晶体电压 振幅 Vxtal。
在这种情况下， 晶体电压振幅 Vxtal 如式 (15) 所示。
此外， 在图 10 以及图 11 的 (a)、 (b) 中， 使用 N 型 MOS 晶体管 1 来构成限幅电路， 但是也可以如图 12 的 (a)、 (b)、 (c) 所示， 使用 P 型 MOS 晶体管、 NPN 型双极性晶体管或者 PNP 型双极性晶体管来构成限幅电路。 在使用双极性晶体管来构成限幅电路的情况下， 在其 基极端子与集电极端子之间连接电阻元件 Rx， 在其基极端子与发射极端子之间连接电容元 件 Cx。
( 限幅电路的配置 )
另外， 也可以将以上说明的限幅电路设置在任意位置。即， 在如图 13 那样配置在 放大器 A 的输入侧的位置和放大器 A 的输出侧的位置中的任意位置处的情况下， 也产生抑 制晶体电压振幅 Vxtal 的效果。在该图中， “上” 表示对电压的上限进行限制的限幅电路， “下” 表示对电压的下限进行限制的限幅电路。
当具备对放大器 A 的输入侧电压的上限进行限制的限幅电路 LM5 时， 通常放大器 A 的输出侧电压的下限也被限制。另外， 当具备对放大器 A 的输入侧电压的下限进行限制的 限幅电路 LM6 时， 通常放大器 A 的输出侧电压的上限也被限制。
因而， 也可以如图 14 的 (a) 所示， 采用设置了对放大器 A 的输入侧电压的上限进 行限制的限幅电路 LM5 和对放大器 A 的输出侧电压的上限进行限制的限幅电路 LM1 的结 构。
另外， 也可以如该图的 (b) 所示， 采用设置了对放大器 A 的输入侧电压的下限进行 限制的限幅电路 LM6 和对放大器 A 的输出侧电压的下限进行限制的限幅电路 LM2 的结构。
也可以进一步在与晶体振子 SS 并联的位置处追加限幅电路。 即， 也可以如图 15 的 (a) 所示， 追加与图 10 同样的差动限幅电路 LM3， 或也可以如该图的 (b) 所示， 追加与图 11 的 (a) 同样的差动限幅电路 LM4。另外， 也可以如该图的 (c) 所示， 追加与图 11 的 (b) 同样 的差动限幅电路 LM3 和 LM4。在此， 差动限幅电路 LM3 和 LM4 的连接方向与图 10、 图 11 的
(a)、 图 11 的 (b) 相同。
此外， 在采用设置了多个限幅电路的结构且利用 CMOS 工艺来制造双极性晶体管 时， 如果仅制造相同种类的双极性晶体管则以较少工序数即可完成， 因此比较理想。即， 将 对电压的上限和下限进行限制的限幅电路都设为包含 NPN 型双极性晶体管的限幅电路的 组合 ( 图 9 的 (d)、 图 9 的 (c)) 或者都设为包含 PNP 型双极性晶体管的限幅电路的组合 ( 图 9 的 (f)、 图 9 的 (e))， 在以较少工序数即可完成这一点上比较理想。
另外， 在上述实施方式中， 设置了电阻元件、 电容元件作为电阻成分、 电容成分， 但 是也可以是寄生电阻、 寄生电容。在不设置电阻元件、 电容元件而利用寄生电阻、 寄生电容 来实现电阻成分、 电容成分的情况下， 也能够满足晶体振子的激励电平的要求并且扩大频率可变范围。
另外， 可以将用于使晶体振子振荡的振荡电路部和上述的限幅电路集成为一体， 也可以集成在同一基板上。 并且， 也可以将晶体振子也集成为一体， 也可以集成在同一基板 上。
( 总结 )
如上所述， 根据本发明， 具备具有感性且对振荡振幅进行限制的电路作为振子的 负载， 因此能够满足晶体振子的激励电平的要求并且扩大频率可变范围。
产业上的可利用性
本发明能够利用于包含用于使振子振荡的振荡电路的振荡器中。