存储器、电熔丝存储阵列的检测电路及方法.pdf

一种存储器、电熔丝存储阵列的检测电路及方法，所述电熔丝存储阵列包括m行、n列存储单元，m和n为正整数；所述存储单元包括存储晶体管和电熔丝。所述检测电路包括n个检测单元，所述检测单元包括开关晶体管和参考电阻；所述开关晶体管的栅极作为所述检测单元的控制端，所述开关晶体管的漏极连接所述参考电阻的一端，所述开关晶体管的源极接地；所述参考电阻的另一端对应连接位于同一列的存储单元中的存储晶体管和电熔丝的连接端。本发明技术方案提供的存储器、电熔丝存储阵列的检测电路及方法，能够提高所述电熔丝存储阵列的生产良率。

1.  一种电熔丝存储阵列的检测电路，所述电熔丝存储阵列包括m行、n列存储单元，m和n为正整数；所述存储单元包括存储晶体管和电熔丝；其特征在于，所述检测电路包括n个检测单元，所述检测单元包括开关晶体管和参考电阻；
所述开关晶体管的栅极作为所述检测单元的控制端，所述开关晶体管的漏极连接所述参考电阻的一端，所述开关晶体管的源极接地；
所述参考电阻的另一端对应连接位于同一列的存储单元中的存储晶体管和电熔丝的连接端。

2.  如权利要求1所述的电熔丝存储阵列的检测电路，其特征在于，所述参考电阻的制造工艺与所述电熔丝的制造工艺相同。

3.  如权利要求1所述的电熔丝存储阵列的检测电路，其特征在于，所述参考电阻的电阻值根据所述电熔丝被编程前后的电阻值确定。

4.  如权利要求3所述的电熔丝存储阵列的检测电路，其特征在于，所述参考电阻的电阻值等于所述电熔丝被编程后的电阻值减去所述电熔丝被编程前的电阻值。

5.  如权利要求1所述的电熔丝存储阵列的检测电路，其特征在于，所述n个检测单元的控制端相连。

6.  一种电熔丝存储阵列的检测方法，基于如权利要求1至5任一项所述的电熔丝存储阵列的检测电路，其特征在于，包括：
控制与待检测的存储单元连接的检测单元中的开关晶体管截止；
控制所述待检测的存储单元中的存储晶体管导通，对所述待检测的存储单元进行第一读取；
在所述第一读取读到数据0时，控制与所述待检测的存储单元连接的检测单元中的开关晶体管导通；
控制所述待检测的存储单元中的存储晶体管截止，对所述待检测的存储单元进行第二读取；
在所述第二读取读到数据1时，判断所述待检测的存储单元为可被编程 的存储单元。

7.  如权利要求6所述的电熔丝存储阵列的检测方法，其特征在于，还包括：在所述第一读取读到数据1时，判断所述待检测的存储单元为不可被编程的存储单元；在所述第二读取读到数据0时，判断所述待检测的存储单元为不可被编程的存储单元。

8.  如权利要求6所述的电熔丝存储阵列的检测方法，其特征在于，所述待检测的存储单元为单个存储单元。

9.  如权利要求6所述的电熔丝存储阵列的检测方法，其特征在于，所述待检测的存储单元为至少两个存储单元，所述至少两个存储单元位于不同列。

10.  一种存储器，其特征在于，包括行译码器、列译码器、灵敏放大器、电熔丝存储阵列以及权利要求1至5任一项所述的电熔丝存储阵列的检测电路。

存储器、电熔丝存储阵列的检测电路及方法
技术领域
本发明涉及半导体技术领域，特别涉及一种存储器、电熔丝存储阵列的检测电路及方法。
背景技术
电熔丝（E-fuse）技术是根据多晶硅熔丝特性发展起来的一种技术。电熔丝的初始电阻值很小，当有大电流经过电熔丝时，电熔丝被熔断，其电阻值倍增。被熔断的电熔丝将永久地保持断开状态，而未被熔断的电熔丝则依然为导通状态。因此，由电熔丝构成的储存单元以判断电熔丝是否被熔断来得知其内部储存的数据。
图1是现有的一种存储器的结构示意图。参考图1，所述存储器包括行译码器11、列译码器12、n个灵敏放大器（SA1、SA2、SA3、…、SAn）以及电熔丝存储阵列。所述电熔丝存储阵列包括m条字线（WL1、WL2、…、WLm）、n条位线（BL1、BL2、BL3、…、BLn）、n个列选通管（M1、M2、M3、…、Mn）以及m行、n列存储单元，m和n为正整数。
具体地，每个存储单元包括存储晶体管和电熔丝：所述存储晶体管的栅极连接其所在行的字线，所述存储晶体管的漏极连接所述电熔丝的一端，所述存储晶体管的源极接地；所述电熔丝的另一端连接其所在列的位线。以位于第一行、第一列的存储单元10为例，所述存储单元10包括存储晶体管M0和电熔丝F：所述存储晶体管M0的栅极连接第一行的字线WL1，所述存储晶体管M0的漏极连接所述电熔丝F的一端，所述存储晶体管M0的源极接地；所述电熔丝F的另一端连接第一列的位线BL1。
所述m条字线连接至所述行译码器11，所述行译码器11适于向所述m条字线提供行译码信号，所述行译码信号适于控制所述存储晶体管导通或截止。所述列选通管的栅极连接至所述列译码器12，所述列选通管的漏极连接其所在列的位线，所述列选通管的源极连接电源线VDD，所述电源线VDD适于提供电源电压。所述列译码器12适于向所述n个列选通管提供列译码信号，所述 列译码信号适于控制所述列选通管的导通或截止。所述n条位线对应连接所述n个灵敏放大器（SA1、SA2、SA3、…、SAn），即每条位线对应连接一个灵敏放大器，所述灵敏放大器适于读取存储于所述存储单元中的数据。
电熔丝被熔断后便不能恢复，由电熔丝构成的存储单元仅能进行一次编程，因此，对电熔丝存储阵列编程前有必要确认各个存储单元是否能被正常编程。然而，对于图1所示的存储器中的电熔丝存储阵列，现有技术中并无有效的检测电路和方法对其进行编程前的检测，仅在编程完毕发现错误后以冗余方式给予替换，所述电熔丝存储阵列的生产良率较低。
发明内容
本发明解决的是现有技术中对电熔丝存储阵列无法进行编程前检测、导致电熔丝存储阵列生产良率低的问题。
为解决上述问题，本发明提供一种电熔丝存储阵列的检测电路，所述电熔丝存储阵列包括m行、n列存储单元，m和n为正整数；所述存储单元包括存储晶体管和电熔丝；所述检测电路包括n个检测单元，所述检测单元包括开关晶体管和参考电阻；
所述开关晶体管的栅极作为所述检测单元的控制端，所述开关晶体管的漏极连接所述参考电阻的一端，所述开关晶体管的源极接地；
所述参考电阻的另一端对应连接位于同一列的存储单元中的存储晶体管和电熔丝的连接端。
可选的，所述参考电阻的制造工艺与所述电熔丝的制造工艺相同。
可选的，所述参考电阻的电阻值根据所述电熔丝被编程前后的电阻值确定。
可选的，所述参考电阻的电阻值等于所述电熔丝被编程后的电阻值减去所述电熔丝被编程前的电阻值。
可选的，所述n个检测单元的控制端相连。
基于上述电熔丝存储阵列的检测电路，本发明还提供一种电熔丝存储阵列的检测方法，包括：
控制与待检测的存储单元连接的检测单元中的开关晶体管截止；
控制所述待检测的存储单元中的存储晶体管导通，对所述待检测的存储单元进行第一读取；
在所述第一读取读到数据0时，控制与所述待检测的存储单元连接的检测单元中的开关晶体管导通；
控制所述待检测的存储单元中的存储晶体管截止，对所述待检测的存储单元进行第二读取；
在所述第二读取读到数据1时，判断所述待检测的存储单元为可被编程的存储单元。
可选的，所述电熔丝存储阵列的检测方法还包括：在所述第一读取读到数据1时，判断所述待检测的存储单元为不可被编程的存储单元；在所述第二读取读到数据0时，判断所述待检测的存储单元为不可被编程的存储单元。
可选的，所述待检测的存储单元为单个存储单元。
可选的，所述待检测的存储单元为至少两个存储单元，所述至少两个存储单元位于不同列。
基于上述电熔丝存储阵列的检测电路，本发明还提供一种存储器，包括行译码器、列译码器、灵敏放大器、电熔丝存储阵列以及上述电熔丝存储阵列的检测电路。
与现有技术相比，本发明的技术方案具有以下优点：
本发明技术方案提供的电熔丝存储阵列的检测电路及方法，通过对待检测的存储单元进行两次读取，根据两次读取的数据能够获知所述待检测的存储单元中的电熔丝在被编程前的电阻值是否在预设的电阻值范围内，从而判断所述待读取的存储单元是否为可被编程的存储单元。与现有技术中在对电熔丝存储阵列编程完毕发现错误后以冗余方式给予替换相比，本发明技术方案提高了所述电熔丝存储阵列的生产良率。进一步，所述电熔丝存储阵列中位于同一列的存储单元共用一个检测单元，减小了所述电熔丝存储阵列的检测电路的面积。
本发明的可选方案中，所述检测单元中的参考电阻的制造工艺与电熔丝的制造工艺相同，因此，所述参考电阻的状态更接近于所述电熔丝的状态，能够提高所述检测电路的检测精度。
本发明的可选方案中，多个检测单元的控制端相连，降低了所述电熔丝存储阵列的检测电路的复杂程度，简化了制造工艺，进一步减小了所述电熔丝存储阵列的检测电路的面积。
本发明的可选方案中，所述待检测的存储单元为至少两个存储单元，所述至少两个存储单元位于不同列，即本发明技术方案的电熔丝存储阵列的检测电路及方法可以同时检测至少两个位于不同列的存储单元，提高了检测所述电熔丝存储阵列的速度。
附图说明
图1是现有的一种存储器的结构示意图；
图2是本发明实施例的存储器的结构示意图；
图3是本发明实施方式的电熔丝存储阵列的检测方法的流程示意图；
图4是本发明实施例的对待检测的存储单元进行第一读取的示意图；
图5是本发明实施例的对待检测的存储单元进行第二读取的示意图。
具体实施方式
正如背景技术中所描述的，由电熔丝构成的存储单元仅能进行一次编程，电熔丝被熔断后便不能被恢复。现有技术中并无有效的检测电路和方法对其进行编程前的检测，仅在编程完毕发现错误后以冗余方式给予替换，电熔丝存储阵列的生产良率较低。
由于电熔丝储存阵列以判断电熔丝是否被熔断来得知存储单元内部储存的数据是0还是1：电熔丝被熔断前，电阻值很小，存储的是数据0；电熔丝被熔断后，电阻值很大，存储的是数据1。并且，电熔丝在被编程前后的电阻差值是确定的。基于上述分析，本发明技术方案提供一种存储器、电熔丝存储阵列的检测电路及方法，通过对被编程前的存储单元进行两次读取，根据两次读取的数据判断该存储单元是否为可被编程的存储单元。
具体地，第一次对未加入参考电阻的存储单元进行读取，所述参考电阻的电阻值为电熔丝在被编程前后的电阻差值，若读取出的数据为0，表示所述存储单元中的电熔丝未被熔断，该存储单元暂定为可被编程的存储单元；若读取出的数据为1，表示所述存储单元中的电熔丝已经被熔断，确定该存储单元为不可被编程的存储单元。
第二次对所述暂定为可被编程的存储单元加入所述参考电阻后进行读取，若读取出的数据为1，表示所述暂定为可被编程的存储单元在被编程后的电阻值正常，为可被编程的存储单元；若读取出的数据为0，表示所述暂定为可被编程的存储单元在被编程后的电阻值过小，确定该存储单元为不可被编程的存储单元。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图2是本发明实施例的存储器的结构示意图。参考图2，所述存储器包括行译码器11、列译码器12、n个灵敏放大器（SA1、SA2、SA3、…、SAn）、电熔丝存储阵列以及所述电熔丝存储阵列的检测电路20。所述电熔丝存储阵列包括m条字线（WL1、WL2、…、WLm）、n条位线（BL1、BL2、BL3、…、BLn）、n个列选通管（M1、M2、M3、…、Mn）以及m行、n列存储单元，m和n为正整数。每个存储单元包括存储晶体管和电熔丝：所述存储晶体管的栅极连接其所在行的字线，所述存储晶体管的漏极连接所述电熔丝的一端，所述存储晶体管的源极接地；所述电熔丝的另一端连接其所在列的位线。所述行译码器11、列译码器12、n个灵敏放大器以及电熔丝存储阵列的具体结构和功能可参考对图1的描述，在此不再赘述。
所述电熔丝存储阵列的检测电路20适于在编程前对构成所述电熔丝存储阵列的存储单元进行检测，根据检测结果判断所述存储单元是否能被编程。在本实施例中，所述电熔丝存储阵列的检测电路20包括n个检测单元：检测单元201、检测单元202、检测单元203、…、检测单元20n。每个检测单元对应连接位于同一列的存储单元：所述检测单元201连接位于第一列的存储单元，所述检测单元202连接位于第二列的存储单元，所述检测单元203连接位于第三列的存储单元，…，所述检测单元20n连接位于第n列的存储单 元。
具体地，每个检测单元包括开关晶体管和参考电阻：所述检测单元201包括开关晶体管K1和参考电阻Rref1，所述检测单元202包括开关晶体管K2和参考电阻Rref2，所述检测单元203包括开关晶体管K3和参考电阻Rref3，···，所述检测单元20n包括开关晶体管Kn和参考电阻Rrefn。
在每个检测单元中，所述开关晶体管的栅极作为所述检测单元的控制端，所述开关晶体管的漏极连接所述参考电阻的一端，所述开关晶体管的源极接地，所述参考电阻的另一端对应连接位于同一列的存储单元中的存储晶体管和电熔丝的连接端。
需要说明的是，所述n个检测单元的控制端可以相互独立，即每个检测单元接收不同的控制信号。在本实施例中，所述n个检测单元的控制端相连并作为所述电熔丝存储阵列的检测电路20的总控制端Select，即所述n个检测单元接收同一个控制信号。所述电熔丝存储阵列的检测电路20通过一条走线就能与给所述总控制端Select提供控制信号的控制电路相连，因此，降低了所述电熔丝存储阵列周边电路的复杂程度，可以简化制造工艺，减小所述电熔丝存储阵列的检测电路20的面积。
所述参考电阻Rref1～参考电阻Rrefn的电阻值均相等，具体可根据存储单元中电熔丝被编程前后的电阻值确定。在本实施例中，所述参考电阻Rref1～参考电阻Rrefn的电阻值等于所述电熔丝被编程后的电阻值减去所述电熔丝被编程前的电阻值。当然，在其他实施例中，也可以根据实际应用需求，设置所述参考电阻Rref1～参考电阻Rrefn的电阻值偏离所述电熔丝被编程后的电阻值减去所述电熔丝被编程前的电阻值一定数值。
在本发明实施例中，所述参考电阻Rref1～参考电阻Rrefn采用与制造所述存储单元中的电熔丝的工艺制造而成。与普通电阻相比，所述参考电阻Rref1～参考电阻Rrefn的状态更接近于所述电熔丝的状态，因此，能够提高所述电熔丝存储阵列的检测电路20的检测精度。
基于所述电熔丝存储阵列的检测电路20，本发明实施例还提供一种电熔丝存储阵列的检测方法，图3是本发明实施方式的电熔丝存储阵列的检测方 法的流程示意图。以图2所示的存储单元10为待检测的存储单元为例，下面对本发明的电熔丝存储阵列的检测电路及方法进行详细说明，所述存储单元10包括电熔丝F和存储晶体管M0。
如步骤S11所述，控制与待检测的存储单元连接的检测单元中的开关晶体管截止。
具体地，所述存储单元10作为待检测的存储单元，其连接的为检测单元201，通过对所述总控制端Select（亦即所述开关晶体管K1的栅极）施加控制信号可控制所述检测单元201中的开关晶体管K1截止。进一步，所述开关晶体管K1为NMOS管，因此，施加低电平信号至所述总控制端Select即可控制所述开关晶体管K1截止。
如步骤S12所述，控制所述待检测的存储单元中的存储晶体管导通，对所述待检测的存储单元进行第一读取。
具体地，图4是对所述存储单元10进行第一读取的示意图。参考图4，所述存储晶体管M0的栅极连接所述行译码器11，通过所述行译码器11的译码可控制所述存储晶体管M0导通。对所述存储单元10进行读取时，通过所述列译码器12的译码控制所述列选通管M1截止，由所述灵敏放大器SA1读取所述存储单元10。由于所述开关晶体管K1截止、所述列选通管M1截止、所述存储晶体管M0导通，所述第一读取的信号流向如图4中带有箭头的走线所示，所述灵敏放大器SA1实际读取的为所述电熔丝F被编程前的电阻值。
如步骤S13所述：在所述第一读取读到数据0时，控制与所述待检测的存储单元连接的检测单元中的开关晶体管导通。
所述第一读取实际获取的为所述电熔丝F被编程前的电阻值，若读取出的数据为0，表示所述电熔丝F被编程前的电阻值小于所述灵敏放大器SA1中作为基准的参考电阻的电阻值，即所述电熔丝F未被熔断，所述存储单元10可暂定为可被编程的存储单元。施加高电平信号至所述总控制端Select，控制所述开关晶体管K1导通，准备再次对所述存储单元10进行读取，即执行步骤S14。
如步骤S16所述，在所述第一读取读到数据1时，判断所述待检测的存 储单元为不可被编程的存储单元。
若所述第一读取读到的数据为1，表示所述电熔丝F被编程前的电阻值已经大于或等于所述灵敏放大器SA1中作为基准的参考电阻的电阻值，即所述电熔丝F已经被熔断，可确定所述存储单元10为不可被编程的存储单元，对所述存储单元10的检测结束。
如步骤S14所述，控制所述待检测的存储单元中的存储晶体管截止，对所述待检测的存储单元进行第二读取。
具体地，图5是对所述存储单元10进行第二读取的示意图。参考图5，通过所述行译码器11的译码可控制所述存储晶体管M0截止。对所述存储单元10进行读取时，通过所述列译码器12的译码控制所述列选通管M1截止，由所述灵敏放大器SA1读取所述存储单元10。由于所述开关晶体管K1导通、所述列选通管M1截止、所述存储晶体管M0截止，所述第二读取的信号流向如图5中带有箭头的走线所示，所述灵敏放大器SA1实际读取的为所述电熔丝F被编程前的电阻值加上所述参考电阻Rref1的电阻值。
如步骤S15所述，在所述第二读取读到数据1时，判断所述待检测的存储单元为可被编程的存储单元。
所述第二读取实际获取的为所述电熔丝F被编程前的电阻值加上所述参考电阻Rref1的电阻值，而所述参考电阻Rref1的电阻值等于所述电熔丝F被编程后的电阻值减去所述电熔丝F被编程前的电阻值，因此，所述第二读取获取的为所述电熔丝F被编程后的电阻值。若读取出的数据为1，表示所述电熔丝F被编程后的电阻值大于或等于所述灵敏放大器SA1中作为基准的参考电阻的电阻值，所述存储单元10在被编程后的电阻值正常，确定所述存储单元10为可被编程的存储单元，对所述存储单元10的检测结束。
如步骤S17所述，在所述第二读取读到数据0时，判断所述待检测的存储单元为不可被编程的存储单元。
若所述第二读取读到的数据为0，表示所述存储单元10在被编程后的电阻值过小，未能达到被正常编程的标志值，确定所述存储单元10为不可被编程的存储单元，对所述存储单元10的检测结束。
需要说明的是，在上述实施例中，是以检测单个存储单元为例进行说明，本发明技术方案提供的电熔丝存储阵列的检测电路及方法也可同时对至少两个存储单元进行检测。由于所述电熔丝存储阵列中位于同一列的存储单元共用一个灵敏放大器，因此，所述至少两个存储单元位于不同列。同时检测至少两个存储单元的方法与检测单个存储单元的方法类似，可参考前述实施例的描述，在此不再赘述。通过同时检测多个存储单元，提高了检测所述电熔丝存储阵列的速度。
综上所述，本发明技术方案提供的存储器、电熔丝存储阵列的检测电路及方法，通过对待检测的存储单元进行两次读取，根据两次读取的数据能够判断所述待读取的存储单元是否为可被编程的存储单元，提高了所述电熔丝存储阵列的生产良率。进一步，所述电熔丝存储阵列中位于同一列的存储单元共用一个检测单元，减小了所述电熔丝存储阵列的检测电路的面积。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。