源线偏置电路及其电压补偿单元 【技术领域】
本发明涉及存储器电路，特别涉及一种源线偏置电路及其电压补偿单元。背景技术 存储器 ( 例如，快闪存储器 Flash memory) 的存储单元通常包括四个引线 ：位 线 (BL， bit-line)、 字 线 (WL， word-line)、 源 线 (SL， source-line) 和 基 线 (SBL， sub-line)，分别对应耦接 MOS 晶体管的漏极、栅极、源极和基极。
一 般， 在 对 存 储 器 的 存 储 单 元 进 行 写 操 作 时， 例 如 编 程 (program) 和 擦 除 (erase) 模式，需要将源线的电压偏置到高电压 (high voltage)。 图 1 显示了源线偏置的基 本路径 ：电荷泵单元 11 和调整单元 12 提供稳定的偏置电压 HV ；源线电压产生单元 13 在 源线需要偏置时 ( 例如在编程模式下，写控制信号 WR_ENB 为低电平 ) 将源线电压 VSL 偏置到偏置电压 HV ；源线驱动单元 14 在相应的源线被选中时 ( 如源线选择信号 SL_ENB 为低电平 ) 将源线 SL 的电压偏置到源线电压 VSL，即偏置电压 HV。
在写操作时，源线上会有电流，由于用户对存储单元进行写操作是随机的 ( 写 数据 “0” 或 “1” )，相应在写操作时源线的负载 (loading) 会不同，因此，源线上的 电压值会因源线偏置路径 ( 偏置电压 HV 到源线 SL 的电压的传输路径 ) 的压降而产生偏 差。 如图 2 所示的源线偏置路径，电压补偿单元 15 用于补偿源线上的电压偏差， Iwr 是 写操作时源线的电流值，其与工艺有关 ；X*Iwr 表示根据当前源线的负载需要补偿的电 流值，其被电流转换电压单元 151 转换为要补偿的电压值后控制转换单元 152 将偏置电压 HV 转换成补偿电压 HV_CPS，源线 SL 的电压被偏置到补偿电压 HV_CPS。
图 3 是现有的源线偏置电路的一个实例电路图，结合图 2，电压补偿单元 15 的电 流转换电压单元 151 包括电阻 Rc，转换单元 152 包括转换晶体管 mn1，源线电压产生单 元 13 包括第一开关晶体管 mp1，源线驱动单元 14 包括第二开关晶体管 mp2 和下拉晶体 管 mn2。
然而，整个源线偏置路径 ( 偏置电压 HV 到源线 SL 的电压 ) 的压降因 MOS 晶 体管工艺变化也会有偏差，如在慢工艺角 (slow process corner) 情况下，第一开关晶体 管 mp1 和第二开关晶体管 mp2 的阈值电压大，源线偏置路径的压降会大些 ；在快工艺角 (fast process corner) 情况下，第一开关晶体管 mp1 和第二开关晶体管 mp2 的阈值电压小， 源线偏置路径的压降会小些。 而在图 3 所示的电路中，由于电阻 Rc 不会随工艺而变化， 因此电压补偿单元 15 无法补偿整个源线偏置路径的压降偏差。
发明内容 本发明解决的问题是提供一种源线偏置电路及其电压补偿单元，以补偿因工艺 变化而引起的源线偏置路径的压降偏差。
为解决上述问题，本发明实施方式提供一种源线偏置电路的电压补偿单元，包 括 ：电流转换电压单元，包括与源线偏置路径中的晶体管类型、数量和沟道长度相同的
跟踪晶体管，所述跟踪晶体管将输入的源线补偿电流转换为源线补偿电压 ；转换单元， 以所述源线补偿电压补偿输入的偏置电压，获得补偿电压。
为解决上述问题，本发明实施方式还提供一种源线偏置电路，包括 ：
电流转换电压单元，包括与源线偏置路径中的晶体管类型、数量和沟道长度相 同的跟踪晶体管，所述跟踪晶体管将输入的源线补偿电流转换为源线补偿电压 ；
转换单元，以所述源线补偿电压补偿输入的偏置电压，获得补偿电压 ；
源线电压产生单元，在写操作时，将源线电压偏置到所述补偿电压 ；
源线驱动单元，在源线被选中时，将源线的电压偏置到所述源线电压。
与现有技术相比，上述技术方案采用与源线偏置路径中的晶体管类型、数量和 沟道长度相同的晶体管来跟踪源线偏置路径的电压变化，也就是说，用与源线偏置路径 中的晶体管的工艺变化情况相同的晶体管来跟踪因工艺变化引起的电压变化，因此上述 技术方案可以补偿因工艺变化而引起的整个源线偏置路径的压降偏差。 附图说明
图 1 是一种源线偏置的基本路径示意图 ；
图 2 是一种具有电压补偿的源线偏置的路径示意图 ； 图 3 是现有的源线偏置电路的实例电路图 ； 图 4 是本发明源线偏置电路的实施例电路图。具体实施方式
本发明实施方式采用与源线偏置路径中的晶体管类型、数量和沟道长度相同的 晶体管来跟踪源线偏置路径的电压变化。
本发明实施方式的源线偏置电路的电压补偿单元包括 ：
电流转换电压单元，包括与源线偏置路径中的晶体管类型、数量和沟道长度相 同的跟踪晶体管，所述跟踪晶体管将输入的源线补偿电流转换为源线补偿电压 ；
转换单元，以所述源线补偿电压补偿输入的偏置电压，获得补偿电压。
本发明实施方式的源线偏置电路包括上述的电压补偿单元。
下面结合附图和实施例对本发明实施方式进行详细的说明。请参考图 4，本实施 例的源线偏置电路包括 ：电压补偿单元 25、源线电压产生单元 13 和源线驱动单元 14。
电压补偿单元 25 用于补偿源线 SL 上的电压偏差和源线偏置路径的压降偏差，包 括 ：电流转换电压单元 251 和转换单元 252。
电流转换电压单元 251，包括与源线偏置路径中的晶体管类型、数量和沟道长度 相同的跟踪晶体管，所述跟踪晶体管将输入的源线补偿电流 X*Iwr 转换为源线补偿电压 SL_CPS ；
转换单元，以所述源线补偿电压 SL_CPS 补偿偏置电压 HV，获得补偿电压 HV_ CPS。
图 4 所示的源线偏置路径包括 2 个 PMOS 晶体管 mp1、mp2，因此，电流转换电 压单元 251 包括沟道长度与晶体管 mp1、 mp2 相同的 2 个 PMOS 晶体管 mp1_dm、 mp2_ dm。具体来说，电流转换电压单元 251 包括第一跟踪晶体管 mp1_dm 和第二跟踪晶体 管 mp2。 第一跟踪晶体管 mp1_dm 和第二跟踪晶体管 mp2 为栅极接低电压的 PMOS 晶体 管，因此处于常开状态 ；第一跟踪晶体管 mp1_dm 的源极输入偏置电压 HV，第一跟踪晶 体管 mp1_dm 的漏极连接第二跟踪晶体管 mp2_dm 的源极，第二跟踪晶体管 mp2_dm 的漏 极输入源线补偿电流 X*Iwr， Iwr 为写操作时的电流值， X*Iwr 为对应当前源线的负载所 需补偿的电流值，第二跟踪晶体管 mp2_dm 的漏极电压为源线补偿电压 SL_CPS。 X 值应 尽可能的小，以减小电荷泵的输出电流负载，通常 X 值选择为小于 1 的值。
转换单元 252 包括转换晶体管 mn1。 转换晶体管 mn1 为 NMOS 晶体管，栅极连 接第二跟踪晶体管 mp2_dm 的漏极 ( 即输入源线补偿电压 SL_CPS)，源极输入偏置电压 HV，漏极输出补偿电压 HV_CPS。
源线电压产生单元 13，在写操作时，将源线电压 VSL 偏置到补偿电压 HV_ CPS。 源线电压产生单元 13 包括第一开关晶体管 mp1，第一开关晶体管 mp1 为 PMOS 晶 体管，栅极输入写控制信号 WR_ENB，源极输入补偿电压 HV_CPS( 即与转换晶体管 mn1 的漏极连接 )，漏极输出源线电压 VSL。 在写操作 ( 例如编程模式 ) 时，源线 SL 需要偏 置，写控制信号 WR_ENB 为低电平。
源线驱动单元 14，在源线 SL 被选中时，将源线 SL 的电压偏置到源线电压 VSL。 源线驱动单元 14 包括第二开关晶体管 mp2，第二开关晶体管 mp2 为 PMOS 晶体 管，栅极输入源线选择信号 SL_ENB，源极输入源线电压 VSL( 即与第一开关晶体管 mp1 的漏极连接 )，漏极连接源线 SL。 在选中源线 SL 时，源线选择信号 SL_ENB 为低电平。
源线驱动单元 14 还包括下拉晶体管 mn2，下拉晶体管 mn2 为 NMOS 晶体管， 栅极输入源线选择信号 SL_ENB，源极接低电压，漏极连接源线 SL( 即与第二开关晶体管 mp2 的漏极连接 )。 在未选中源线 SL 时，源线选择信号 SL_ENB 为高电平，下拉晶体管 mn2 将源线 SL 下拉至低电平。
在其他实施例中，第一开关晶体管和第二开关晶体管也可以是 NMOS 晶体管， 栅极分别输入高电平有效的写控制信号和源线选择信号 ；相应地，电流转换电压单元 251 的第一跟踪晶体管和第二跟踪晶体管也应是 NMOS 晶体管。
比较图 3 和图 4 的电路，在源线 SL 上有负载 ( 例如对存储单元写数据 “0” ) 时，向源线提供大电压，因此设置 X ＝ 0，图 3 和图 4 所示的源线 SL 的电压 VSL 表示为 ：
VSL ＝ HV-Vt-Vds(mp1)-Vds(mp2) (1)
其中， Vt 为转换晶体管 mn1 的阈值电压， Vds(mp1)、 Vds(mp2) 分别为第一开关晶体 管 mp1 和第二开关晶体管 mp2 的源漏压降。
在源线 SL 上没有负载 ( 例如对存储单元写数据 “1”) 时，向源线提供小电压， 因此设置 X ＝最大值 ( 通常 X 值小于 1)，图 3 所示的源线 SL 的电压 VSL 表示为 ：
VSL ＝ HV-Vt-Rc*X*Iwr (2)
而图 4 所示的源线 SL 的电压 VSL 表示为 ：
VSL ＝ HV-Vt-Vds(mpl_dm)-Vds(mp2_dm) (3)
其中， Vds(mp1_dm)、 Vds(mp2_dm) 分别为第一跟踪晶体管 mp1_dm 和第二跟踪晶体管 mp2_dm 的源漏压降。
对于图 3 所示的电路，结合式 (2) 可知，设置 X 值和 / 或 Rc 值就可以补偿源线的电压偏差。 但是，由于 Rc 值不会随工艺变化，因此，无法补偿因工艺变化而引起的整 个源线偏置路径的压降偏差。
对于图 4 所示的电路，结合式 (3) 可知，设置 X 值和 / 或第一跟踪晶体管 mp1_ dm、第二跟踪晶体管 mp2_dm 的沟道宽度就可以补偿源线的电压偏差。 并且，由于第一 跟踪晶体管 mp1_dm、第二跟踪晶体管 mp2_dm 随工艺变化，因此，也可以补偿因工艺变 化而引起的整个源线偏置路径的压降偏差。 具体来说，第一跟踪晶体管 mp1_dm 和第二 跟踪晶体管 mp2_dm 的类型和沟道长度与源线偏置路径中的第一开关晶体管 mp1 和第二 开关晶体管 mp2 的类型和沟道长度相同，因此，第一开关晶体管 mp1 和第二开关晶体管 mp2 的工艺变化可以反映在第一跟踪晶体管 mp1_dm 和第二跟踪晶体管 mp2_dm 的工艺 变化，从式 (3) 和 (1) 对应比较也可以看到，第一跟踪晶体管 mp1_dm 和第二跟踪晶体管 mp2_dm 因工艺变化引起的压降可以跟踪第一开关晶体管 mp1 和第二开关晶体管 mp2 因 工艺变化引起的压降。
另外，如前所述，为了减小电荷泵的输出电流负载， X 值应尽可能的小。 对于 图 3 所示的电路，X 值不能太小，因为 X 值越小，相应地电阻 Rc 要越大，大电阻不仅会 增加芯片面积，还会增大寄生电容。 而对于图 4 所示的电路， X 值则可以做到尽可能的 小，因为跟踪晶体管 mp1_dm、 mp2_dm 不会受 X 值的影响。 综上所述，上述技术方案采用与源线偏置路径中的晶体管类型、数量和沟道长 度相同的晶体管来跟踪源线偏置路径的电压变化，因此可以补偿因工艺变化而引起的整 个源线偏置路径的压降偏差。
本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域 技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明 的保护范围应当以本发明权利要求所界定的范围为准。