源线偏置电路及其电压补偿单元.pdf

1、10申请公布号CN102013266A43申请公布日20110413CN102013266ACN102013266A21申请号200910195620422申请日20090907G11C5/1420060171申请人上海宏力半导体制造有限公司地址201203上海市浦东张江高科技园区祖冲之路1399号72发明人杨光军74专利代理机构北京集佳知识产权代理有限公司11227代理人吴靖靓李丽54发明名称源线偏置电路及其电压补偿单元57摘要一种源线偏置电路及其电压补偿单元，所述源线偏置电路的电压补偿单元包括电流转换电压单元，包括与源线偏置路径中的晶体管类型、数量和沟道长度相同的跟踪晶体管，所述跟踪晶体管

2、将输入的源线补偿电流转换为源线补偿电压；转换单元；以所述源线补偿电压补偿输入的偏置电压，获得补偿电压。所述源线偏置电路及其电压补偿单元可以补偿因工艺变化而引起的整个源线偏置路径的压降偏差。51INTCL19中华人民共和国国家知识产权局12发明专利申请权利要求书1页说明书4页附图3页CN102013273A1/1页21一种源线偏置电路的电压补偿单元，其特征在于，包括电流转换电压单元，包括与源线偏置路径中的晶体管类型、数量和沟道长度相同的跟踪晶体管，所述跟踪晶体管将输入的源线补偿电流转换为源线补偿电压；转换单元，以所述源线补偿电压补偿输入的偏置电压，获得补偿电压。2根据权利要求1所述的源线偏置电路

3、的电压补偿单元，其特征在于，所述输入的源线补偿电流为写操作电流的X倍，其中，X小于1。3根据权利要求1所述的源线偏置电路的电压补偿单元，其特征在于，所述电流转换电压单元包括处于常开状态的第一跟踪晶体管和第二跟踪晶体管，其中，第一跟踪晶体管的源极输入偏置电压，漏极连接第二跟踪晶体管的源极，第二跟踪晶体管的漏极输入源线补偿电流，第二跟踪晶体管的漏极电压为源线补偿电压。4根据权利要求1所述的源线偏置电路的电压补偿单元，其特征在于，所述转换单元包括转换晶体管，栅极输入源线补偿电压，源极输入偏置电压，漏极输出补偿电压。5一种源线偏置电路，其特征在于，包括电流转换电压单元，包括与源线偏置路径中的晶体管类型

4、、数量和沟道长度相同的跟踪晶体管，所述跟踪晶体管将输入的源线补偿电流转换为源线补偿电压；转换单元，以所述源线补偿电压补偿输入的偏置电压，获得补偿电压；源线电压产生单元，在写操作时，将源线电压偏置到所述补偿电压；源线驱动单元，在源线被选中时，将源线的电压偏置到所述源线电压。6根据权利要求5所述的源线偏置电路，其特征在于，所述输入的源线补偿电流为写操作电流的X倍，其中，X小于1。7根据权利要求5所述的源线偏置电路，其特征在于，所述电流转换电压单元包括处于常开状态的第一跟踪晶体管和第二跟踪晶体管，其中，第一跟踪晶体管的源极输入偏置电压，漏极连接第二跟踪晶体管的源极，第二跟踪晶体管的漏极输入源线补偿电

5、流，第二跟踪晶体管的漏极电压为源线补偿电压。8根据权利要求5所述的源线偏置电路，其特征在于，所述转换单元包括转换晶体管，栅极输入源线补偿电压，源极输入偏置电压，漏极输出补偿电压。9根据权利要求5所述的源线偏置电路，其特征在于，所述源线电压产生单元包括第一开关晶体管，栅极输入写控制信号，源极输入补偿电压，漏极输出源线电压。10根据权利要求5所述的源线偏置电路，其特征在于，所述源线驱动单元包括第二开关晶体管，栅极输入源线选择信号，源极输入源线电压，漏极连接源线。11根据权利要求10所述的源线偏置电路，其特征在于，还包括下拉晶体管，栅极输入源线选择信号，源极接低电压，漏极连接源线。权利要求书CN10

6、2013266ACN102013273A1/4页3源线偏置电路及其电压补偿单元技术领域0001本发明涉及存储器电路，特别涉及一种源线偏置电路及其电压补偿单元。背景技术0002存储器例如，快闪存储器FLASHMEMORY的存储单元通常包括四个引线位线BL，BITLINE、字线WL，WORDLINE、源线SL，SOURCELINE和基线SBL，SUBLINE，分别对应耦接MOS晶体管的漏极、栅极、源极和基极。0003一般，在对存储器的存储单元进行写操作时，例如编程PROGRAM和擦除ERASE模式，需要将源线的电压偏置到高电压HIGHVOLTAGE。图1显示了源线偏置的基本路径电荷泵单元11和调整

7、单元12提供稳定的偏置电压HV；源线电压产生单元13在源线需要偏置时例如在编程模式下，写控制信号WR_ENB为低电平将源线电压VSL偏置到偏置电压HV；源线驱动单元14在相应的源线被选中时如源线选择信号SL_ENB为低电平将源线SL的电压偏置到源线电压VSL，即偏置电压HV。0004在写操作时，源线上会有电流，由于用户对存储单元进行写操作是随机的写数据“0”或“1”，相应在写操作时源线的负载LOADING会不同，因此，源线上的电压值会因源线偏置路径偏置电压HV到源线SL的电压的传输路径的压降而产生偏差。如图2所示的源线偏置路径，电压补偿单元15用于补偿源线上的电压偏差，IWR是写操作时源线的电

8、流值，其与工艺有关；XIWR表示根据当前源线的负载需要补偿的电流值，其被电流转换电压单元151转换为要补偿的电压值后控制转换单元152将偏置电压HV转换成补偿电压HV_CPS，源线SL的电压被偏置到补偿电压HV_CPS。0005图3是现有的源线偏置电路的一个实例电路图，结合图2，电压补偿单元15的电流转换电压单元151包括电阻RC，转换单元152包括转换晶体管MN1，源线电压产生单元13包括第一开关晶体管MP1，源线驱动单元14包括第二开关晶体管MP2和下拉晶体管MN2。0006然而，整个源线偏置路径偏置电压HV到源线SL的电压的压降因MOS晶体管工艺变化也会有偏差，如在慢工艺角SLOWPRO

9、CESSCORNER情况下，第一开关晶体管MP1和第二开关晶体管MP2的阈值电压大，源线偏置路径的压降会大些；在快工艺角FASTPROCESSCORNER情况下，第一开关晶体管MP1和第二开关晶体管MP2的阈值电压小，源线偏置路径的压降会小些。而在图3所示的电路中，由于电阻RC不会随工艺而变化，因此电压补偿单元15无法补偿整个源线偏置路径的压降偏差。发明内容0007本发明解决的问题是提供一种源线偏置电路及其电压补偿单元，以补偿因工艺变化而引起的源线偏置路径的压降偏差。0008为解决上述问题，本发明实施方式提供一种源线偏置电路的电压补偿单元，包括电流转换电压单元，包括与源线偏置路径中的晶体管类型

10、、数量和沟道长度相同的说明书CN102013266ACN102013273A2/4页4跟踪晶体管，所述跟踪晶体管将输入的源线补偿电流转换为源线补偿电压；转换单元，以所述源线补偿电压补偿输入的偏置电压，获得补偿电压。0009为解决上述问题，本发明实施方式还提供一种源线偏置电路，包括0010电流转换电压单元，包括与源线偏置路径中的晶体管类型、数量和沟道长度相同的跟踪晶体管，所述跟踪晶体管将输入的源线补偿电流转换为源线补偿电压；0011转换单元，以所述源线补偿电压补偿输入的偏置电压，获得补偿电压；0012源线电压产生单元，在写操作时，将源线电压偏置到所述补偿电压；0013源线驱动单元，在源线被选中时

11、，将源线的电压偏置到所述源线电压。0014与现有技术相比，上述技术方案采用与源线偏置路径中的晶体管类型、数量和沟道长度相同的晶体管来跟踪源线偏置路径的电压变化，也就是说，用与源线偏置路径中的晶体管的工艺变化情况相同的晶体管来跟踪因工艺变化引起的电压变化，因此上述技术方案可以补偿因工艺变化而引起的整个源线偏置路径的压降偏差。附图说明0015图1是一种源线偏置的基本路径示意图；0016图2是一种具有电压补偿的源线偏置的路径示意图；0017图3是现有的源线偏置电路的实例电路图；0018图4是本发明源线偏置电路的实施例电路图。具体实施方式0019本发明实施方式采用与源线偏置路径中的晶体管类型、数量和沟

12、道长度相同的晶体管来跟踪源线偏置路径的电压变化。0020本发明实施方式的源线偏置电路的电压补偿单元包括0021电流转换电压单元，包括与源线偏置路径中的晶体管类型、数量和沟道长度相同的跟踪晶体管，所述跟踪晶体管将输入的源线补偿电流转换为源线补偿电压；0022转换单元，以所述源线补偿电压补偿输入的偏置电压，获得补偿电压。0023本发明实施方式的源线偏置电路包括上述的电压补偿单元。0024下面结合附图和实施例对本发明实施方式进行详细的说明。请参考图4，本实施例的源线偏置电路包括电压补偿单元25、源线电压产生单元13和源线驱动单元14。0025电压补偿单元25用于补偿源线SL上的电压偏差和源线偏置路径

13、的压降偏差，包括电流转换电压单元251和转换单元252。0026电流转换电压单元251，包括与源线偏置路径中的晶体管类型、数量和沟道长度相同的跟踪晶体管，所述跟踪晶体管将输入的源线补偿电流XIWR转换为源线补偿电压SL_CPS；0027转换单元，以所述源线补偿电压SL_CPS补偿偏置电压HV，获得补偿电压HV_CPS。0028图4所示的源线偏置路径包括2个PMOS晶体管MP1、MP2，因此，电流转换电压单元251包括沟道长度与晶体管MP1、MP2相同的2个PMOS晶体管MP1_DM、MP2_DM。说明书CN102013266ACN102013273A3/4页50029具体来说，电流转换电压单元

14、251包括第一跟踪晶体管MP1_DM和第二跟踪晶体管MP2。第一跟踪晶体管MP1_DM和第二跟踪晶体管MP2为栅极接低电压的PMOS晶体管，因此处于常开状态；第一跟踪晶体管MP1_DM的源极输入偏置电压HV，第一跟踪晶体管MP1_DM的漏极连接第二跟踪晶体管MP2_DM的源极，第二跟踪晶体管MP2_DM的漏极输入源线补偿电流XIWR，IWR为写操作时的电流值，XIWR为对应当前源线的负载所需补偿的电流值，第二跟踪晶体管MP2_DM的漏极电压为源线补偿电压SL_CPS。X值应尽可能的小，以减小电荷泵的输出电流负载，通常X值选择为小于1的值。0030转换单元252包括转换晶体管MN1。转换晶体管M

15、N1为NMOS晶体管，栅极连接第二跟踪晶体管MP2_DM的漏极即输入源线补偿电压SL_CPS，源极输入偏置电压HV，漏极输出补偿电压HV_CPS。0031源线电压产生单元13，在写操作时，将源线电压VSL偏置到补偿电压HV_CPS。源线电压产生单元13包括第一开关晶体管MP1，第一开关晶体管MP1为PMOS晶体管，栅极输入写控制信号WR_ENB，源极输入补偿电压HV_CPS即与转换晶体管MN1的漏极连接，漏极输出源线电压VSL。在写操作例如编程模式时，源线SL需要偏置，写控制信号WR_ENB为低电平。0032源线驱动单元14，在源线SL被选中时，将源线SL的电压偏置到源线电压VSL。源线驱动单

16、元14包括第二开关晶体管MP2，第二开关晶体管MP2为PMOS晶体管，栅极输入源线选择信号SL_ENB，源极输入源线电压VSL即与第一开关晶体管MP1的漏极连接，漏极连接源线SL。在选中源线SL时，源线选择信号SL_ENB为低电平。0033源线驱动单元14还包括下拉晶体管MN2，下拉晶体管MN2为NMOS晶体管，栅极输入源线选择信号SL_ENB，源极接低电压，漏极连接源线SL即与第二开关晶体管MP2的漏极连接。在未选中源线SL时，源线选择信号SL_ENB为高电平，下拉晶体管MN2将源线SL下拉至低电平。0034在其他实施例中，第一开关晶体管和第二开关晶体管也可以是NMOS晶体管，栅极分别输入高

17、电平有效的写控制信号和源线选择信号；相应地，电流转换电压单元251的第一跟踪晶体管和第二跟踪晶体管也应是NMOS晶体管。0035比较图3和图4的电路，在源线SL上有负载例如对存储单元写数据“0”时，向源线提供大电压，因此设置X0，图3和图4所示的源线SL的电压VSL表示为0036VSLHVVTVDSMP1VDSMP210037其中，VT为转换晶体管MN1的阈值电压，VDSMP1、VDSMP2分别为第一开关晶体管MP1和第二开关晶体管MP2的源漏压降。0038在源线SL上没有负载例如对存储单元写数据“1”时，向源线提供小电压，因此设置X最大值通常X值小于1，图3所示的源线SL的电压VSL表示为0

18、039VSLHVVTRCXIWR20040而图4所示的源线SL的电压VSL表示为0041VSLHVVTVDSMPL_DMVDSMP2_DM30042其中，VDSMP1_DM、VDSMP2_DM分别为第一跟踪晶体管MP1_DM和第二跟踪晶体管MP2_DM的源漏压降。0043对于图3所示的电路，结合式2可知，设置X值和/或RC值就可以补偿源线说明书CN102013266ACN102013273A4/4页6的电压偏差。但是，由于RC值不会随工艺变化，因此，无法补偿因工艺变化而引起的整个源线偏置路径的压降偏差。0044对于图4所示的电路，结合式3可知，设置X值和/或第一跟踪晶体管MP1_DM、第二跟踪

19、晶体管MP2_DM的沟道宽度就可以补偿源线的电压偏差。并且，由于第一跟踪晶体管MP1_DM、第二跟踪晶体管MP2_DM随工艺变化，因此，也可以补偿因工艺变化而引起的整个源线偏置路径的压降偏差。具体来说，第一跟踪晶体管MP1_DM和第二跟踪晶体管MP2_DM的类型和沟道长度与源线偏置路径中的第一开关晶体管MP1和第二开关晶体管MP2的类型和沟道长度相同，因此，第一开关晶体管MP1和第二开关晶体管MP2的工艺变化可以反映在第一跟踪晶体管MP1_DM和第二跟踪晶体管MP2_DM的工艺变化，从式3和1对应比较也可以看到，第一跟踪晶体管MP1_DM和第二跟踪晶体管MP2_DM因工艺变化引起的压降可以跟踪

20、第一开关晶体管MP1和第二开关晶体管MP2因工艺变化引起的压降。0045另外，如前所述，为了减小电荷泵的输出电流负载，X值应尽可能的小。对于图3所示的电路，X值不能太小，因为X值越小，相应地电阻RC要越大，大电阻不仅会增加芯片面积，还会增大寄生电容。而对于图4所示的电路，X值则可以做到尽可能的小，因为跟踪晶体管MP1_DM、MP2_DM不会受X值的影响。0046综上所述，上述技术方案采用与源线偏置路径中的晶体管类型、数量和沟道长度相同的晶体管来跟踪源线偏置路径的电压变化，因此可以补偿因工艺变化而引起的整个源线偏置路径的压降偏差。0047本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。说明书CN102013266ACN102013273A1/3页7图1图2说明书附图CN102013266ACN102013273A2/3页8图3说明书附图CN102013266ACN102013273A3/3页9图4说明书附图CN102013266A