可避免产生扭曲效应的浅沟道隔离组件的制造方法 【技术领域】
本发明是关于一种形成浅沟道隔离组件(shallow trench isolation，STI)的方法，特别是关于一种可避免产生扭曲效应(kick effect)的浅沟道隔离组件的制造方法。
背景技术
通常，当组件尺寸愈作愈小，积集度愈来愈高的情况下，传统使用局部硅氧化(local oxidation ofsilicon，LOCOS)的隔离结构易造成鸟嘴效应(bird’s beak effect)，因此现今的半导体组件的隔离结构普遍已采取浅沟道隔离结构作为组件间的隔离区。
由于沟道组件在半导体组件中扮演很重要的角色，以浅沟道隔离组件为例，其角落结构的凹陷(recess)现象，会造成半导体组件品质降低，例如出现扭曲效应(kick effect)。浅沟道隔离组件的角落结构产生凹陷的原因，是由于角落氧化层在制造过程中大量流失所造成的，如图1所示，在一半导体基底10中形成一沟道12，再在沟道12表面形成一衬氧化层14及填充一氧化物16，以形成浅沟道隔离组件。在制造工序的进行过程中，习知沟道组件形成后，由于衬氧化层14与氧化物16的凹缩，常会造成其角落结构18产生凹陷的现象；此种角落结构18凹缩的问题，在后续制造的工序中，使多晶硅或其它材质有机会进入内缩的位置而填入其中，如此将会造成启始电压(threshold voltage，Vt)降低，偏离组件设计地特定值，进而造成组件电性品质降低，并在组件中产生扭曲效应。
【发明内容】
本发明的主要目的是提供一种可避免产生扭曲效应的浅沟道隔离组件的制造方法，其系利用衬氧化层上的掺杂介电层的处理，减少浅沟道角落凹陷所造成的启始电压降低，以有效提高启始电压并减少凹陷现象产生。
本发明的另一目的是提供一种可避免产生扭曲效应的浅沟道隔离组件的制造方法，其系可有效减少扭曲效应的产生，以藉此增进组件特性(device characteristics)及电性品质。
为达到上述的目的，本发明提供一半导体结构，其上形成有一图案化掩膜层；以该图案化掩膜层为掩膜，蚀刻部分该半导体结构，以形成浅沟道；在该半导体结构上依序形成一衬氧化层及一掺杂介电层，使其覆盖在浅沟道表面；接着再形成一层氧化物于该半导体结构上而填满该浅沟道，此时掺杂介电层中的掺质会扩散至该浅沟道周围的半导体结构中，最后去除半导体结构表面多余的该氧化物与图案化掩膜层，以形成沟道式隔离组件。
更优的是，本发明该半导体结构是由一半导体基底及其表面的垫氧化层所组成，使该沟道形成于该半导体基底中。进一步的，该垫氧化层由氧化硅所组成的。
更优的是，本发明该图案化掩膜层为图案化氮化硅掩膜层。
更优的是，本发明该衬氧化层是利用高温热氧化法形成的。
更优的是，本发明该掺杂介电层中的掺质包含使用N型或P型掺质。
更优的是，本发明该掺杂介电层由硼磷硅玻璃(BPSG)、氮化硼或氧氯化磷所构成。
更优的是，本发明形成该氧化物的方式是利用高密度电浆沉积法(HDP)形成。
更优的是，本发明中扩散至该半导体结构中的该掺质可用以调整组件启始电压。
更优的是，本发明该半导体结构为一绝缘层上有硅(SOI)的结构，使该浅沟道形成于该绝缘层上有硅的结构中。
更优的是，本发明该半导体结构是一内层介电材料(ILD)结构，使该浅沟道形成于该内层介电材料结构中。
本发明的优点是利用衬氧化层上的掺杂介电层的掺质处理有效提高了启始电压并减少了凹陷现象的产生，并藉此减少了扭曲效应的产生，进而达到增进组件特性及电性品质的功效。
【附图说明】
图1为习知的浅沟道隔离组件的结构剖视图。
图2(a)至图2(e)为本发明在制作浅沟道隔离组件的各步骤构造剖视图。
【具体实施方式】
为了使本发明的上述目的、技术内容、和特点能更明显易懂，下文特举一较佳实施例，并配合附图，作详细说明。
习知因浅沟道隔离组件内的凹陷现象，导致扭曲效应的产生，进而使组件特性，影响组件的良率及电性品质。而本发明系利用衬氧化层上的掺杂介电层的掺质处理来改善习知技术的缺点，以避免产生凹陷(recess)及扭曲效应(kick effect)，并同时达到保持组件特性的目的。
请参照图2(a)至图2(e)所示，图2(a)至图2(e)为本发明的一较佳实施例在制作浅沟道隔离组件的各步骤构造剖视图，如图所示，本发明所揭示的制造方法系包括有下列步骤：如图2(a)所示，先提供一半导体基底20，并利用化学气相沉积技术在该半导体基底20表面形成一垫氧化层(padoxide)22，其系通常由二氧化硅所组成；再利用微影蚀刻技术，在垫氧化层22表面形成一图案化氮化硅掩膜层24。
其中，在此较佳实施例中，系以具有垫氧化层22的半导体基底20来作为半导体结构，除此之外，半导体结构亦可为绝缘层上有硅(Silicon OnInsulator，SOI)的结构，或是包含内层介电材料(inter-layer dielectric，ILD)结构的半导体组件。
接着，以该图案化氮化硅掩膜层24为掩膜(Mask)，利用一般蚀刻技术，蚀刻去除未覆盖有氮化硅掩膜层24的垫氧化层22与半导体基底20，如图2(b)所示，将露出的垫氧化层22与半导体基底20蚀刻移除后，即可在半导体基底20中形成一浅沟道26结构。
进一步的，进行高温热氧化步骤，请参阅图2(c)图所示，在半导体基底20上沉积形成一衬氧化层(liner oxide)28，使其覆盖浅沟道26表面，以作为绝缘保护之用。然后，再在衬氧化层28表面形成一作为掺杂介电层的硼磷硅玻璃(BPSG)层30，使硼磷硅玻璃层30亦覆盖在浅沟道26上，且在此硼磷硅玻璃层30中所掺杂的掺质为硼离子。
然后，如图2(d)所示，利用高密度电浆沉积(Hifh Density Plasma，HDP)方式，在半导体基底20上形成一层氧化物32，使得氧化物32填满该浅沟道26，并覆盖在硼磷硅玻璃30表面；此时，硼磷硅玻璃层30中的硼掺质会扩散至该浅沟道26周围的半导体基底20中而形成一硼掺杂区34。
最后，利用化学机械研磨或电浆蚀刻方式，去除半导体基底20表面多余的氧化物32、硼磷硅玻璃层30、衬氧化层28以及氮化硅掩膜层24，以形成如图3(e)所示的浅沟道隔离组件36。由于本发明是利用此硼磷硅玻璃层30的形成，使其可在衬氧化层28外侧的半导体基底20中形成硼离子掺杂区34，以解决习知技术中因角落结构凹陷所造成的启始电压的下降，并避免扭曲效应的发生。此外，即使有些许的角落结构凹陷的产生，但由于本发明可提高启始电压，故可有效减少扭曲效应的发生。
其中，掺杂介电层除了使用硼磷硅玻璃的材质外，亦可使用氮化硼或氧氯化磷等材质；且在掺杂介电层中的掺质系包含使用N型或P型掺质。
因此，本发明所揭示的浅沟道隔离组件的制造方法，用以在形成浅沟槽隔离组件时，减少浅沟槽角落凹陷所造成的启始电压降低的问题，并利用衬氧化层上的掺杂介电层的处理，以有效提高启始电压并减少凹陷现象产生，并藉此减少扭曲效应的产生，进而达到增进组件特性及电性品质的功效。
上述较佳实施例中，本发明表示半导体结构的剖视图在半导体制造方法中是不依一般比例作局部放大以利于说明，然不应以此作为有限定的认知。此外，在实际的制作中，应包含长度、宽度及深度的三维空间尺寸。
以上所述的较佳实施例仅是为说明本发明的技术思想及特点，其目的在于使本领域的普通技术人员能够了解本发明的内容并据以实施，但不能以此来限定本发明的专利范围，即大凡依本发明所揭示的技术特征所作的等同变化或修饰，仍应涵盖在本发明的专利保护范围内。