具有分离的电源环的半导体芯片及其制造和控制方法 【技术领域】
本发明涉及一种半导体芯片，特别是涉及一种要求低功率设计的半导体芯片。
背景技术
在专有集成电路(ASICs)，特别是用于移动或无线设备中的数字半导体电路的应用中，低功率设计是很重要的。这是因为移动和无线设备使用由其特性决定的充电电源，且充电电池的电源损耗必须最小化以便该设备可使用持续时间长的充电电源。
在数字半导体电路地设计中，电源损耗的总量可表示为工作状态的电源损耗量(PAC)和闲置状态的电源损耗量(PDC)之和。在此，闲置状态的电源损耗量与工作状态的电源损耗量相比已被忽略。但是，近来，随着集成电路(IC)芯片的比例、被包含在半导体芯片中的门的数量以及输入/输出焊垫(I/O PADs)数量的增加，使得在闲置状态时引起功率损耗的静态电流的相对重要性增加了。
同时，ASICs应用电源焊垫以获取电源。电源焊垫是与信号输入/输出焊垫一起向在半导体芯片中的核心提供电源的单元。一般地，电源焊垫被分为模拟电源焊垫和数字电源焊垫，其以模拟电源焊垫和数字电源焊垫分别提供模拟电源和数字电源的方式设计。
图1说明了典型的半导体芯片10的结构。
将半导体芯片10安装在位于引线框上的半导体芯片底板上，并且通过引线框与外部电路连接。半导体芯片10具有形成于半导体芯片10的周边部分处的焊垫4和8，它们用来供电、接地并与外部电路交换信号。同时，半导体芯片10包括形成于半导体芯片10内侧的电源环2和6，它们通过内部导线将从焊垫4和8之中的电源焊垫获得的电源(一般地，标记为‘VDD’)传输给半导体电路。
将电源环2和6分别分为模拟部分和数字部分，其中模拟部分从模拟电源焊垫4获得电源以将电源供给半导体芯片内部的模拟电路，将数字部连接至数字电源焊垫8以将电源供给半导体芯片10内部的数字电路。
一般地，模拟电源焊垫4可以根据模拟电源焊垫4的使用状态开/关电源。但是，数字电源焊垫8不管数字电源焊垫8的功能和工作状态而一直接通电源。从而，数字电源焊垫的连续通电状态是闲置状态时引起静态电流消耗的主要原因。
【发明内容】
因此，本发明用来解决出现在现有技术中的上述问题，且本发明的一个目的在于提供一种半导体芯片、制造该半导体芯片的方法及其控制方法，其可降低闲置状态下半导体芯片的双向焊垫和输出焊垫的电源损耗。
本发明的另一目的在于提供一种半导体芯片，制造该半导体芯片的方法及其控制方法，其可根据半导体电路中相应焊垫功能的使用状态通过焊垫使供给的电源接通和断开。
本发明的再一目的在于提供一种半导体芯片、制造该半导体芯片的方法及其控制方法，其可根据电源环的功能将用于向半导体芯片内部电路提供电源的电源环分类。
为完成这些目的，提供了一种半导体芯片，该半导体芯片包括一用于从外部器件接收电源的电源焊垫、多个焊垫组，根据功能将其分组成每个焊垫组包括至少一个输入/输出焊垫、一连接至每个焊垫组并用于将由电源焊垫供给的电源传输到每个焊垫组的分离电源环、以及一开关控制单元，该开关控制单元用于确定焊垫组的输入/输出焊垫的使用状态并用于进行关于每个焊垫组的开/关切换控制。
根据本发明的另一方面，提供一种制造半导体芯片的方法，其中该半导体芯片包括焊垫供给电源和输入/输出信号，该方法包括如下步骤：将输入/输出焊垫分组成多个焊垫组，每个焊垫组包括至少一个同步工作焊垫，并将每个分离环连接到各个焊垫组，从而每个焊垫组的接通/断开状态被控制。
根据本发明的另一方面，提供一种方法用来控制半导体芯片，该半导体芯片包括从外部器件接收电源的电源焊垫、根据功能分组的多个焊垫组、以及分离电源环，每个电源环将由电源焊垫供给的电源传输到每个焊垫组，该方法包括确定每个焊垫组的使用状态和关闭闲置焊垫组的输入/输出焊垫的步骤。
【附图说明】
从下面的详细描述并结合附图，本发明的以上和其它目的、特征和优点将更清楚，其中：
图1示出典型的半导体芯片的结构；
图2和3示出根据本发明实施例的半导体封装的引线框的剖面图和结构；以及
图4示出根据本发明实施例的具有分离的电源焊垫的半导体芯片的结构。
【具体实施方式】
以下，将结合附图对本发明的优选实施例作详细描述。注意尽管示出于不同的附图中，但附图中的相同或相似的组件尽可能被标以相同的附图标记。在本发明的实施例的以下描述中，为清楚起见将省略已知的功能和引入其中的结构。
在本发明实施例的以下描述中，应用专有集成电路(ASIC)，特别是要求低功率的半导体芯片被按照如下方式设计，即根据环境条件通过切换输入/输出焊垫的电源开关来减小输入/输出焊垫中的静态电源损耗。具体地，根据本发明的实施例，如果没有执行特定功能，则切断具有特定功能的输入/输出焊垫的电源。
图2和3示出根据本发明优选实施例的半导体封装的引线框的剖面图和结构；
沿着由铜或者铜合金制成的引线框26的两个相对面或者四面排列多条引线14。用于装配半导体芯片18的半导体芯片底板12被引线14围绕，且被设置在与引线14相同或者比其稍微低的平面处。半导体芯片底板12由从引线框26的四个角延伸出的层条16(tier bar)支撑。同时，在半导体芯片18上的输入/输出(I/O)电源焊垫24借助导线20通过键合形式连接到引线14的键指粒(bond fingers)22上，从而将半导体芯片18电连接到引线14上。
半导体芯片底板12具有形成于半导体芯片底板12上表面上的长方形电源金属板28。电源金属板28被设置于半导体芯片底板12的上表面上预定空间处，该半导体芯片底板12位于半导体芯片18安装在其上的中心部分和引线14的内部末端之间。
电源通过导线20a在引线14中从用于提供电源的预定数目的引线被供给到电源金属板。通过导线20a将被供给的电源传送到半导体芯片18内部的焊垫24。借助半导体芯片18内部的电源环2或6，焊垫24将电源传输给包含在半导体芯片18中的电路。
将一个半导体芯片设计为具有多种功能集成电路(IC)，并且通过输入/输出(I/O)焊垫与外部器件连接。根据本发明的实施例，为把设置在一个半导体芯片上的多个焊垫分成多个具有同时工作的焊垫的组，每个焊垫组被连接到每个分离电源环。焊垫的分组根据实现相同功能的焊垫来进行。具体地，根据焊垫通过至少一个电源引线接收电源来进行分组。
在半导体芯片的控制下，每个焊垫组可以独立地处于接通或断开状态。因此，当没有使用连接到一个电源环的焊垫时，能通过断开焊垫保存电源。如果通过重复上述的操作来控制多个焊垫组，则可降低闲置状态下的总输入/输出(I/O)焊垫的电源损耗。
图4说明了根据本发明实施例的具有分离的电源焊垫的半导体芯片的结构。
半导体芯片30安装于引线框的半导体芯片底板上，并通过引线框与外部器件连接。半导体芯片30具有形成在半导体芯片30周边部分的焊垫，它们用于供电、接地和与外部电路的信号交换。在此，参考标记36、40、44和48表示能根据输入/输出焊垫中的各种功能独立操作的焊垫的组。
焊垫组36、40、44和48是根据分离的电源环34、38、42、46传输通过电源焊垫提供的电源(一般地，标记为‘Vdd’)来分组。将电源环34、38、42、和46分为模拟或数字电源环。模拟电源环34连接至模拟焊垫组36，用来将接受来自模拟电源焊垫的模拟电源供给自焊垫组36、40、44、和48中的模拟焊垫组36，数字电源环分别连接至数字焊垫组40、44和48，以将接收自数字电源焊垫的数字电源(VDD)供给自焊垫组36、40、44和48中的数字电源焊垫40、44、48。将数字电源环38、42和46分开从而使其分别连接至可独立操作的相应的焊垫组40、44和48。
通常，当启动半导体芯片时，半导体芯片在工作状态和闲置状态下一直接收电源。即从电源焊垫接收的电源一直施加于电源环。在半导体芯片中的开关控制单元50的控制下，焊垫组36、40、44和48能独立地开启和关闭。当使用具有特定功能的焊垫组时，开关控制单元50接通该焊垫组。当焊垫组没被使用时，开关控制单元50关闭该焊垫组。在此，开启焊垫组指的是焊垫组的输入和输出焊垫连接至电源环，关闭焊垫组指的是焊垫组从电源环断开。因此，当焊垫组关闭时，焊垫组不工作，因此在闲置状态时不消耗电源。
具体地，从一个分离电源环接收电源的焊垫组的焊垫可以是具有通过总线读取存储设备的输入或输出焊垫。当进行读取存储器时，开关控制单元50开启焊垫组，当未进行存储器读取，开关控制单元50关闭焊垫组。
以下，将根据本发明的实施例描述制造半导体芯片的方法。
首先，半导体芯片的数字输入/输出焊垫根据每个焊垫的功能被分成多个焊垫组。一个焊垫组包括至少一个焊垫，该焊垫用于通过至少一个电源焊垫接收电源。同样，和分离电源环一样多的焊垫组可被设置于半导体芯片上。电源环优选由金属制成，用来将从电源焊垫供给的电源传输到输入/输出焊垫。焊垫组优选通过内部导线与电源环连接。
接下来，将描述根据本发明实施例的分离电源环的控制操作。
设置于半导体芯片上的开关控制单元确定了每个焊垫组周期性的使用状态或者确定何时需要该使用状态。如果开关控制单元确定电源必须提供给相应的焊垫组，则开关控制单元开启相应焊垫组的输入/输出焊垫。否则开关控制单元重复进行断开相对于所有焊垫组的相应焊垫组的输入/输出焊垫操作。
在根据本发明的另一实施例的控制操作中，开关控制单元相对于所有的焊垫组的输入/输出焊垫保持断开状态。当需要使用相应特定功能的焊垫组时，开关控制单元开启焊垫组的输入/输出焊垫。如果在通电状态下停止使用焊垫组，则开关控制单元关闭相应的焊垫组的输入/输出焊垫。
如上所述，在数字半导体的设计中，电源损耗的总量表示为工作状态时的电源损耗(PAC)和闲置状态时的电源损耗(PDC)之和。
在CMOS电路中通过使用漏电流的量和输入/输出电流的量的总和来计算静态电源损耗的总量。在此，漏电流在反向偏压状态产生于阱区和衬底之间。一般地，由于在闲置状态没有接地DC电源通过CMOS电路，所以漏电流只存在于静态时的CMOS电路的内部。几nA的漏电流可忽略。但是，如果CMOS电路中的门数增加，则漏电流可能是导致电源损失的重要因素之一。
同时，当CMOS电路与其他元件例如TTL等连接时，产生通过输入/输出缓冲器的输入/输出电流。在此，尽管几十μA的输入缓冲器的全开/全关晶体管电流是可忽略的，但输出缓冲器或双向缓冲器的电流引起问题。因此，输出缓冲器中的DC电流消耗的量可能变成静态电流消耗总量的大部分。可以用方程式1计算，通过输出缓冲器和双向缓冲的DC电源损耗。
[方程式1]
PDC_OUT[mW]=(Σk=1n(VOL(k)×IOL(k)×tL(k))+Σk=1n((VDD-VOH(k))×IOH(k)×tH(k)))/T]]>
PDC_BI[mW]=(Σk=1n(VOL(k)×IOL(k)×tL(k))+Σk=1n((VDD-VOH(k))×IOH(k)×tH(k)))×Sout/T]]>
在此，PDC_OUT表示通过输出缓冲的DC电源损耗的量，PDC_BI表示通过双向缓冲器的DC电源损耗的量。VOL、IOL、VOH和IOH分别表示低态和高态相应的电压和电流，VDD表示数字电源电压。同时，n表示输出缓冲器或双向缓冲器的数量，T表示输出模式的总操作时间，tH表示高态下的时间总量，tL表示低态时的时间总量。因此，假定输出缓冲器和双向缓冲器不是三态，则T的值等于tH+tL的值。Sout表示双向缓冲器的输出模式的比，并且Sout值大约为0.5。
同时，DC静态电流可用方程式1来表示。
例如，如果连接至输出缓冲器或双向缓冲器的输入/输出焊垫根据每个组的功能分成三个数字电源组，并且在其它情况只有第一和第二组工作，则第三组的静态电流消耗量是“0”。也就是说，对应于第三组电源环的电源环已被断开。当输出和双向焊垫以上述的方式控制时，可以预料减小的静态电流与断开的焊垫的成比例。特别地，如果同步工作的焊垫占总焊垫的50％，则静态电流的量降低到50％。
以下，将简单地描述本发明实施例的效果，尤其是以上描述的本发明的实施例的效果。
如上所述，单一存在的焊垫或根据每个焊垫的功能分组的焊垫的每一个都连接至一个分离的电源环，且电源环的开/关状态根据每个焊垫或焊垫组的工作状态来控制，由此降低半导体芯片闲置状态时DC电流消耗。
虽然结合本发明的特点的优选实施例已示出和描述了本发明，但应理解，在不脱离本发明的精神与范围的条件下，本领域技术人员可以进行形式和细节上的各种改变，因此本发明的范围不应当限定于实施例，而应当由其所附的权利要求和等效物限定。