《多功能扫频信号源.pdf》由会员分享，可在线阅读，更多相关《多功能扫频信号源.pdf（5页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 103808993 A (43)申请公布日 2014.05.21 CN 103808993 A (21)申请号 201210443462.1 (22)申请日 2012.11.08 G01R 1/28(2006.01) (71)申请人 姜韫英 地址 110179 辽宁省沈阳市浑南新区远航西 路 3 号 IT 国际 509 室 (72)发明人 姜韫英 董桂平 (54) 发明名称 多功能扫频信号源 (57) 摘要 多功能扫频信号源属于信号源技术领域， 尤 其涉及一种多功能扫频信号源。本发明提供一种 使用灵活、 范围广的多功能扫频信号源。 本发明包 括 PLL、 计时与控制部。
2、分、 频率控制字生成部分、 波形发生器、 SPI 控制部分、 DA 转换芯片， 其结构 要点 PLL 分别与计时与控制部分、 频率控制字生 成部分相连， 频率控制字生成部分、 波形发生器、 DA 转换芯片依次相连， SPI 控制部分与 AD9736 相 连。 (51)Int.Cl. 权利要求书 1 页 说明书 2 页 附图 1 页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书1页 说明书2页 附图1页 (10)申请公布号 CN 103808993 A CN 103808993 A 1/1 页 2 1. 多功能扫频信号源， 包括 PLL、 计时与控制部分、 频率控制字生。
3、成部分、 波形发生器、 SPI 控制部分、 DA 转换芯片， 其特征在于 PLL 分别与计时与控制部分、 频率控制字生成部分 相连， 频率控制字生成部分、 波形发生器、 DA 转换芯片依次相连， SPI 控制部分与 AD9736 相 连。 2. 根据权利要求 1 所述多功能扫频信号源， 其特征在于所述 DA 转换芯片采用 AD9736。 3. 根据权利要求 1 所述多功能扫频信号源， 其特征在于所述 PLL、 计时与控制部分、 频 率控制字生成部分、 波形发生器、 SPI 控制部分通过 FPGA 实现。 权 利 要 求 书 CN 103808993 A 2 1/2 页 3 多功能扫频信号源 技。
4、术领域 0001 本发明属于信号源技术领域， 尤其涉及一种多功能扫频信号源。 背景技术 0002 频率特性是电子部件、 电路或系统设备的一项重要技术指标， 扫频仪是用于测量 系统频率特性的测量仪器， 其在通信、 信号处理等领域具有广泛的应用。 扫频信号源是扫频 仪的主要功能部件， 作用是产生测量用的正弦扫频信号， 其扫频范围可调， 输出信号的幅度 等幅。传统的扫频信号源多是基于压控振荡器 （VCO） 、 锁相环等技术。随着对所测量的频 率和精度的要求不断提高， 传统的扫频信号源暴露出转换频率时间长、 频率精度不高、 硬件 庞大等问题， 已经渐渐不能满足需求。随着现代电子技术的飞速发展， 目前 。
5、DA 转换器速率 已高达 1GSPS 以上， 而现场可编程门阵列 （FPGA） 的规模达到了百万门级， 工作速度达到数 百兆赫兹， 内嵌 RAM、 乘法器和快速进位链等部件使其运算能力相当可观。在这种情况下， 出现了以直接数字频率合成 （DDS） 技术为核心的数字扫频信号源。与其他频率合成方法相 比， 直接数字频率合成具有合成频率准确、 分辨率高、 频率转换时间短、 全数字控制灵活等 优点。现有扫频信号源功能单一， 不能同时适用多种信号。 发明内容 0003 本发明就是针对上述问题， 提供一种使用灵活、 范围广的多功能扫频信号源。 0004 为了实现上述目的， 本发明采用如下技术方案， 本发明。
6、包括 PLL、 计时与控制部分、 频率控制字生成部分、 波形发生器、 SPI控制部分、 DA转换芯片， 其结构要点PLL分别与计时 与控制部分、 频率控制字生成部分相连， 频率控制字生成部分、 波形发生器、 DA 转换芯片依 次相连， SPI 控制部分与 AD9736 相连。 0005 作为一种优选方案， 本发明所述 DA 转换芯片采用 AD9736。 0006 作为另一种优选方案， 本发明所述 PLL、 计时与控制部分、 频率控制字生成部分、 波 形发生器、 SPI 控制部分通过 FPGA 实现。 0007 本发明有益效果。 0008 本发明采用直接数字频率合成方法， 可根据使用者的需要， 。
7、设置输出扫频信号的 频率、 信号幅度， 还可用于输出带调制的频率信号在内的多种信号。 附图说明 0009 为了使本发明所解决的技术问题、 技术方案及有益效果更加清楚明白， 以下结合 附图及具体实施方式， 对本发明进行进一步详细说明。 应当理解， 此处所描述的具体实施方 式仅仅用以解释本发明， 并不用于限定本发明。 0010 图 1 是本发明电路原理框图。 具体实施方式 说 明 书 CN 103808993 A 3 2/2 页 4 0011 如图所示， 本发明包括 PLL、 计时与控制部分、 频率控制字生成部分、 波形发生器、 SPI 控制部分、 DA 转换芯片， PLL 分别与计时与控制部分、。
8、 频率控制字生成部分相连， 频率控 制字生成部分、 波形发生器、 DA 转换芯片依次相连， SPI 控制部分与 AD9736 相连。 0012 所述 DA 转换芯片采用 AD9736。 0013 所述 PLL、 计时与控制部分、 频率控制字生成部分、 波形发生器、 SPI 控制部分通过 FPGA 实现。 0014 本发明 FPGA 采用 Altera 公司的 EP3C16 芯片， 其具有 15408 个逻辑单元、 516096 比特的 RAM、 56 个 18 位硬件乘法器和 4 个锁相环， RAM 模块最高可工作于 315MHz， 差分 IO 接口工作速度最高可超过 800MHz， 充足的片。
9、上资源使其适于实现 DDS 功能。AD9736 是由 模拟器件公司 （Analog Devices Inc） 出品的一种 14 位高速高性能 DA 转换芯片。其采样 时钟速率最高可达 1.2GSPS， 支持双倍数据速率 (DDR) 方式的 LVDS 数据输入接口， 可以有 效保证高速数据的传输。 AD9736 具有优良的杂散动态范围和噪声频谱密度性能， 且功耗极 低， 符合本设计需求。 0015 AD9736 具有一个串行外设接口(SPI)端口， 通过它可由FPGA 对DAC 的许多内部 参数进行编程控制。此外， FPGA 与 DA 间还有 14 组并行 LVDS 数据线和数据时钟用于传 输数据信号。 波形发生器中的主要部分是根据输入的频率控制字产生相应频率正弦信号的 数字控制。 0016 可以理解的是， 以上关于本发明的具体描述， 仅用于说明本发明而并非受限于本 发明实施例所描述的技术方案， 本领域的普通技术人员应当理解， 仍然可以对本发明进行 修改或等同替换， 以达到相同的技术效果 ； 只要满足使用需要， 都在本发明的保护范围之 内。 说 明 书 CN 103808993 A 4 1/1 页 5 图 1 说 明 书 附 图 CN 103808993 A 5 。