半导体器件和用于半导体器件的器件相关申请的交叉引用
本申请要求2015年8月21日在韩国知识产权局提交的申请号为10-2015-0117929
的韩国申请的优先权，该韩国专利申请通过引用全部合并于此。
技术领域
各种实施例总体涉及一种半导体器件和用于半导体器件的器件，更具体地，涉及一
种关于数据保持时间(data retention time)的裕度的技术。
背景技术
通常，包括双倍数据速率同步DRAM(DDR SDRAM)的半导体存储器件包括非常
大数量的存储单元。半导体存储器件的集成度根据工艺技术的发展而增加，因此存储单
元的数量进一步增加。如果这种存储单元中的任意一个存储单元出故障，则包括故障存
储单元的半导体存储器件必须被舍弃，因为其不能执行要求的操作。
随着半导体存储器件的工艺技术改进，缺陷仅在一些存储单元中出现。在考虑到产
品的产量时，因这些出故障的存储单元而舍弃整个半导体存储器件是非常低效的。
因此，为了弥补这种出故障的存储单元，除正常存储单元以外，冗余存储单元也被
包括在半导体存储器件中。
冗余存储单元是用于如果在正常存储单元中出现故障则修复出故障的存储单元(在
下文中被称为“目标修复存储单元”)的电路。
更具体地，例如，对于读取操作或写入操作，在目标修复存储单元被访问时，正常
存储单元而非目标修复存储单元被内部地访问。在这种情况下，被访问的正常存储单元
是冗余存储单元。
因此，在接收到与目标修复存储单元相对应的地址时，半导体存储器件执行用于访
问冗余存储单元而非目标修复存储单元的操作(在下文中被称为“修复操作”)。半导体
存储器件的正常操作通过这种修复操作而得到保障。
发明内容
在实施例中，可以提供一种半导体器件。该半导体器件可以包括修复检测单元，修
复检测单元被配置为判断输入地址是否是修复地址并且输出修复检测信号。该半导体器
件可以包括刷新控制单元，刷新控制单元被配置为响应于刷新命令信号来基本上同时或
同时激活两个或更多个字线，以及在修复检测信号被使能时顺序激活两个或更多个字线。
在实施例中，可以提供一种半导体器件。该半导体器件可以包括修复信号发生单元，
修复信号发生单元被配置为将输入地址与修复地址进行比较并且输出修复选择信号。该
半导体器件可以包括组合单元，组合单元被配置为通过将修复选择信号和修复校验信号
进行组合来输出修复检测信号。该半导体器件可以包括字线驱动控制单元，字线驱动控
制单元被配置为响应于刷新命令信号来控制两个或更多个字线，使得两个或更多个字线
被同时激活或基本上同时被激活。该半导体器件可以包括脉冲宽度控制单元，脉冲宽度
控制单元被配置为响应于字线驱动控制单元的输出来产生两个或更多个字线驱动信号，
每个字线驱动信号具有比刷新命令信号的脉冲宽度小的脉冲宽度。该半导体器件可以包
括选择单元，选择单元被配置为响应于修复检测信号来选择字线驱动控制单元的输出并
且将选中的输出输出至两个或更多个字线，或者被配置为选择脉冲宽度控制单元的输出
并且顺序地激活两个或更多个字线。
在实施例中，可以提供一种用于半导体器件的器件。所述器件可以包括刷新控制单
元，刷新控制单元被配置为通过响应于单个刷新命令信号来同时激活包括在单个存储体
中的两个或更多个字线以提高刷新速率，以及被配置为根据修复检测信号来顺序激活两
个或更多个字线。
附图说明
图1和图2是图示修复操作和刷新操作的示例代表的示图。
图3是图示根据实施例的半导体器件的配置的示例代表的示图。
图4是关于图3的半导体器件的操作时序图。
图5是图示图3的半导体器件中的冗余操作的示例代表的示图。
图6是图示图3的半导体器件中的监控操作的示例代表的操作时序图。
图7图示采用根据以上关于图1-图6而讨论的各种实施例的器件和/或半导体器件
的系统的代表示例的框图。
具体实施方式
在下文中，以下将通过实施例的各种示例参照附图来描述半导体器件。
通常，用于这种修复操作的冗余电路可以被包括在多个存储体中的每个中，多个存
储体被包括在半导体存储器件中。每个存储体可以包括被配置为包括多个单位单元的单
元区块、被配置为包括用于控制行访问的电路的行控制区域以及被配置为包括用于控制
列访问的电路的列控制区域。
冗余电路可以被划分为用于修复故障单位单元的行地址的行冗余电路以及用于修
复故障单位单元的列地址的列冗余电路。行冗余电路和列冗余电路可以被分别包括在每
个存储体的行控制区域和列控制区域中。
各种实施例可以针对一种用于当单个存储体之内的两个或更多个字线被激活时跳
过故障字线并且驱动修复字线的技术。
图1和图2是图示修复操作和刷新操作的示例代表的示图。
半导体器件被划分为多个存储体并且可以被驱动。多个存储体中的每个可以包括多
个区块MAT0～MAT3，每个区块包括多个存储单元。例如，存储单元阵列可以被划分为
多个单位存储单元的组：区块MAT0～区块MAT3。多个区块MAT0～MAT3可以沿行方
向和列方向布置，形成多个区块行和多个区块列。
多个区块MAT0～MAT3可以包括多个字线WL_0～WL_8K并且可以选择存储单元
的行线。例如，可以假设在单个存储体之内的字线的数量是8K。
在实施例中，属于多个区块MAT0～MAT3并且安置在中央区域中的一些区块可以
是用于修复的冗余区块RMAT。冗余区块RMAT可以包括多个冗余字线RED_0～RED_n
并且可以在修复操作被执行时取代故障字线。
随着半导体器件的集成度增大，可以提供更精细的图案化(finer patternization)。
特别地，半导体器件的存储器件的容量随着半导体器件被高度集成而快速增大。存储器
的容量根据技术发展的增大意味着包括在单个芯片中的存储单元的数量的增加。随着存
储单元的数量增加，故障存储单元的数量也增加。
在半导体器件中不允许一个故障单元。因此，用于取代故障存储单元的正常冗余单
元被包括在正常单元中来为存储单元出故障的情况做准备。用于用正常冗余单元替代这
种故障正常单元的操作被称为修复操作。
例如，使用半导体测试设备来找到表示故障正常单元的位置的修复地址，并且可以
通过编程包括在修复熔丝电路中的熔丝来储存修复地址。
在修复地址被储存在修复熔丝电路中之后，在接收到针对故障正常单元的外部输入
地址时，储存在修复熔丝电路中的修复地址和外部输入地址被确定为相同。因此，以通
过去激活正常路径并且激活冗余路径来阻止对实际的故障正常单元而允许对冗余单元的
访问这样的方式来执行修复操作，通过所述正常路径，实际的故障正常单元可以通过行
解码器或列解码器的操作来访问。
在单个字线被激活时，计算字线的数量对储存单元的保持时间，并且施加相同数量
的命令。因此，如果被修复字线是修复的对象，则冗余区块RMAT的区域的替代冗余字
线RED_0被自动激活，从而在修复操作之后正常操作被执行。
为了改善半导体器件的操作裕度和时间，可以同时激活或基本上同时激活两个字
线。在实施例中，可以同时激活属于多个字线WL_0～WL_8K并且彼此不相邻的字线
WL_0和WL_4K、字线WL_1和WL_4K+1以及字线WL_2和WL4K+2。
例如，假设储存单元的数据保持时间是tA。在该示例中，用于使能所有8K字线的
刷新操作可能需要在时间tA期间执行。
例如，在两个字线被同时激活时，总刷新时间是tA/2。当在刷新时间tA/2期间刷
新命令被施加时，多个字线WL_0～WL_8K中的两个字线的对WL_0和WL_4K可以被
激活，两个字线的对WL_1和WL_4K+1可以被激活，或者两个字线的对WL_2和
WL_4K+2可以被激活。
例如，当在正常字线WL_2中出现故障时，正常字线WL_2可以由冗余字线RED_0
来替代。即，如果字线WL_2已经被修复，则在刷新命令被施加时，替代冗余字线RED_0
被激活。
当在执行刷新操作时字线WL_2和WL_4K+2如上所述地被同时激活时，可能难以
判断两个字线中的字线WL_2是被修复字线还是两个字线中的字线WL_4K+2是被修复
字线。即，可能难以判断由冗余字线RED_0替代的字线对应于字线WL_2还是字线
WL_4K+2。因此，在被修复字线被刷新时，在单元数据中可能出现错误。
为了确保储存单元的数据保持时间的裕度，可以通过执行刷新操作来防止储存数据
的损失。然而，因为数据保持时间可能因工艺和外部环境而逐渐减少，所以数据可能丢
失的可能性增加。
为了防止这种问题，可以提出通过产生额外内部信号来增加刷新次数的方法。然而，
在该示例中，存在可能因为已经被修复而未被使用的字线被激活而出现误动作的可能性。
图3是图示根据实施例的半导体器件的配置的示例代表的示图。
根据实施例的半导体器件可以包括修复检测单元100、刷新控制单元200和监控单
元300。
修复检测单元100可以包括修复信号发生单元110和组合单元120。修复信号发生
单元110通过将地址ADD和修复地址RADD进行比较来输出修复选择信号HIT。
修复信号发生单元110将地址ADD与修复地址RADD进行比较并且产生修复选择
信号HIT。例如，如果输入地址ADD是被修复的修复地址RADD，则修复信号发生单
元110输出高电平的修复选择信号HIT。
在实施例中，组合单元120通过将修复选择信号HIT和修复校验信号RC进行组合
来输出修复检测信号RDET。组合单元120可以包括逻辑元件，例如但不限于，用于对
修复选择信号HIT和修复校验信号RC执行“与”运算的与(AND)门AND。在实施
例中，在修复选择信号HIT和修复校验信号RC二者都被使能时，组合单元120激活并
且输出修复检测信号RDET。
在实施例中，刷新控制单元200可以包括字线驱动控制单元210、脉冲宽度控制单
元220和选择单元230。字线驱动控制单元210执行控制使得在刷新命令信号REFCMD
被施加时彼此不相邻的两个或更多个字线WL_A和WL_B被同时激活以增大刷新速率。
字线驱动控制单元210响应于刷新命令信号REFCMD来输出字线驱动信号WL_A_N和
WL_B_N。
在实施例中，通过响应于单个刷新命令信号REFCMD来同时使能单个存储体之内
的两个字线WL_A和AL_B而增大刷新速率。因此，实施例能够解决由于半导体器件(例
如，DRAM)的缩小或单元特性的劣化而引起的储存单元的数据保持时间的减少。
在实施例中，在刷新命令信号REFCMD被施加时，脉冲宽度控制单元220执行控
制使得字线驱动信号WL_A_P和WL_B_P中的每个具有半脉冲宽度。例如，在刷新命
令信号REFCMD被使能时，脉冲宽度控制单元220执行控制使得字线驱动信号WL_A_P
和WL_B_P中的每个具有为刷新命令信号REFCMD的脉冲宽度的大小的一半的脉冲大
小。
在实施例中，选择单元230响应于修复检测信号RDET来将由字线驱动控制单元
210输出的字线驱动信号WL_A_N和WL_B_N不变地输出至相应的字线WL_A和
WL_B，或输出字线驱动信号WL_A_P和WL_B_P(每个具有半脉冲宽度)至相应的字
线WL_A和WL_B。
例如，在修复检测信号RDET的电平是逻辑“0”时，选择单元230选择由字线驱
动控制单元210施加的字线驱动信号WL_A_N和WL_B_N并且激活字线WL_A和
WL_B。例如，在修复检测信号RDET的电平是逻辑“1”时，选择单元230选择字线驱
动信号WL_A_P和WL_B_P(即，脉冲宽度控制单元220的输出)，并且激活字线WL_A
和WL_B。
选择单元230可以包括被配置为选择字线WL_A的脉冲宽度的第一选择单元SEL1
以及被配置为选择字线WL_B的脉冲宽度的第二选择单元SEL2。
例如，在修复检测信号RDET的电平是逻辑“0”时，第一选择单元SEL1选择由
字线驱动控制单元210施加的字线驱动信号WL_A_N并且激活字线WL_A，使得字线
WL_A具有与刷新命令信号REFCMD相同的脉冲宽度。例如，在修复检测信号RDET
的电平是逻辑“1”时，第一选择单元SEL1选择字线驱动信号WL_A_P(即，脉冲宽度
控制单元220的输出)，并且激活字线WL_A，使得字线WL_A具有半脉冲宽度。
在实施例中，在修复检测信号RDET的电平是逻辑“0”时，第二选择单元SEL2
选择由字线驱动控制单元210施加的字线驱动信号WL_B_N并且激活字线WL_B，使得
字线WL_B具有与刷新命令信号REFCMD相同的脉冲宽度。例如，在修复检测信号
RDET的电平是逻辑“1”时，第二选择单元SEL2选择字线驱动信号WL_B_P(即，脉
冲宽度控制单元220的输出)，并且激活字线WL_B，使得字线WL_B具有半脉冲宽度。
例如，可以假设字线WL_2已经出故障并且已经由冗余字线RED_0替代。在该示
例中，在刷新命令信号REFCMD被施加时，属于字线WL_2和WL_4K+2并且已经被
替代的字线WL_2需要被禁止，而字线WL_4K+2需要被激活。
即，在被替代字线WL_2被去激活而仅冗余字线RED_0被激活时，能够防止因故
障字线被激活而出现的半导体器件的误动作。
在修复检测信号RDET被使能时，根据实施例的选择单元230不同时激活两个字线
WL_2和WL_4K+2，而是顺序激活字线WL_2和字线WL_4K+2。即，在替代字线WL_2
的冗余字线RED_0被激活之后，剩余字线WL_4K+2被激活。
如上所述，在两个字线被同时激活时，实施例能够通过检测单个存储体之内的被修
复字线、跳过故障字线以及驱动被替代字线来提高刷新特性。
在实施例中，监控单元300监控字线WL_A和WL_B的状态并且向外输出输出信
号OUT。监控单元300可以包括逻辑门，例如但不限于，被配置为对字线WL_A和WL_B
执行“或”运算的或(OR)门OR。监控单元300在两个字线WL_A和WL_B中的至
少一个被激活时将输出信号OUT使能为高电平，并且输出被使能的输出信号OUT。
图4是关于图3的半导体器件的操作时序图。
首先，修复信号发生单元110将地址ADD与修复地址RADD进行比较并且产生修
复选择信号HIT。例如，如果输入地址ADD是修复地址RADD，则修复信号发生单元
110输出高电平的修复选择信号HIT。在该示例中，在第一地址在刷新操作之后被计数
并且变为第二地址之后，修复信号发生单元110将地址ADD与修复地址RADD进行比
较。
例如，可以假设字线WL_2是故障字线。如果输入地址ADD的地址ADD“2”出
故障并且与地址ADD“2”相对应的字线WL_2由冗余字线RED_0替代，则修复地址
RADD被使能。响应于此，修复信号发生单元110在其中地址ADD“2”被使能的脉冲
间隔中输出高电平的修复选择信号HIT。
在实施例中，每当接收到新地址ADD时，修复校验信号RC被使能为高电平脉冲。
当在其中修复校验信号RC已经被使能为高电平的状态下修复选择信号HIT的电平变为
高电平时，修复检测单元120输出高电平的修复检测信号RDET。
在修复检测信号RDET被使能为高电平时，选择单元230被激活为逻辑电平“1”
并且选择字线驱动信号WL_A_P和WL_B_P(即，脉冲宽度控制单元220的输出)。在
该示例中，脉冲宽度控制单元220在其中刷新命令信号REFCMD被使能的间隔中执行
控制，使得字线驱动信号WL_A_P和WL_B_P中的每个具有为刷新命令信号REFCMD
的脉冲宽度的大小的一半的脉冲大小。
因此，在修复检测信号RDET被使能时，选择单元230将字线驱动信号WL_A_P
和WL_B_P(每个具有半脉冲宽度)输出至相应的字线WL_2和WL_4K+2。
即，在其中刷新命令信号REFCMD被使能的间隔中的间隔C期间，字线WL_2的
替代冗余字线RED_0被激活。选择单元230执行控制使得在字线WL_2的替代冗余字
线RED_0被激活之后的间隔D期间剩余字线WL_4K+2被激活。在刷新命令信号
REFCMD的高脉冲的间隔期间，冗余字线RED_0首先被激活，而字线WL_4K+2在冗
余字线RED_0被禁止的时间点处被激活。
图5是图示图3的半导体器件中的冗余操作的示例代表的示图。
图5的实施例图示其中被同时激活的字线WL_2和WL_4K+2二者都已经出故障的
示例。在正常区块MAT0的字线WL_2出故障时，字线WL_2由冗余区块RMAT的冗
余字线RED_0来替代。在正常区块MAT2的字线WL_4K+2出故障时，字线WL_4K+2
由冗余区块RAMT的冗余字线RED_1来替代。
图6是图示图3的半导体器件中的监控操作的示例代表的操作时序图。
可以假设，例如，如图5的实施例中那样被同时激活的字线WL_2和WL_4K+2二
者都已经出故障。在执行修复操作时，当刷新命令信号REFCMD被施加时，在修复操
作被执行了时，字线WL_2和WL_4K+2不被激活，但是替代冗余字线RED_0和RED_1
被顺序地激活。
监控单元300将由冗余字线RED_0和RED_1替代了的字线WL_A和WL_B的信
号进行组合并且将输出信号OUT输出至外部。即，例如，监控单元300在字线WL_A
和WL_B的信号中的至少一个信号被使能为高电平时输出高电平的输出信号OUT。
如果高电平的输出信号OUT被输出两次，则要在同一时间激活的字线WL_A和
WL_B二者被修复并且由冗余字线RED_0和RED_1来替代。即，例如，表示冗余字线
RED_0和RED_1已经被激活的监控信号被输出至外部，使得可以在外部监控冗余字线
RED_0和RED_1。
实施例具有优点：当在单个存储体之内的两个或更多个字线被激活时，能够通过跳
过故障字线并且驱动修复字线来防止半导体器件的误动作并且确保数据保持时间的裕
度。
以上讨论的器件和/或半导体器件(见图1-图6)在存储器件、处理器和计算机系统
的设计中特别有用。例如，参照图7，采用根据各种实施例的器件和/或半导体器件的系
统的框图被图示并且总体用附图标记1000来指定。系统1000可以包括一个或更多个处
理器(即，“处理器”)或，例如但不限于，中央处理单元(“CPU”)1100。处理器(即，
CPU)1100可以单独使用或与处理器(即，CPU)组合来使用。虽然处理器(即，CPU)
1100将主要以单数提及，但是本领域技术人员将理解的是，可以实施具有任意数目的物
理或逻辑处理器(即，CPU)的系统1000。
芯片组1150可以可操作地耦接至处理器(即，CPU)1100。芯片组1150是用于处
理器(即，CPU)1100与系统1000的其他组件之间的信号的通信路径。系统1000的其
他组件可以包括存储器控制器1200、输入/输出(“I/O”)总线1250和盘驱动器控制器
1300。根据系统1000的配置，可以通过芯片组1150来传输若干不同信号中的任意一种，
且本领域技术人员将理解的是，可以在不改变系统1000的根本性质的情况下容易地调整
贯穿系统1000的信号的路径。
如上所述，存储器控制器1200可以可操作地耦接至芯片组1150。存储器控制器1200
可以包括至少一种以上参照图1-图6所讨论的器件和/或半导体器件。因此，存储器控制
器1200可以通过芯片组1150接收从处理器(即，CPU)1100提供的请求。在可选的
实施例中，存储器控制器1200可以被集成到芯片组1150中。存储器控制器1200可以可
操作地耦接至一个或更多个存储器件1350。在实施例中，存储器件1350可以包括至少
一种以上关于图1-图6所讨论的器件和/或半导体器件，存储器件1350可以包括用于限
定多个存储单元的多个字线和多个位线。存储器件1350可以是若干工业标准存储器类型
中的任意一种，包括但不限于，单列直插存储模块(“SIMM”)和双列直插存储模块
(“DIMM”)。此外，存储器件1350可以通过储存指令和数据二者来辅助外部数据储存
设备的安全移除。
芯片组1150也可以耦接至I/O总线1250。I/O总线1250可以用作从芯片组1150
至I/O设备1410、1420和1430的信号的通信路径。I/O设备1410、1420和1430可以包
括，例如但不限于，鼠标1410、视频显示器1420或键盘1430。I/O总线1250可以采用
若干通信协议中的任意一种来与I/O设备1410、1420和1430通信。在实施例中，I/O
总线1250可以被集成到芯片组1150中。
盘驱动器控制器1300可以可操作地耦接至芯片组1150。盘驱动器控制器1300可以
用作芯片组1150与一个内部盘驱动器1450或多于一个内部盘驱动器1450之间的通信路
径。内部盘驱动器1450可以通过储存指令和数据二者而辅助外部数据储存设备的断开。
盘驱动器控制器1300和内部盘驱动器1450可以使用几乎任何类型的通信协议(包括但
不限于，上面关于I/O总线1250提及的所有那些通信协议)来彼此通信或与芯片组1150
通信。
重要的是要注意，以上关于图7描述的系统1000仅为采用以上关于图1-图6讨论
的器件和/或半导体器件的系统1000的一个示例。在可选的实施例中，诸如，例如但不
限于，蜂窝电话或数字照相机，组件可以与图7中所示的实施例不同。
以上虽然已经讨论了各种实施例，但是本领域技术人员将理解的是，描述的实施例
仅作为示例。因此，本文中所描述的器件不应当基于所描述的实施例来限制。
附图中每个元件的符号
110：修复信号发生单元
100：修复检测单元
200：刷新控制单元
210：字线驱动控制单元
220：脉冲宽度控制单元
230：选择单元
300：监控单元
通过以上实施例可以看出，本申请提供了以下的技术方案：
技术方案1.一种半导体器件，包括：
修复检测单元，被配置为判断输入地址是否是修复地址并且输出修复检测信号；以
及
刷新控制单元，被配置为响应于刷新命令信号来同时激活两个或更多个字线，以及
根据修复检测信号来顺序地激活所述两个或更多个字线。
技术方案2.根据技术方案1所述的半导体器件，其中，修复检测单元包括：
修复信号发生单元，被配置为将地址与修复地址进行比较并且输出修复选择信号；
以及
组合单元，被配置为通过将修复选择信号与修复校验信号进行组合来输出修复检测
信号。
技术方案3.根据技术方案2所述的半导体器件，其中，如果地址是修复地址，则修
复信号发生单元激活并且输出修复选择信号。
技术方案4.根据技术方案2所述的半导体器件，其中，在修复选择信号和修复校验
信号二者都被使能时，组合单元使能并且输出修复检测信号。
技术方案5.根据技术方案1所述的半导体器件，其中，刷新控制单元同时激活彼此
不相邻的至少两个或更多个字线。
技术方案6.根据技术方案1所述的半导体器件，其中，刷新控制单元包括：
字线驱动控制单元，被配置为响应于刷新命令信号来控制所述两个或更多个字线，
使得所述两个或更多个字线被同时激活；
脉冲宽度控制单元，被配置为响应于字线驱动控制单元的输出来产生两个或更多个
字线驱动信号；以及
选择单元，被配置为响应于修复检测信号来选择字线驱动控制单元的输出或脉冲宽
度控制单元的输出，并且将选中的输出输出至所述两个或更多个字线。
技术方案7.根据技术方案6所述的半导体器件，其中，脉冲宽度控制单元控制所述
两个或更多个字线驱动信号，使得所述两个或更多个字线驱动信号中的每个具有与刷新
命令信号的脉冲宽度不同的脉冲宽度。
技术方案8.根据技术方案6所述的半导体器件，其中，脉冲宽度控制单元控制所述
两个或更多个字线驱动信号，使得所述两个或更多个字线驱动信号中的每个具有为刷新
命令信号的脉冲宽度的一半的脉冲宽度。
技术方案9.根据技术方案6所述的半导体器件，其中，选择单元在修复检测信号被
禁止时选择字线驱动控制单元的输出，并且将选中的输出输出至所述两个或更多个字线。
技术方案10.根据技术方案6所述的半导体器件，其中，选择单元在修复检测信号
被使能时选择脉冲宽度控制单元的输出，并且将选中的输出顺序地输出至所述两个或更
多个字线。
技术方案11.根据技术方案6所述的半导体器件，其中，选择单元包括：
第一选择单元，被配置为响应于修复检测信号来选择字线驱动控制单元的输出或脉
冲宽度控制单元的输出，并且选择性地激活第一字线；以及
第二选择单元，被配置为响应于修复检测信号来选择字线驱动控制单元的输出或脉
冲宽度控制单元的输出，并且选择性地激活第二字线。
技术方案12.根据技术方案6所述的半导体器件，其中，选择单元激活所述两个或
更多个字线中的第一字线，并且在第一字线被去激活之后激活所述两个或更多个字线中
的第二字线。
技术方案13.根据技术方案1所述的半导体器件，其中，在刷新命令信号被使能时，
所述两个或更多个字线的替代冗余字线在修复操作中被激活。
技术方案14.根据技术方案1所述的半导体器件，还包括监控单元，监控单元被配
置为监控并且输出所述两个或更多个字线。
技术方案15.根据技术方案14所述的半导体器件，其中，监控单元通过对所述两个
或更多个字线执行“或”运算来输出输出信号。
技术方案16.根据技术方案1所述的半导体器件，其中，被配置为由刷新控制单元
来同时激活的所述两个或更多个字线被包括在单个存储体中并且响应于单个刷新命令信
号而被激活。
技术方案17.一种半导体器件，包括：
修复信号发生单元，被配置为将输入地址与修复地址进行比较并且输出修复选择信
号；
组合单元，被配置为通过对修复选择信号和修复校验信号执行逻辑运算来输出修复
检测信号；
字线驱动控制单元，被配置为响应于刷新命令信号来同时激活两个更多个字线；
脉冲宽度控制单元，被配置为响应于字线驱动控制单元的输出来产生两个或更多个
字线驱动信号，每个字线驱动信号具有比刷新命令信号的脉冲宽度小的脉冲宽度；以及
选择单元，被配置为响应于修复检测信号来选择字线驱动控制单元的输出并且将选
中的输出输出至所述两个或更多个字线，或者被配置为选择脉冲宽度控制单元的输出并
且顺序地激活所述两个或更多个字线。
技术方案18.根据技术方案17所述的半导体器件，其中，在修复选择信号和修复校
验信号二者都被使能时，组合单元使能并且输出修复检测信号。
技术方案19.根据技术方案17所述的半导体器件，其中，所述两个或更多个字线被
安置为彼此不相邻。
技术方案20.根据技术方案17所述的半导体器件，其中，脉冲宽度控制单元控制所
述两个或更多个字线驱动信号，使得所述两个或更多个字线驱动信号中的每个具有为刷
新命令信号的脉冲宽度的一半的脉冲宽度。
技术方案21.根据技术方案17所述的半导体器件，其中，选择单元包括：
第一选择单元，被配置为响应于修复检测信号来选择字线驱动控制单元的输出或脉
冲宽度控制单元的输出，并且选择性地激活第一字线；以及
第二选择单元，被配置为响应于修复检测信号来选择字线驱动控制单元的输出或脉
冲宽度控制单元的输出，并且选择性地激活第二字线。
技术方案22.根据技术方案17所述的半导体器件，其中，被配置为由字线驱动控制
单元来同时激活的所述两个或更多个字线被包括在单个存储体中并且响应于单个刷新命
令信号而被激活。
技术方案23.一种用于半导体器件的器件，所述器件包括：
刷新控制单元，被配置为通过响应于单个刷新命令信号来同时激活包括在单个存储
体中的两个或更多个字线以提高刷新速率，以及被配置为根据修复检测信号来顺序激活
所述两个或更多个字线。
技术方案24.根据技术方案23所述的器件，还包括：
修复检测单元，被配置为判断输入地址是否是修复地址并且输出修复检测信号。
技术方案25.根据技术方案23所述的器件，其中，刷新控制单元包括：
脉冲宽度控制单元，被配置为响应于单个刷新命令信号来产生两个或更多个字线驱
动信号，每个字线驱动信号具有比刷新命令信号的脉冲宽度小的脉冲宽度。