化合物半导体及其可控掺杂 本申请是1994年7月18日提出并于1995年11月7日公布为美国通信专利号(United States Letters Patent Number)5463978的美国专利申请号276599(它是1993年1月25日提出的现已放弃了的美国专利申请号008650的继续申请)的继续申请。
本发明涉及到高质量半导体器件晶体薄膜的可控生长，更确切地说是涉及到用来高度可重复地生产高质量碳化硅半导体的方法和系统。本发明是由政府支持在NASA提供的政府合同之下完成的。政府对本发明享有一定的权利。
此处将1994年11月15日发布的题目为“在碳化硅晶片上可控生长碳化硅多型单晶薄膜的工艺”(Process For The Controlled Growth OfSingle-Crystal Films Of Silicon Carbide Polytypes On Silicon CarbideWafers)的美国通信专利No.5363800以及1993年9月28日发布的题目为“碳化硅晶片上单晶碳化硅薄膜的同质外延生长工艺”(Process ForThe Homoepitaxial Growth Of Single-Crystal Silicon Carbide Films OnSilicon Carbide Wafers)的美国通信专利No.5248385列为参考，二者都讲述了碳化硅衬底的预处理。为了说明具有二种或更多组分的晶体的位置竞争外延技术，此处还列入了1995年11月7日发布的题目为“化合物半导体及其可控掺杂”(Compound Semiconductor And ControlledDoping Thereof)的美国通信专利No.5463978。
本发明特别适合于生产碳化硅晶体(这里被用来包括晶体薄膜)而且将特别参照它来进行讨论；但本发明有更广泛得多的用途并且可用于化学汽相淀积工艺所生长的其它晶体。
半导体器件被用于各种各样的电子应用中。半导体器件包括二极管、晶体管、集成电路、发光二极管以及电荷耦合器件。采用硅或诸如砷化镓(GaAs)和磷化镓(GaP)之类的化合物半导体地各种半导体器件已得到普遍应用。为了制造半导体器件，必须能够生长具有可控杂质掺入(就净浓度和浓度分布而论)以及加工良好的表面形貌的高质量和低缺陷密度的单晶薄膜。近年来，对用于高温、高功率和/或高辐射工作条件(在这种条件下，硅和常规III-V半导体无法满意地工作)的碳化硅半导体的研究兴趣已越来越大。
碳化硅被分类为化合物半导体，它具有用于涉及高温、高功率、高辐射和/或高频率的应用中的潜在的优越的半导体性能。碳化硅具有一些使其在各种应用中特别优越的特性。这些优点包括约为2.2-3.3eV的宽能带隙、高的热导率、低的介电常数、高的饱和电子漂移速度、高的击穿电场、低的少子寿命以及高的分解温度。而且，碳化硅是热稳定、化学稳定和机械稳定的，并具有很强的抗辐照损伤的能力。此外，诸如发光二极管(LED)的各种光学器件可用碳化硅制作并可在600℃以上的温度下工作。尽管碳化硅半导体器件有这许多的优点和能力，但由于对晶体质量、生长可重复性以及掺杂剂向碳化硅晶体的可控进入缺乏控制而使碳化硅器件的大规模商品化进展缓慢。
SiC的有些性质引发了这种控制的缺乏。首先，它在合理的压力下不熔化并且在高于1800℃的高温下升华。其次，它生长称为多型的很多不同的晶体结构。第三，在SiC晶体中进行生长后掺杂(post-growth)(亦即，如在Si工业中所使用的从气相物质扩散进入晶体)不起作用。其它熟知的生长后掺杂技术(即离子注入)通常都引起明显的晶体损伤。用后退火方法(post-annealing)来清除这些晶体损伤从而改善器件的性能的各种试图一般都引起严重的掺杂剂重新分布。
由于熔体SiC(molten-SiC)生长技术不能用于SiC，故开发了二种生长SiC晶体的技术。第一种技术称为化学汽相淀积(CVD)，其中将反应气体引入晶体室以便在适当加热了的衬底上制作SiC晶体。第二种生长大块SiC晶体的技术通常称为升华(sublimation)技术或Lely工艺。在升华技术中，某种固体SiC材料而不是所希望的特定多型的单晶被用作原材料并对其加热直至固态SiC升华。然后使蒸发的材料冷凝以产生所需的晶体。虽然用升华方法或外延生长方法(CVD)都能得到大量的晶体，但难以制备大的SiC单晶并且难以高精度地控制SiC晶体的尺寸、形状、多型和掺杂。
SiC晶体以六方、三角和立方晶体结构存在。通常，具有闪锌矿结构的立方结构称为β-SiC或3C-SiC，而各种各样的六方和三角形式的多型统称为α-SiC。最普通的α-SiC多型是6H-SiC。各种SiC多型中的每一种都有其独特的电学和光学性质，使其在特定的应用中优于其它的多型。例如，6H-SiC多型具有约为2.9eV的带隙和六方结构，3C-SiC多型具有约为2.2eV的较小的带隙和比6H-SiC多型更高的对称结构。这些性质差别导致6H-SiC在某些应用中的优点，例如较宽的带隙导致蓝色发光二极管和在更高温度下可工作。另一方面，3C-SiC多型具有较高的电子迁移率，导致较高的工作频率。
SiC多型用堆垛双层Si和C原子的方法形成。每个双层可位于三个位置中的一个。堆垛的次序决定了特定的多型。堆垛的方向称为晶体C轴，它垂直于基平面。对于6H-SiC，已知(0001)面(Si面)或(0001)面(C面)是基平面，而对于3C-SiC，(111)面等价于(0001)基平面。
在位错、堆垛层错、微孪晶、双层定位边界(DPB)、螺形位错和反相边界(APB)很少的较高质量的6H-SiC和3C-SiC晶体的生长技术上已取得了很多进展。
美国专利No.5037502(Suzuki)公开了一种生产单晶SiC的工艺，其方法是在CVD室中于β-SiC单晶膜上生长α-SiC的单晶膜。Suzuki公布，当生长β-SiC晶体时，CVD反应室应保持在1400-1900℃之间，而且最好是保持在1500-1700℃之间。硅烷(SiH4)和丙烷(C3H8)是源气体，以0.01-10(最好是0.5-5)的Si/C原子数比率送入生长室。在晶体生长过程中，Si/C比定为恒定。Si/C比设定于单一的最佳点使晶体生长最大，同时使晶体缺陷最少以生长β-SiC晶体。借助于保持相似的Si/C比并将生长室的温度降到800-1200℃(最好是1000-1100℃)，在β-SiC晶体上生长α-SiC晶体。Suzuki公布，β-SiC晶体必须在1200-1400℃之间的温度(最好是1300-1350℃)下生长。借助于将生长室温度降到1200℃以下，可以只生长α-SiC晶体。Suzuki只指出了温度影响能够生长的SiC晶体的类型。Suzuki未曾公布(1)任何对β或α-SiC晶体进行掺杂的方法，(2)在生长α-SiC晶体之前的诸如制备β-SiC晶体的任何类型的预处理工艺，(3)β-SiC衬底的倾斜是否会影响α-SiC晶体的生长，以及(4)β-SiC衬底的特定面是否能生长更好的α-SiC晶体。
在生长3C-SiC和6H-SiC晶体中具有所有这些优点，但这些晶体的可控纯度和掺杂是有限的。而且，仍然无法实现可控的可重复的简并掺杂或非常低的掺杂。生长晶体中掺杂剂的进入被认为是有意杂质进入，而沾污进入晶体被认为是无意杂质进入(即沾污)。在升华或CVD晶体生长工艺过程中，各种化合物和/或元素都有意和无意地进入到晶体中。成功率有限的各种技术已被用来从晶体中排除沾污以生产高纯晶体。
在H.J.Kim和R.F.Davis题为“外延生长过程中杂质进入β-SiC薄膜的理论和经验研究”(Theoretical and Empirical Studies ofImpurity Incorporation intoβ-SiC Thin Films During EpitaxialGrowth)的论文中(1986年)公布了一种对SiC晶体进行掺杂的技术。在Kim的文献中，公布了有关掺杂剂进入β-SiC的研究。Kim的文章指出，当SiC生长反应器中的掺杂剂浓度增高时，β-SiC晶体中的掺杂剂进入也增高。Kim还指出，某些掺杂剂的进入浓度高于理论预计。Kim所观察到的出乎意料地高的进入浓度，正如SIMS和电子探针结果比较所确定的，被假定为三种可能性造成的，即：(1)已知会在材料中的线或点缺陷以及/或者位错和堆垛层错处的杂质陷阱，(2)掺杂剂-Si和/或掺杂剂-C相互作用，以及(3)非电活性填隙位的位置。Kim认为掺杂剂-Si和/或掺杂剂-C相互作用与各掺杂剂的1)未离化的或位于非电活性位置上的或者2)与Si或C组成络合物(complex)的部位有关。Kim的术语“与Si或C组成络合物”指出掺杂剂原子能够在SiC晶体中同可获得的Si和/或C结合组成具有非电特征的明显不同的化合物，从而在电学测得的掺杂浓度和原子探针(即SIMS)得到的元素掺杂剂浓度之间产生差异。这些假设的络合物是诸如化合物氮化硅(Si3N4)之类的化合物的夹杂物。在Kim文章中提到的高熔点材料是熔点为1900℃的Si3N4。关于非电活性填隙位的位置，Kim认为掺杂剂原子也可以位于其它的非电活性位置中。具体地说，Kim指晶格中的“非电活性填隙”位置。Kim指出，某些原子(例如Al和P)服从理想的掺入行为，而另一些(即N，B)由于以比理论预计高得多的浓度进入生长的SiC晶体而明显地不是这样。总之，Kim指出β-SiC晶体中的过量掺杂剂进入相信主要是由下列因素引起的：(1)非电活性掺杂剂原子在诸如位错和堆垛层错之类的缺陷位置处的积累，(2)由掺杂剂原子和SiC和/或C的相互作用形成的非电活性高熔点化合物，或者(3)掺杂剂原子在SiC晶格中非电活性填隙位置处的积累。由于β-SiC(生长在Si衬底上的)中的高密度缺陷是放弃在优越的SiC衬底上生长的主要理由之一，上述三个可能的解释为SiC生长领域众所周知。Kim没有公布借助于改变Si/C源气体比率来控制SiC晶体中掺杂原子的进入率的任何技术。Kim的研究是用整个晶体生长过程中保持Si和C源气体比率恒定并改变掺杂剂浓度的方法来进行的。Kim所讨论的理论考虑和实验数据没有给出关于晶体生长过程中Si和C源气体比率的变化如何影响生长晶体中掺杂剂的进入的任何见解。Kim的研究仅仅限于对反应器中存在掺杂剂的不同分压时对生长晶体中的掺杂剂浓度的影响。Kim也没有指出晶体生长一旦开始要改变反应器中的掺杂剂气体。所有的实验和收集的数据都来自基于恒定Si、C和掺杂剂气体浓度的晶体生长。Kim没有公布晶体生长过程中反应器内任何气体的改变。
报道的用于InP和GaAs CVD生长系统另一个技术是采用阻挡技术，从而用相当大量的晶体化合物来使晶体表面阻挡或屏蔽杂质。见“In-H2PCl3工艺化学(Chemistry of The In-H2PCL3 Process)”(R.C.Clarke，Inst.Phys.Conf. No.45，1979，19-27)以及“硅的掺杂行为和汽相生长III-V外延膜(Doping Behavior of Silicon and VaporGrowth III-V Epitaxial Films)”(H.P.Pogue和B.M.Quimlich，J.Crystal Growth，31，1975，183-89)。虽然阻挡技术降低了晶体中的沾污进入，但需要使用大量的晶体生长化合物来实现阻挡，这对晶体质量和表面形貌有不良影响。除了与沾污清除有关的问题外，可控的相当低浓度的晶体有意掺杂也还不可达到和/或不可重复。而且，也没有控制和/或重复晶体中陡峭掺杂剂浓度分布(即从P型到n型，简并到轻掺杂)的技术。
在CVD晶体生长中，现有技术中源气体的控制仅仅用来设定为了获得平滑的单晶表面形貌同时防止形成不希望有的晶体(即SiC晶体中的多晶SiC)以及其它晶体缺陷的单一的最佳源气体比率。CVD晶体生长领域的理解指出反对晶体生长过程中改变源气体比率。相信首先必须得到最佳源气体比率以便得到高质量晶体。源气体比率设定点一经得到，掺杂剂的进入就仅仅用控制反应室中的掺杂剂浓度来控制。现有技术指出，源气体比率的改变不影响生长晶体的掺杂剂进入(亦即电学性质)。这个最佳源气体比率一经确定就恒定地保持并且在整个晶体的生长过程中对每个CVD系统是具体而明确的。现有技术指出的Si源和C源气体的受到控制的恒定数量导致可用来进入晶体生长原子(即Si和C原子)抑或掺杂剂源原子(例如Al、N、Ga、Ti、V、Na、Fe、P、S、O、B、F等)的Si位(site)对C位的恒定比率(即恒定的位置组成)。由于P型掺杂剂原子同Si源原子争夺固定数量的可得到的Si位置，故进入生长SiC晶体的P型掺杂剂的最大浓度被固定。当为了获得比这一固定量(p＝6×1017cm-3)更高的载流子浓度而增大Al掺杂剂源的数量时，过量的Al导致淀积在反应器壁上的含Al材料，它导致准多晶膜的P型重掺杂(P＝1.6×1019cm-3)的非常粗糙的表面。因此，不可能生长载流子浓度大于P＝6×1017cm-3的P型掺杂(例如Al掺杂)单晶膜。
已发展并试用了各种试图控制生长SiC薄膜中杂质进入的现有技术方法。例如，分子束外延(MBE)采用超高真空系统而且利用成束的聚焦于加热了的衬底上的分子流来引起晶体生长。这一技术确实提供了对掺杂剂浓度分布的某种程度的控制。但低的生长速率是一个主要缺点并有某些问题。首先，由于生长速率非常低，故其商业化是不现实的。第二，杂质的进入仍受源气体的纯度和生长反应室的清洁度的限制。而且，非常低的生长速度使杂质进入的问题加重。
用来对SiC进行掺杂的另一种技术采用离子注入，这是一种用来引入所需掺杂剂的生长后掺杂技术。参见“宽带电容、III-V氮化物和II-VI Zn-Se基半导体器件工艺(Large-Band-Cap，III-V Nitride，andII-VI Zn-Se-Based Semiconductor Device Technologies)”(Morkoc等，J.App.Phys.76(3)，1368(1994))。此法使晶体结构产生大量损伤而且通常要求后退火步骤以减少这种技术产生的高密度缺陷(它严重地影响器件的质量)。而且，SiC晶体仅仅部分地有效退火所要求的异常高的温度(＞1800℃)的结果是，P型掺杂剂的浓度改变4倍(4×)而n型掺杂剂由于外扩散而损失了。
当需要简并掺杂层时，例如当需要金属接触层时，通过CVD来获得简并P型受到诸如引致极差薄膜形貌的气相成核(来自所需的过量高的P型源气体)之类问题的限制。
如上所述，SiC正成为一种用来制造适合于工作在高温、高辐照和腐蚀性环境中的高功率和/或微波频率半导体器件的选择材料。在用于高温、腐蚀性和高辐照环境中的高功率和高频率半导体器件的发展中，SiC的本征材料优点现在正被显露。这些微电子器件包括高压肖特基整流器和功率金属-氧化物一半导体场效应晶体管(MOSFET)、微波和毫米波器件以及高温抗辐射结型场效应晶体管(JFET)。但是，为了理论估算的采用SiC的优点得到充分实现，仍需要在SiC的体生长和外延生长二个方面取得进展。例如，为消除器件限制的微孔和微管道而需要改善SiC的体生长。在外延生长工艺中需要其它的进展。特别是必须了解并可靠地控制SiC外延层生长过程中的掺杂剂进入。为了在先进的电子器件应用中实现SiC的固有的优越高温半导体性质，必须改善对化学汽相淀积(CVD)的外延层的电子性能的控制。本工作之前，对CVD SiC外延层掺杂剂进入的控制是有限的，其可重复的掺杂一般局限在n型为ND＝2×1016cm-3-5×1018cm-3，而P型6H-SiC外延层为NA＝2×1016cm-3-1×1018cm-3的掺杂浓度范围。将可重复的掺杂范围扩大到包括更低的浓度就有可能制作数千伏特的SiC功率器件，而如可得到更高的掺杂浓度，则由于寄生电阻更低而可导致性能得到提高的器件。
由于可用来控制CVD工艺生长的晶体中掺杂剂和/或沾污进入的技术不合适，就要求有一种能从CVD生长的晶体中选择性地排除杂质的方法。
本发明涉及到一种生长高质量晶体并在晶体生长过程中控制杂质或掺杂剂的进入的方法。
根据本发明的主要特点，提供了一种控制淀积在化学汽相淀积(CVD)法生长的晶体的给定生长区内选定元素的数量的系统和方法。一类生长晶体是SiC晶体，其中硅(Si)淀积在Si生长位置中而碳淀积在生长区中的C生长位置中。选定的元素在SiC晶体生长过程中或者争夺Si生长位置，或者争夺C生长位置。所作的改进包含使第一数量的气态Si化合物流过生长室并使第二数量的气态C化合物流过生长室而且控制第一数量的Si化合物相对于第二数量的C化合物的比率以控制淀积在晶体生长区处SiC晶体中的选定元素的数量。选定的元素是一种杂质而且或者是一种掺杂剂或者是一种沾污。
晶体生长室用来由化学汽相淀积而生长晶体。晶体生长室包括一个其上生长晶体的晶体生长区。晶体生长室也可以包括一个加热元件以控制晶体生长室内的温度。借助于将蒸发的晶体生长化合物引入生长室而在晶体生长室内制作晶体。可用载气将晶体生长化合物引入到晶体生长室中。在晶体生长室中可以生长诸如碳化硅、砷化镓、磷化镓等之类的许多不同类型的晶体。生长的晶体由淀积在晶体生长位置上的晶体组分形成。例如，SiC晶体借助于将硅化合物和碳化合物引入晶体生长室中而生长。在晶体生长室中，碳原子由碳化合物的原始化合物分解出来而硅原子由硅化合物的原始化合物分解出来。然后由淀积在碳位置中的碳原子和淀积在硅位置中的硅原子生长成SiC晶体。SiC晶体由堆垛的Si和C原子双层或薄膜层组成。每个薄膜层由一层键合于一层Si原子的C原子组成。由于SiC薄膜层的双层堆垛，SiC晶体就具有一个Si面和一个C面。晶体生长位置，例如SiC晶体的C位置和Si位置，在什么类型的原子或分子在晶体生长期间可以进入这些位置方面是高度特定的。晶体生长位置的高特定性部分是由于这些位置的物理结构。每个原子和分子都有一个截然不同的尺寸和原子结构。除非原子或分子的尺寸和结构与晶体生长位置相同或相似，否则原子或分子键合到生长位置的几率就很小。晶体生长位置特定性还受生长位置中或附近的键合力的影响。每个原子和分子有一个带有一些电荷的电子壳层，它与生长位置附近存在的原子或分子的电子壳层相互作用，从而或者被吸引到生长位置或者被排斥于生长位置。借助于控制晶体生长过程中生长位置中的杂质淀积，可以控制CVD工艺生长的任何晶体的纯度。在晶体生长过程中，特定的生长位置对竞争的原子或分子有一个特殊的需求。借助于控制生长位置附近的竞争性原子或分子的数量，可以控制生长位置的需求。借助于控制生长位置处各种原子或分子的浓度来控制晶体原子组分和杂质原子或分子之间对特定生长位置的争夺。此处将这一概念称为位置竞争外延(site-competition epitaxy)，它可以用来提高CVD晶体外延层的重复性同时大大扩展n型和P型CVD晶体外延层的掺杂范围。奇怪的是，借助于控制引入晶体生长室的晶体生长化合物的比率，可以精确而重复地控制生长位置竞争。除SiC晶体之外的具有二个或更多个生长位置的许多晶体都潜在地能够用CVD工艺来生长，并且可以用位置竞争技术来控制杂质的进入。重视和实行生长位置竞争技术可以得到比现有技术大得多的晶体薄膜生长条件的活动余地和控制，以便在晶体生长过程中优化晶体生长速率、表面形貌、杂质分布以及其它的薄膜特性。
根据本发明的一个更广义的情况，提供了一种用生长室中进行的CVD工艺在晶体生长区生长晶体时控制淀积在由至少二种晶体元素所组成的晶体的给定生长区中的非晶体元素的数量的系统和方法。晶体包含第一晶体元素和第二晶体元素，而且生长的晶体至少有二种晶体生长位置。第一晶体元素淀积在第一晶体生长位置中，而第二晶体元素淀积在第二晶体生长位置中。非晶体元素争夺至少一种生长位置。改进了的方法包含使数量受到控制的气态晶体元素化合物流过生长室，其中每种晶体元素化合物至少包括一种晶体元素，以及控制数量受到控制的气态晶体元素化合物的比率以控制淀积在晶体生长区内晶体特定生长位置中的非晶体元素的数量。非晶体元素是一种诸如掺杂剂或沾污的杂质。晶体可由二种、三种、四种或更多种晶体元素组成以形成二元、三元等类型的晶体。每种晶体元素淀积在一种特定的晶体生长位置中。非晶体元素同至少一种特定的晶体生长位置争夺。由于非晶体元素的几何尺寸和电荷以及晶体生长位置的几何形状和电荷，非晶体元素一般只同一种晶体生长位置竞争。若一种非晶体元素能够淀积在一种以上的晶体生长位置中，非晶体元素通常对某一种具有比其它位置大得多的亲和力。有可能生长的晶体的类型包括ZnSe、GaAs、InP、InxGa1-xAs、GaAsP、GaP、InAs、InxGa1-xAsyP1-y等。
根据本发明的另一种情况，掺杂材料被引入晶体生长室，并且在晶体生长过程中控制晶体中掺杂剂的进入率。各种类型的掺杂剂材料可用来形成晶体中的n型或P型层。晶体的掺杂剂分布对于其中结合有掺杂晶体的那种电子器件来说是非常重要的。掺杂材料或者以其纯净形态(即氮)或者以包括键合于掺杂剂原始化合物的掺杂剂材料的化合物的形式(即三乙基铝)被引入生长室。被引入生长室的掺杂剂材料选择成使掺杂剂材料对至少一种晶体生长位置具有亲和力。由于掺杂剂和生长位置的物理特性，几乎所有的掺杂剂都只对一种生长位置有亲和力。可以键合在多种晶体生长位置中的少数几种掺杂剂对一种生长位置比对其它生长位置有更大的亲和力。掺杂剂材料一旦被引入晶体生长室，掺杂剂材料主要同晶体元素组分争夺一种特定的生长位置。掺杂剂材料同晶体原子组分对一种特定生长位置的争夺(即需求)借助于控制可获得的生长位置来控制。生长位置需求的控制由调节晶体生长室中的各晶体原子组分的比率来实现。借助于恰当控制各种晶体原子组分的比率，在晶体生长过程中可用于掺杂剂材料的特定生长位置将变多或变少，从而影响并控制生长位置需求和特定晶体中的掺杂剂浓度分布。
根据本发明的又一种情况，晶体生长在预处理过的衬底上以扩展生长高质量晶体的生长参数。衬底可以也可以不由与所生长的晶体薄膜相同的材料组成。生长在衬底上的晶体薄膜可以同质外延(衬底和晶体薄膜具有相同的晶体元素和结构)生长或异质外延(衬底和晶体薄膜具有不同的晶体元素和/或结构)生长。衬底被预处理以便从衬底表面清除可能在晶体生长期间引起缺陷晶体薄膜的杂质。在衬底表面上存在沾污或缺陷或某些其它表面畸变的位置处可能发生异常晶体生长。这些沾污或缺陷引起不希望有的成核，导致带有不希望有的多型结构、不良表面形貌、堆垛层错、APB、劣质掺杂剂分布、高沾污浓度等的晶体。借助于恰当地切割和抛光衬底表面并随后对衬底表面进行腐蚀而将沾污和表面缺陷从衬底上清除掉。腐蚀进行的方式不要改变衬底表面，不能损害衬底表面上的晶体生长。清洁的低缺陷的衬底表面令人吃惊地扩展了生长高质量晶体的工作参数。借助于降低对晶体生长工艺的物理影响，前述的生长室中的Si/C浓度比率被局限在一定范围且确实不远离狭窄的比率范围，这依赖于对所用碳氢化合物的选择(对SiH4/C2H4为Si∶C＝1∶1，对SiH4/C3H8为Si∶C＝2∶3)。采用任一给定的晶体生长工艺，都有对该工艺的物理影响因素，为温度、压力、晶体组分浓度、掺杂剂浓度、杂质浓度、生长表面等，这些都影响生长过程中的晶体薄膜层。在晶体生长过程中消除或降低缺陷和/或沾污了的衬底表面所引起的影响，使得在来自其他物理影响因素的物理影响层次上有可能作更大的改变。由预处理过的衬底引起的降低了的物理影响使得能够在生长室中使用更大的晶体化合物比率范围以增强对晶体中杂质进入的控制。
根据本发明的又一种情况，提供了一种生长晶体的方法，从而晶体生长在衬底的特定表面上以降低对晶体生长系统的物理影响。从二种或更多种不同原子组成的衬底的晶体结构有至少三种不同的面。由Si-C晶体组成的衬底有一个硅面(Si面)、一个碳面(C面)和一个碳-硅面(A面)。晶体结构的每个面都有不同的物理特性(例如极性)，它可以增加或减小对晶体生长系统的物理影响，这将影响生长在衬底面上的晶体的质量。
本发明的主要目的是提供一种用化学汽相淀积生长高质量可重复的晶体薄膜的方法。
本发明的另一目的是提供一种用来控制晶体生长过程中杂质进入晶体薄膜层的方法。
本发明的又一目的是提供一种生长具有所需杂质分布的高质量、低缺陷可重复的晶体的方法。
本发明的另一目的是提供一种在预处理过的从而已从其上待要生长晶体的衬底表面清除了沾污和表面缺陷的衬底上生长晶体的方法。
本发明的另一目的是提供一种在衬底的特定面上生长晶体的方法以生长具有低缺陷和光滑表面形貌的高质量晶体。
本发明的另一目的是提供一种对具有高质量表面形貌和低缺陷的P型和n型外延层进行简并掺杂的方法。
本发明的另一目的是提供一种生长掺杂剂n-p型分布中有非常陡峭改变的晶体的方法。
本发明的另一目的是提供一种生长极为陡峭的掺杂剂分布界面的方法。
本发明的另一目的是提供一种在各种衬底上生长低缺陷、低浓度掺杂的单晶的方法。
本发明的另一目的是提供一种生长在掺杂剂浓度分布中具有陡峭改变的晶体的方法。
本发明的另一目的是提供一种生长具有缓变掺杂剂分布的高质量低缺陷晶体的方法。
本发明的另一目的是提供一种增大浓度比率范围的可用来生长高质量低缺陷晶体的方法。
本发明的另一目的是提供一种生长具有非常高的掺杂剂浓度的高质量低缺陷晶体的方法。
阅读下列结合附图的描述，这些或其它的目的和优点对本技术领域的熟练人员来说将变得更为明显。
图1是根据本发明的用来生长并掺杂晶体的CVD系统的示意图；
图2是已分成选定生长区的衬底的平面图；
图3是带有平行线的选定生长区的平面示意图，示出了某些原子尺度生长台阶；
图4示意图示出了6H-SiC衬底上的6H-SiC薄膜同质外延生长。
图5是6H-SiC晶体的平面图，示出了晶体的空间轴；
图6是SiC衬底的剖面图，示出了衬底的Si面、C面和A面；
图7是有3C-SiC成核的6H-SiC衬底的剖面图；
图8是图7所示的衬底，示出了3C-SiC生长从6H-SiC衬底上一个成核点的扩展；
图9示出了SiC晶体生长过程中C位置和Si位置处的位置竞争；
图10是晶体的掺杂剂浓度分布图；
图11是生长在SiC衬底上的SiC晶体的P型和n型外延层的剖面图；以及
图12示出了几种温度下3C-SiC晶体的正向和反向电流～电压特性(对数尺度)。
现参照附图，这些附图只是为了说明本发明的最佳实施例而不是为了限制本发明，本发明描述了一种改进了的化学汽相淀积(CVD)方法，用以改善对CVD薄膜杂质进入和掺杂剂分布的控制并改善生长得到的晶体薄膜的质量。虽然此方法可以用于许多不同的晶体，但将用碳化硅(SiC)晶体的生长来具体描述此方法。改进了的CVD方法包括预处理衬底、在反应室中加热衬底、引入载气、使晶体生长化合物蒸发、借助于载气将蒸发的化合物引入反应室、使反应室中适当的能量水平和材料流量保持足够长的时间以生长具有所需的平滑表面形貌、均匀厚度、低缺陷密度和受到控制的杂质分布的晶体薄膜。晶体可被有意掺杂以形成n型和/或P型晶体。此改进了的CVD晶体生长方法是基于以下发现，即生长着的SiC薄膜层中的杂质进入对生长过程中反应室内的硅化合物(含Si的原始化合物)和碳化合物(含C的原始化合物)的比率非常敏感。借助于改变晶体生长表面上或其附近的Si/C化合物比率，可以控制生长晶体薄膜中的杂质进入。
本发明的方法可以用相似于Si、SiC和GaAs半导体技术所用的常规化学汽相淀积(CVD)系统来进行。SiC CVD系统中所用的气体是氢(用作载气)、硅烷(用作Si源)、HCl(用来清洁和腐蚀衬底表面)、丙烷(用作C源)、氮(N2，用作n型掺杂剂)以及三乙基铝(TMA)(用作P型掺杂剂)。其它的气体可以用作Si源或C源或者用来对晶体掺杂。若有机化合物被用作Si源和C源，则此工艺通常称为金属有机汽相外延(MOVPE)。任何能够在高纯条件下以恰当的流量向适当的反应室提供这些气体的CVD系统都可以用于本发明的方法。
现参照图1，示出了用来实行本发明的工艺的适当CVD反应系统的局部示意图。CVD反应系统包括带有双壁石英管(石英内管可被水冷)的反应室22。反应室22的内径最好是50mm。SiC衬底24由SiC涂覆的石墨支座26支撑，26又由石英支托28支撑。为了产生所希望的衬底24的表面温度；反应室22周围放置了射频(RF)感应线圈30。感应线圈30由频率发生器31提供功率。由感应线圈30产生的RF场借助于支座26将衬底24加热至所需温度。当生长SiC薄膜层时，衬底24最好是SiC衬底。用主管道33将气态晶体化合物引入反应室22。主管道33位于反应室22的一端并引导气体沿方向G流过衬底24再从反应室22的另一端流出。各种气态晶体化合物被连接于主管道33，并用连接于各个气体管道的阀门34和调节器35来调节气体流。管道36是控制硅烷流入主管道33的硅气体管道，而管道37是控制丙烷流入主管道33的碳气体管道。用管道38和管道39将掺杂剂引入主管道33。管道38是n型掺杂剂管道且优先控制氮气(N2)流量。管道39是P型掺杂剂管道且优先控制三乙基铝(TMA)流量。载气管道31将所有的气态晶体化合物和掺杂剂通过主管道33带入反应室22。载气最好是氢气(H2)之类的气体。载气管道31部分地转入管道31a以供应管道39，使载气能够通过液态TMA鼓泡。连接于真空的真空管道V可连接至主管道33以便对反应室22进行抽气。
衬底24最好进行预处理以清除衬底表面上所有的沾污或杂质以便更容易生长高质量的低缺陷外延膜。用从SiC坯切片的方法来制备SiC衬底24。衬底24可以切成稍许偏离基平面某一倾角。若要在α-SiC衬底24上异质外延生长3C-SiC薄膜层，则此倾斜角最好小于1°，而且需要进行额外的表面制备。若要在SiC衬底24上同质外延生长SiC薄膜层，则此倾角最好大于0.1°。如图5所示，倾斜方向最好向着＜1100＞或＜1120＞方向，以便获得最佳生长速率和最佳质量的生长于衬底24上的SiC外延膜。衬底24的表面最好用金刚石研磨膏进行单面抛光。如图6所示，SiC衬底24有三个面：Si面50、C面52和A面54。任一表面都可抛光并制备用于SiC外延层生长。最好抛光Si面50并用于外延生长。已发现Si面50可得到质量最高的外延层薄膜，其表面形貌最好且缺陷最少。
若选择异质外延，则如图2所示借助于在衬底24表面上做出边界或沟槽62形成生长区60的方法对衬底24进一步制备。形成生长区边界60的沟槽62最好用带有25μm薄刀片的精密切割锯来切割以尽量减小晶体损伤；但边界62也可以用诸如光刻、离子腐蚀和/或光化学或电化学腐蚀工艺之类的其它工艺来制作。沟槽62的宽度只需小于1μm，但也可以用更大的宽度。沟道62的深度最好约为50μm，但大一些或小一些也可以。
衬底表面一经抛光并制作出生长区60，就将衬底24放入反应室22。在衬底24上生长晶体薄膜层之前，用生长前腐蚀对衬底进行预处理以清除衬底表面上能够起SiC薄膜层的不希望有的异质成核位置作用的沾污和缺陷。在衬底的切割和抛光过程中，能够在衬底表面上产生这种缺陷。生长前腐蚀最好包括在反应室中对衬底24进行HCl气和H2混合物中的高温气态腐蚀。对这一腐蚀要进行监视，不要使衬底表面上引入不希望有的异质成核位置。腐蚀最好从衬底24表面均匀地清除至少一个原子层以确保低缺陷的高纯表面。典型的腐蚀是用流量约为每分钟3升的约含3-4％HCl气体的H2气，在1350℃温度下进行约25分钟。在生长前腐蚀过程中，HCl气体的浓度范围最好是1-5％。更低的HCl气体浓度有可能不会从衬底上彻底地清除所有的沾污和表面缺陷。更高的HCl气体浓度可能在衬底上产生粗糙的表面形貌或蚀坑，这可能引起外延层的横向生长并在整个衬底表面产生无序成核位置。腐蚀过程中的温度在1200-1500℃范围。更低的温度不会彻底地消除不希望有的异质成核位置。高于1500℃的温度在衬底的周边对衬底表面的腐蚀太快并在衬底表面上引入不希望有的异质成核位置。在生长晶体外延层之前，还可以用诸如氧化或反应离子刻蚀之类的其它生长前处理来进一步清除潜在的不希望有的成核位置。
现参照图3，衬底24上的成核位置70可以形成为有意异质成核。成核位置70可以借助于有意局部改变衬底24的表面来形成。通过在预定位置用金刚石划线器(scribe)对衬底24刻痕、用电针在表面间起弧来破坏衬底、和/或在衬底24上注入某种所需的多型单晶须(whisker)，可以形成这些位置70。如图8所示，若要在6H-SiC衬底24上生长3C-SiC晶体，如图3和7所示，就在衬底24的所需生长区60中的成核位置70处注入3C-SiC多型晶体须。为了生长SiC外延层，成核位70的最佳位置在生长区62的角处和在最顶部的平台或台阶72处，如图3所示。如图3和7所示，衬底24的表面包含几个晶体层台阶72。当衬底以任何相对于基平面不为零的角度被切割时，就形成多重台阶72。例如，如图4所示，若衬底表面相对于基平面倾斜α＝3°角，衬底表面将切过几个晶体层以形成多重晶体层台阶72。成核位置70应位于最上的台阶72上，如图3所示。如图3所示，衬底倾斜的最佳方向是沿生长区60的对角线D。
衬底24一经预处理，就准备反应室22用于生长晶体。反应室22最好借助真空管道V进行抽空并随后用惰性气体吹洗以清除杂质。H2气可以用来吹洗反应室。反应室一旦吹洗好，就使反应室中的载气流量和温度达到平衡。最好用H2气作为载气，但也可用其它气体(例如惰性气体)。反应室中的温度和气流一旦达到平衡，通常在1分钟以内，就将硅烷和丙烷加入载气以开始SiC生长。载气中的硅烷浓度最好约为200ppm，由此得到200ppm的Si原子浓度。引入载气的丙烷数量约为130ppm-600ppm，由此得到C的原子浓度在390ppm-1800ppm之间。衬底24的前述预处理允许对最佳Si/C比率的偏离明显地大于原来想像的能够生长高质量低缺陷SiC晶体的偏离。可以改变Si对C的原子浓度比率以得到不同的生长速率和不同类型(即n或p型)的SiC外延层。比率的范围可为0.01-1.0，最好是在0.1-0.5之间。
现参照图4，示出了6H-SiC衬底24的原子尺度剖面图，它包含几层6H-SiC膜41和淀积在衬底表面上的几个外延6H-SiC薄膜层40。从含200ppm硅烷和600ppm丙烷的载气得到的SiC外延层生长速率引起约为每小时5.5μm的平行于C轴的垂直外延膜生长速率。晶体一旦开始生长，多层40将形成在相互的顶部，从而如图4所示得到多层SiC外延膜。
图7和8示出了在6H-SiC外延层41所组成的衬底24上3C-SiC外延层40a的生长。当晶体生长继续时，3C-SiC外延层40a从3C-SiC成核位置70a横向生长直至3C-SiC外延层(薄膜层)40a完全覆盖生长区。3C-SiC边界薄膜层40a在6H-SiC薄膜层40上的生长称为异质外延层。异质外延层是一种外延薄膜层，其材料和多型不同于其下面生长出它的那一层，或者是与其下面生长出它的那层晶格失配。由于沿二个不同多型的外延层之间的平面的压缩或伸张，异质外延层处于应力作用之下。虽然二个多型外延层之间有应力，但由于3C-SiC外延层的成核发生在一个位置上，故3C-SiC薄膜层即使有，也只有很少的DPB和堆垛层错。
现参照图9，在SiC外延层生长过程中，Si原子淀积在Si位置82中，而C原子淀积在C位置80中。其结果是，SiC外延层由形成在衬底24上的Si原子86和C原子84的层组成。一个外延层即薄膜层被表示为一个Si原子层86和C原子层84的双堆垛层。SiC外延层生长成Si层86和C层84的交替堆垛层，这就增大了SiC晶体的厚度。生长在衬底上的SiC外延层的类型可以用成核位置和/或衬底的多型来控制。如图4所示，6H-SiC外延层40生长在6H-SiC多型衬底24上，这被称为同质外延生长。如图8所示，3C-SiC外延层40a利用3C-SiC成核位置70a而生长在6H-SiC多型衬底上，这就是异质外延生长。
图9是形成在衬底24上的Si原子层86和C原子层84的原子尺度示意图。为了SiC外延层生长而制备了Si面50，导致作为第一原子层的C原子层形成在衬底表面上。Si面50上C原子层84的生长导致生长质量最高、缺陷最少的SiC外延层。在SiC薄膜层的生长过程中，在薄膜表面处或其附近有大量不同类型的原子或分子。H2代表反应室中的载气。CY和SiY分别代表已从它们的原始化合物分解出来并正淀积在它们各自的C位置或Si位置的C原子和Si原子。X、Y和Z代表有意或无意地存在于反应室中的杂质。具体地说，X代表同SiX(Si原子)争夺Si位置82的掺杂剂，而Y代表同CY(C原子)争夺C位置80的掺杂剂。Z是反应室吹洗过程中未被清除的或无意地进入到反应室中的沾污。Z可能争夺C位置80、Si位置82、80和82二种位置或者二种位置都不争夺。
在SiC薄膜层生长过程中，对进入薄膜层的杂质的数量和类型进行控制以得到具有特定性质的SiC晶体。可有意地掺入掺杂剂以改变SiC晶体的电学和/或光学特性。为制作n型层可将磷和氮掺杂剂掺入SiC薄膜层，而为了制作P型层可将铝和硼掺入SiC薄膜层。当制作n型SiC外延层时，如图9中Y所表示的磷或氮在C原子层84的形成过程中同CY争夺C位置80。同样，如图9中X所表示的诸如铝和硼的P型掺杂剂在Si原子层86的形成过程中同SiX争夺Si位置82。杂质对各个原子层的进入受到反应室中的Si/C比率的很大影响。在生长P型膜层的过程中(其中铝、钠、铁、镓、钛、钒或硼进入Si原子层86)，进入的P型掺杂剂的数量随反应室中Si/C比率的减小而增加。反之，进入Si原子层86的P型掺杂剂的数量随反应室中Si/C比率的增大而减小。同样，当生长n层膜层时(其中氧或氮进入C原子层84)，进入的n型掺杂剂的数量随Si/C比率增大而增大，而n型掺杂剂掺入随Si/C比率的减小而减小。本发明人已确定，对于n型掺杂，氟、氯、硫和氮进入Si位置；而氧和氮进入C位置。对于P型掺杂，钠、铁、铝、镓、钛、钒和硼进入Si位置，而硼进入C位置。
位置竞争外延对于控制诸如P型和n型掺杂外延层的掺杂剂进入来说是一个优点，它已导致掺杂范围增大并改善了化学汽相淀积(CVD)SiC外延层生长的掺杂可重复性。采用位置竞争外延将导致器件性能改善，包括高压二极管、淀积状态下的欧姆接触以及高温JFET。位置竞争外延的用途依赖于主要替代生长SiC外延层的Si位置中的Si原子或者替代C位置中的C原子的各个特定的掺杂剂原子。部分地由于当生长Si面时Al替代Si位置中的Si而N主要替代SiC晶格的C位置中的C，位置竞争外延已成功地用来控制Al和N掺杂。生长反应器中的硅对碳(Si/C)比率强烈地影响生长在(0001)6H-SiC硅面(Si面)上的外延层的掺杂剂进入、SiC(1210)A面衬底上以及3C-SiC(111)和4H-SiC(0001)Si面基平面衬底上以及SiC(0001)C面衬底上的SiC外延层的掺杂剂进入。
位置竞争外延工艺基于下列发现，即进入到生长的SiC晶体的掺杂剂浓度对Si源/C源气体的比率非常敏感。亦即，进入到生长SiC晶体中的掺杂剂的浓度仅仅通过对反应室中掺杂剂源的各选定数量有目的地改变Si/C比率的方法就能够可控地改变。采用位置竞争外延可生产包括载流子浓度为P＞5×1018cm-3的质量非常高的P型SiC单晶膜。实际上已获得至少高达P＞5×1018cm-3的浓度。借助于降低Si源/C源比率，位置竞争外延工艺提供了Al之类的P型掺杂剂的更大的进入。这导致：(1)为了同P型掺杂剂争夺可用的Si位置的Si源的数量减小，(2)用于增大P型掺杂剂进入的可用Si位置的数量增大(即从可用Si位置对C位置的比率增大得到)。采用任何现有技术(其中采用了固定的Si/C比率)，由于Si源/C源被保持恒定从而Si位置的相对数量也恒定，因而要达到这种效果是不可能的。与此相似，采用位置竞争外延可得到掺杂浓度低得多的薄膜。例如，借助于提高Si源/C源比率，从而减少可用的Si位置的相对数量而同时增加Si源的数量以排除Al掺杂剂源对可用Si位置的争夺(二者都有利于从生长SiC膜中排除Al)，可降低Al的掺杂水平。采用位置竞争外延还得到了n型掺杂的优越的掺杂范围以生长包括载流子浓度为n＞2×1019cm-3的单晶薄膜。已获得至少高达约n＞5×1020cm-3的N型浓度。此外，Si/C比率可以改变和/或选定为一个比率以便在单晶薄膜中形成小于1×1016cm-3的P型和n型低掺杂浓度，并已可重复地获得低达小于约8×1013cm-3的掺杂剂水平。这些高掺杂剂浓度(即＞5×1018cm-3)和低掺杂剂浓度(即＜2×1016cm-3)先前在生长得到的单晶薄膜中是不可能达到的。高的掺杂浓度过去只能靠进一步的晶体加工(即离子注入)来达到。但这种生长后晶体加工破坏或损伤晶体并在晶体中得不到均匀的掺杂剂分布。
虽然本发明人不打算提出这一物理现象的理论，但相信SiC膜层中掺杂剂的可控进入是由对C位置80和Si位置82处的位置竞争的控制所实现的。虽然借助于调节进入反应室的掺杂剂的数量可以稍许控制薄膜层中的掺杂剂浓度，但只靠调节掺杂剂浓度不可能得到非常低的掺杂剂浓度、高的简并掺杂剂浓度、陡峭的pn结或np结和/或可重复的掺杂浓度。借助于控制薄膜层生长过程中Si位置82或C位置80处特定掺杂剂的需求，可对掺杂剂的进入进行额外的控制。在各个SiC膜层的生长过程中，形成Si原子86和C原子84层的速率依赖于能够填充Si原子86或C原子84层中特定位置的原子和/或分子的可获得程度。当反应室中的C原子的浓度相对于Si原子的浓度增大时，由于可用的C原子数量增大了，对填入C位置80的原子的需求下降。其结果是，C原子层84以更快的速率形成，而且C位置80被C原子不成比例地填充。但C原子的相对增加影响可用来填充Si位置82的Si原子的相对减少。可用Si原子的相对减少引起Si位置82的较慢填充以及对填充Si位置82的任何类型的原子或分子的更大需求。更大的Si位置需求引起填充Si位置82以形成Si原子层86的非硅原子(即掺杂剂、沾污)的增加。反之，反应室中Si原子对C原子的相对增多使硅位置82处的原子或分子需求下降并使C位置80处的原子或分子需求上升。由于可获得的Si原子的相对增加，Si位置82需求下降，引起Si原子层86中Si原子不成比例地高的占据。而且，C位置80需求的上升使形成C原子层84的速率降低并提高了杂质相对于进入C原子层84的C原子的数量。
对晶体多重生长位置进行的同时控制，可用来控制晶体的杂质分布而不管反应室中所含的杂质。例如，在生长SiC晶体的过程中，即使在反应室中有等量的n型和p型掺杂剂，也可以生长n型晶体。借助于恰当地控制反应室中的Si/C比率(即增大Si/C比率)，实现了Si位置82和C位置80的同时需求控制，从而降低了Si位置82的需求并提高了C位置80的需求。C位置80需求的提高使n型掺杂剂进入C原子层84比P型掺杂剂进入Si原子层86的量更大，从而形成n型SiC晶体。同时生长位置控制有可能用来生长具有至少二种生长位置的其它晶体。
控制杂质进入的现象还相信受到生长位置物理性质、位置几何形状以及Si原子层86和C原子层84的生长速率的影响。已假设C原子和杂质之间对C位置80的争夺有利于C原子，而Si原子和杂质之间对Si位置82的争夺有利于Si原子。在晶格结构中，特定的生长位置有一个原子或分子能够键入的特定的几何形状。例如，在Si位置82中，几何形状是Si原子的形状。Si原子周围的电子云与环绕着Si位置82的原子逐一键合以形成高度稳定的键。不具有适宜Si位置82的合适的几何形状的杂质，其键合的几率很低。Si位置82还有一个由位于Si位置82周围的原子造成的特定的电荷，它易于接纳Si原子或具有相似于Si原子的电荷的另一种原子或分子。而且，在特定原子对Si位置82的键合和游离之间存在一个平衡反应。据信，在相当快的Si原子层生长过程中(其中的Si/C比率很大)，反应的平衡有利于Si原子。此外，据信当Si原子层的生长速率降低时，反应平衡对Si原子的有利程度降低。因此，在Si原子和杂质同时到达Si位置82的情况下，Si原子由于其几何形状、电荷和与Si位置82反应平衡而具有同Si位置82键合的更大的几率。对Si位置82中Si原子的假设的竞争同样可用于C原子位置80中的C原子竞争。
对反应室中Si/C比率的控制使得能够生产高质量的可重复的SiC晶体，能够简并掺杂到超过1.0×1019cm-3的掺杂剂浓度或至少低达8.0×1013cm-3的非常轻的掺杂浓度。
图10示出了n-p型SiC晶体的掺杂剂分布。一开始，用n型掺杂剂对SiC晶体掺杂以得到几个n型掺杂剂浓度超过1.0×1019cm-3的简并n型膜层90。简并层通常用作晶体和金属连接之间的连接点(欧姆接触)。掺杂剂分布示出了SiC晶体膜层92，它含有由反应室中掺杂剂原子减少和/或Si/C浓度减小所引起的减小了的n型掺杂剂数量。94示出了一个陡峭的np结。
借助于降低或关断进入反应室的n型掺杂剂气流并向反应室引入或增大P型掺杂剂，可以制作结94。而且，调节反应室中的Si/C浓度比率，可以生产高度确定的可控且可重复的np结。借助于提高掺杂剂浓度和/或降低Si/C浓度比率，提高了膜层96中的P型掺杂剂进入。掺杂剂进入被提高直至制作完P型简并膜层98。也可以借助于先制作P型膜层然后制作n型膜层来制作pn结。
图11示出了一个SiC晶体，它带有生长在衬底24表面上的P型SiC层100、生长在层100上的n型层102以及生长在层102上的P型层104，以组成pnp SiC晶体，这是所有电子器件的基本构架。用本发明的方法能够制作具有各种掺杂剂分布的许多不同的SiC晶体。借助于通过控制反应室中的Si/C浓度而对生长位置进行控制，能够形成先前不可能得到的可控且可重复的低于1.0×1016cm-3的掺杂剂浓度以及超过1.0×1019cm-3的简并膜层(得到“淀积欧姆”金属接触)。SiC膜层可以生长在倾斜角很小或不存在的或很大的衬底表面上。利用改变反应室中Si/C浓度来控制生长位置竞争，看来不受衬底表面倾斜角的影响(在合理的限度内)。但已发现倾斜角影响生长得到的SiC晶体的多型和晶体质量。
用CVD工艺生长的晶体的纯度可借助于控制SiC膜层特定生长位置处的位置竞争而被基本控制。在晶体生长过程中，如图9中Z所示的沾污能够自行进入生长中的SiC晶体。用H2之类的超纯气体吹洗反应室，可降低一些但不是全部反应室中的沾污。沾污源可以是晶体原子的原始化合物、无意中泄漏和/或引入到反应室内的杂质、和/或晶体生长之前就在反应室中的原子或分子。晶体组分的原始化合物最好选那些不呈现为沾污源的。SiC晶体生长中的通常沾污是铝。铝常被用作P型掺杂剂。铝一进入反应室，就由于其金属性而倾向于在掺杂过程结束之后仍留在生长室中。在生长纯SiC晶体的过程中，留在生长室中的铝能够键合在Si位置82中并潜在地降低SiC晶体的电学特性。借助于提高反应室中的Si/C浓度比率并降低Si生长位置的需求，可明显降低SiC晶体中铝沾污进入的数量。借助于确定进入到SiC晶体中的主要沾污及沾污所键合的生长位置，可以用适当调节反应室中晶体生长化合物浓度比率以降低生长位置处的沾污需求的方法来控制SiC晶体中沾污进入的减小。
本发明的方法可用来制作多种半导体器件结构。对掺杂的控制技术远远优越于生长SiC晶体的任何已知的常规掺杂技术。本技术也提供晶体生长过程中的原位掺杂陡变并可以完全地利用从简并P型(对“淀积欧姆”接触)到近本征(极端低掺杂的n型或P型)直至并包括简并n型SiC的掺杂浓度范围。在大多数SiC器件的制造中，以这种可预见的和可重复的方式来控制掺杂剂的能力是很关键的。本发明方法可能有许多修正，例如，本发明的方法可以在超高真空系统(例如分子束外延(MBE)系统)中进行。例1
用改进了的CVD方法制作了一个含量约为1.0×1015cm-3的n型SiC晶体。从6H-SiC坯料切出的市售6H-SiC衬底被用于此例所述的方法。用金刚石研磨膏抛光衬底的Si面(0001)并且用25mm切割锯在衬底表面上切出边界。随后将衬底置于反应室中并用流速约为3L/min的含约3％-4％HCl气体的H2载气，在1375℃温度下进行约20分钟腐蚀。25分钟之后，关断HCl气流并将反应室的温度升至1450℃并在约30秒后达到平衡。将硅烷和丙烷加于反应室以开始SiC生长。200ppm硅烷(Si＝200ppm)和600ppm丙烷(C＝1800ppm)被加入H2载气以得到反应室中1∶9的Si/C比率。n型掺杂剂N2以40ppm(N＝80ppm)被加入H2载气以开始SiC晶体中的掺杂剂进入。用改进了的CVD方法得到了每小时5.5μm的生长速率。大约一个小时之后，关断H2载气中的硅烷、N2和丙烷气流并使载气在反应室的冷却过程中继续在反应室中流过约10分钟。例2
此法与例1基本相同，生长了含量约为6.0×1015cm-3的n型SiC晶体。硅烷以200ppm(Si＝200ppm)而丙烷以350ppm(C＝1050ppm)被加入H2载气以得到1∶5.25的Si/C比率。n型掺杂剂N2以66ppm(N＝132ppm)被加入H2载气以便对SiC晶体掺杂。例3
此法与例1基本相同，生长了含量约为3.0×1016cm-3的P型SiC晶体。硅烷以200ppm(Si＝200ppm)而丙烷以350ppm(C＝1050ppm)被加入H2载气以得到1∶5.25的Si/C比率。P型掺杂剂三乙基铝(TMA)借助于H2在液态TMA(保持21℃)中鼓泡而加入H2载气，使10sccm(标准立方厘米)引入反应室以掺杂SiC晶体。例4
此法与与例1基本相同，生长了用作欧姆接触的含量约为2.0×1019cm-3的简并P型SiC晶体。硅烷以200ppm(Si＝200ppm)而丙烷以600ppm(C＝1800ppm)加入H2载气以得到1∶9的Si/C比率。P型掺杂剂TMA以21sccm被加入H2载气以掺杂SiC晶体。在冷却反应室之前大约5分钟时，关断硅烷气流而继续流过H2、丙烷和TMA气流。例5
此法与例1基本相同，生长了用作欧姆接触的含量约为2.0×1019cm-3的简并n型SiC晶体。硅烷以200ppm(Si＝200ppm)而丙烷以130ppm(C＝390ppm)被加入H2载气以得到1∶1.95的Si/C比率。n型掺杂剂N2以1153ppm(N＝2306ppm)被加入H2载气以掺杂SiC晶体。在冷却反应室之前大约5分钟时，关断丙烷气流而继续H2、硅烷和N2气流。例6
此法与例1基本相同，生长了含有一个p/n结的多重多型SiC晶体。6H-SiC衬底用3C-SiC晶体成核。衬底的倾斜角为0.2-0.3°。晶体生长开始直至3C-SiC晶体扇形扩大到整个生长区上。在3C-SiC的起始生长过程中，进行例5所述的简并n型掺杂。简并n型SiC外延层之后，与例2外延层基本相同地生长轻掺杂n型外延层。借助于结束n型外延层并如例4所述开始生长简并P型外延层，来制作pn结。衬底上3C-SiC外延层台面相对6H-SiC外延层台面的位置分布是随机的，且3C-SiC台面的百分比约为50％。采用确定7×10-6cm2-4×10-4cm2面积范围的圆形和方形二极管台面的2000埃厚的铝腐蚀掩模并用剥离法图形化。在250毫乇生长室压力下于300Wrf，用80％SF6∶20％O2的反应离子刻蚀(RIE)使二极管台面被腐蚀约10μm的深度。用温腐蚀方法剥离铝腐蚀掩模，然后浸入沸硫酸中进行清洗。在1150℃下对样品进行湿氧化6小时以形成至少500埃厚的SiO2。在晶片被制作了用于接触的图形之后，用6∶1冲稀的HF溶液腐蚀氧化层，形成通孔。然后电子束淀积铝并剥离以完成器件制作。3C二极管在室温25℃下对200V反偏压呈现整流特性，这代表3C-SiC二极管电压处置能力改善了4倍。当反向击穿过程中流过的电流被限制为小于1mA时，击穿是可重复的(即曲线可以维持极长的时间而不改变器件特性)；无限制的电流导致器件的永久性损伤。在衬底上测试的器件上，击穿时只在器件边界周围观察到微等离子体的电晕，这说明反向失效发生在台面的边缘而不是由于体机制。二极管一旦被击穿时的过量电流毁灭性地损坏，多重微等离子体电晕就被可能是器件沿台面边缘的毁坏点的单一微等离子体所取代。图12示出了几个温度下的对数尺度正向和反向电流电压特性。虽然反向漏电的改善自然依赖于选作比较基准的电压和温度，但这些3C-SiC二极管相对于先前分布的任何3C-SiC pn二极管明显地表现出至少一个数量级的反向漏电流密度的改善。由于反向电流不正比于外加电压的平方根，故可推测某些热激发之外的机制是反向漏电的原因。正向特性的指数区呈现出CVD生长3C pn二极管的创记录地低的饱和电流密度。但理论因素随温度的改变迄今未能很好理解。
上例所述的方法示出了SiC晶体的可控和可重复的掺杂，它具有平滑的表面形貌和低的缺陷密度。改进过的CVD方法有可能用来生长SiC以外的至少具有二种生长位置的晶体，并控制其纯度和掺杂分布，即使这种晶体的化学性质、生长参数、掺杂剂和沾污等不同于SiC晶体。改进了的方法有可能使用的一种晶体是GaAs晶体。下面各预计例子示出了砷化镓(GaAs)晶体的可控掺杂。例7
对本例所述的方法，要制作用于欧姆接触的含量至少为1.0×1019cm-3的简并P型GaAs晶体。GaAs衬底被抛光，切出生长边界并在衬底上生长晶体之前腐蚀表面。反应室被升温到适当的晶体生长温度并使反应室中的载气流平衡。使含Ga和As的化合物与载气组合以开始GaAs晶体生长。对于优先争夺Ga位置的P型掺杂剂的情况，相对于As浓度Ga浓度要降低，这提高了Ga生长位置的需求并因而增大了GaAs晶体中P型的进入。要引入反应室的P型掺杂剂的数量应该是不对GaAs外延层表面形貌起不良影响所允许的最大数量。在反应室冷却之前5分钟时，关断流入反应室的Ga化合物而继续流通P型掺杂剂、砷化合物和载气。例8
此法与例7基本相同，要生长含量至少为1.0×1019cm-3的简并n型GaAs晶体。对于优先争夺As位置的n型掺杂剂的情况，Ga浓度相对于As浓度被提高以提高As位置需求并增大GaAs晶体中的n型掺杂剂的进入。待引入反应室的n型掺杂剂的数量应该是不对GaAs晶体的表面形貌起不良作用所允许的最大数量。反应室冷却之前5分钟时，应关断流入反应室的As化合物，而继续n型掺杂剂、Ga和载气的气流。例9
此法与例7基本相同，要生长含量远小于1.0×1019cm-3的P型GaAs晶体。Ga浓度相对于As浓度被提高以便在生长室中得到相当大的Ga/As比率(相对于例7的Ga/As比率)。然后将恰当数量的P型掺杂剂加入反应室。例10
此法与例8基本相同，要生长含量远小于1.0×1019cm-3的n型GaAs晶体。反应室中的Ga浓度要相对于As浓度减小，以便得到相当小的Ga/As比率(相对于例8的Ga/As比率)。然后将恰当数量的n型掺杂剂加入反应室。例11
在从(0001)面向(1210)面偏轴3°而抛光的市售n型Si面SiC衬底上，于1450℃下生长了SiC外延层。SiC衬底置于涂覆有Si-C的石墨支座上并被装入常压CVD系统的水冷石英反应器中。用H2载气中的硅烷(H2中含3％)和丙烷(H2中含3％)来生长SiC外延层，得到～3μm/h的生长速率，并用N2(对于n型)或三乙基铝(TMA，对于P型)进行掺杂。用二次离子质谱(SIMS)分析、水银探针或pn二极管电容电压(C-V)、低温光荧光谱(LTPL)以及霍尔迁移率测量来测试外延层特性。借助于调节生长反应器中的Si/C比率以有效地控制进入SiC晶格替代位置的掺杂剂的数量(掺杂剂控制技术)而使用了位置竞争外延。位于碳化硅晶体的有效生长表面上的这些位置，即碳晶格位置(C位置)或硅晶格位置(Si位置)被位置竞争外延所控制。位置竞争外延的模型是基于氮和碳之间争夺生长中的SiC层的C位置以及铝和硅之间争夺Si位置的原理。借助于提高C源浓度使C超过N而争夺C位置，降低了进入生长中SiC外延层的n型(氮)掺杂剂原子的浓度。同样，借助于提高生长反应器中的硅源浓度使Si超过Al而争夺Si位置，降低了进入的P型掺杂剂(铝)的数量。借助于改变丙烷浓度以有效地改变Si/C比率，同时保持恒定的硅烷和掺杂剂源浓度，生长了一系列P型和n型掺杂的单晶。对于晶体的P型掺杂，当保持恒定的硅烷气流(200原子ppm)和TMA气流(2sccm H2气流通过恒定室温下的TMA鼓泡器)时，丙烷浓度是有效地改变生长反应器中Si/C比率的唯一可变(400-000at.ppm)参数。在硅浓度中呈现相对上升的P型掺杂(来自Si/C比率的提高)引起铝从生长中的SiC外延层排出。已发现采用0.1的Si/C比率得到了净载流子浓度为P＞1×1019cm-3的简并掺杂P型外延层。用0.5的Si/C比率生长了另外的SiC晶体，得到净载流子浓度为P＝5×1016cm-3的P型外延层。已发现，当Si/C比率从0.1提高到0.5时，Si的相对数量增加并使铝无法争夺生长着的SiC晶格中可用的Si位置，这最终导致Al掺杂剂进入的下降。
在生长n型掺杂外延层的过程中，硅烷(200ppm)和分子氮(90ppm)浓度保持恒定，而丙烷浓度在133-600ppm之间改变。用SIMS和水银探针C-V测试了氮掺杂剂分布。SIMS分布表明生长得到的外延层中的原子氮浓度的变化只来自外延生长过程中Si/C比率(在0.5-0.1之间)变化。从同一样品的水银探针C-V得到的净载流子浓度分布同SIMS分布符合得很好。结果表明，位置竞争外延控制了生长着的SiC外延层的电活性晶体位置中的掺杂剂进入。
为了证实位置竞争外延的可重复性，用Si/C比率的二个极端(0.1和0.5)，同时保持恒定的Si(200原子ppm)和N(100原子ppm)浓度，生长了大量晶体。采用Si/C＝0.1，生长的晶体始终得到净载流子浓度为n≈3×1015cm-3的n型有意掺杂外延层。而且，采用Si/C＝0.5，生长得到的晶体始终为n≈3×1017cm-3的n型外延层。相信碳相对于硅的降低了的浓度(来自Si/C比率从0.1到0.5的提高)允许氮将碳排出对生长中的SiC晶格的C位置的争夺，导致原子氮进入的增加。
利用位置竞争外延将生长反应器中的无意掺杂原子从生长SiC外延层的进入中排除，生产了非常低掺杂的外延层。用LTPL谱对用Si/C＝0.1生长的这些无意掺杂外延层进行了检测以确定晶格完整性和生长过程中进入的掺杂剂的相对浓度。从我们最低无意掺杂的p型外延层得到的LTPL结果，得出I77/P0＝150而I77/S0＝4.7，表明是迄今报道的最本征的SiC。对于低掺杂SiC，SiC中的掺杂剂浓度同I77/P0和I77/S0峰高比(peak-height ratio)联系起来，其中P0和S0分别是3.00eV和2.99eV处的氮施主非声子线强度(nitrogen donor no phonon line intensity)，而I77是2.947eV处SiC77-meV本征声子仿型的峰值强度。采用这些比率，用LTPL得到了估计为1×1014cm-3的无意掺杂剂浓度，这同水银探针C-V室温测量得到的P＜5×1014cm-3是一致的。位置竞争外延被用作生产低掺杂SiC外延层的掺杂剂排除生长技术。同样，用位置竞争外延来促使SiC外延层生长过程中掺杂剂原子增强进入，生产了简并掺杂外延层。用在外延层生长的最后30-40秒期间以及在衬底冷却过程中关断Si或C源气流的方法，制作了很薄的简并掺杂p型和n型接触层。这使掺杂剂原子能够分别进入最顶部的生长着的p型或n型外延层而不必与Si或C原子竞争。用在外延层生长的其余30-40秒的期间只关断丙烷气流同时保持硅烷(200原子ppm)和氮(300原子ppm)气流的方法，制作了简并n型外延层。
淀积在p型和n型简并外延层上的金属接触是包括铝、钛、镍和钼的大量金属的“淀积欧姆”(即不退火的)。n型和p型简并掺杂外延层上的淀积钼和钛的接触电阻率经计算(线性传输线方法(TLM))分别为pb＜5×10-5Ωcm2和pc＜2×10-5Ωcm2。在室温下已测得简并掺杂n型接触外延层n＝4×1018cm-3的低场自由载流子浓度并得到接近60cm2/V·s的迁移率。当考虑到不完全离化时，n＝4×1018cm-3的低场自由载流子浓度理论上转换成超过ND＝2×1019cm-3的原子氮浓度。由C-V技术施加的较高的电场(相对于霍尔技术)由于发生在肖特基二极管的市场耗尽区中的场增强离化而导致测得的自由载流子浓度更高。n＝8×1016cm-3的相对较轻掺杂的n型外延层的室温霍尔迁移率的范围为247-253cm-2Vs，并发现是小于10％补偿。用位置竞争外延生产了优越的SiC电子器件。由于利用了可制造具有更高阻挡电压和更低寄生电阻的SiC器件的位置竞争外延使掺杂范围得到了增大，故这些器件显示出优越的电学性能。该器件所获得的成就包括高压6H-SiC二极管(2000V)和3C-SiC二极管(300V)，它们显示出迄今报道的最高的6H和3C-SiC阻挡电压。
例12
在市售n型(0001)SiC Si面球切出的晶片上于常压CVD系统中生长了6H-SiC外延层。用标准去油溶液对SiC衬底进行预清洁，随后浸入沸腾硫酸10分钟，最后去离子水冲洗并用滤过的氮气干燥。清洁过的衬底被置于SiC涂覆的石墨支座上，然后用熔炼(fused)石英载体装入水冷的熔炼石英反应器中。借助耦合到支座上的射频(rf)对样品进行加热，用光测高温计将支座温度控制为1450℃。硅烷(H2中含3％)和丙烷(H2中含3％)被用作SiC外延层生长源，而H2中3％的HCl气体被用来在外延层生长前于1350℃下原位腐蚀4分钟。所有的气体，包括用加热的钯扩散管纯化过的超高纯H2载气，都被质量流量控制。借助于在外延层生长过程中将双硼烷(H2中含100ppm或500ppm的B2H6)加入反应器而对外延层进行p型掺杂。
在CVD多晶SiC腔中于1700℃在常压超纯氩气氛中对晶体进行0.5小时的生长后退火。用CAMECA IMS-4f双聚焦磁扫描离子微分析器进行二次离子质谱(SIMS)研究。利用探测器在负二次离子探测模式下分别监测(H)和双原子物种B(+C)和N(+C)，铯轰击被用来确定氢、硼和氮原子浓度分布。用氧轰击和正二次离子探测模式来确定铝和较高精度的硼元素浓度。
用位置竞争外延来控制进入6H-SiC外延层的硼的数量。首次确定了特定的掺杂剂原子是占据SiC晶格的C位置还是Si位置。已报道过硼占据Si位置和C位置二者，这可能使位置竞争外延不能有效地用来控制SiC中的硼掺杂。但CVD实验结果指出硼优先占据SiC晶格的Si位置。已发现随着硅烷浓度的增大(亦即Si/C比率增大)，SiC外延层中的硼进入减小，这是与SiC外延层生长过程中增加的硅量使硼不能夺取可用的Si位置相一致的。相反，降低硅烷浓度或只增加丙烷浓度，使Si/C比率降低，硼的进入就被增加。为有效控制硼掺杂而将丙烷浓度改变，其中在外延层生长过程中，借助于连续增大丙烷浓度而同时保持恒定的硅烷和双硼烷浓度，Si/C比率被逐步降低。随着丙烷浓度由于生长室中Si/C比率的相对降低而被增加，外延层中的硼进入增加。硅浓度的这一相对减小允许硼原子使硅原子不能争夺生长着的SiC外延层表面上更多的可用Si位置，导致SiC外延层中硼进入增大。
为了确定掺杂控制的可重复性，在单独的2小时生长实验中(各采用0.1-0.5范围内的恒定的Si/C比率)生长了大量掺硼的SiC外延层。对选定的外延层，SIMS确定的元素硼浓度同水银探针C-V测得的净载流子浓度进行了比较。用Si/C＝0.51生长的典型的外延层的C-V测得的净载流子浓度为p＝5×1015cm-3，而相比之下，用Si/C＝0.11生长的外延层的净载流子浓度为p＝3.5×1017cm-3，其中二个生长晶体都使用完全相同的双硼烷浓度(1.6ppm)。二次离子质谱分析表明较低掺杂(p＝5×1015cm-3)的外延层的元素硼浓度为〔B〕＝6.5×1016cm-3，而掺硼较高(p＝3.5×1017cm-3)的SiC外延层为〔B〕＝1×1018cm-3。由仅仅改变Si/C比率引起的硼进入的大幅增大表明硼进入对外延层生长过程中所使用的Si/C比率和Si位置对C位置的优先B占据的强烈依赖。接着用低温光荧光谱(LTPL)检测用相同Si/C比率但不同的双硼烷浓度所生长的三个掺硼的SiC外延层。为了消除不同丙烷浓度对氢进入的潜在影响，从而隔离氢进入效应于只改变双硼烷浓度，采用了完全相同的Si/C比率。得到的谱显示每个掺硼的外延层中含有明显数量的氢。晶体中氢的分析指出氢的进入直接正比于进入SiC外延层的硼的数量。制备了含有来自只改变Si/C比率的硼浓度〔B〕逐步增加的外延层并随后用SIMS分析了氢。这样做是为了证实氢和硼的进入是有关的并确定是否由于退火氢被清除了，还是其光学活性被简单地改变了。观察到氢浓度的增加对应于外延层中硼浓度的增加。这表明氢的进入直接有关于6H-SiC外延层中的硼进入。在氩中1700℃退火半小时之后，对样品再进行确定硼和氢浓度的SIMS深度分布分析。结果表明，由于1700℃退火，氢已扩散出SiC外延层。保留在掺硼外延层中的氢含量低于SIMS仪器中的氢背景浓度(＜2×1017cm-3)。还指出硼不由于1700℃退火而经历明显的固态扩散，这已被〔B〕分布的继续陡峭所证明。发现在退火之前，氢钝化掺硼SiC外延层的受主原子。对于退火后净载流子浓度为p＝9×1015cm-3、p＝1.9×1016cm-3和p＝6.5×1016cm-3的三个样品，由退火后氢钝化的减小造成的载流子浓度增大分别约为4.5倍、3倍和3.25倍。
已发现位置竞争外延对于控制CVD6H-SiC(0001)外延层的硼掺杂是有效的，硼的进入反比于SiC外延层生长过程中反应器内所用的Si/C比率。掺硼外延层的LTPL和SIMS分析都表明外延层中所含的氢浓度随硼进入的增加而增加。
例13
在常压CVD系统中于市售n型6H和4H(0001)SiC Si面和C面6H(0001)SiC坯料切出的晶片上生长了6H-SiC外延层。SiC衬底用标准去油溶液预清洗，随后浸入沸腾的硫酸中10分钟，最后用去离子水冲洗并用滤过的氮干燥。清洁过的衬底被置于涂覆了SiC的石墨支座上，然后用熔炼石英载体装入水冷的熔炼石英反应器中。用射频耦合的支座对样品加热，用光测高温计将支座的温度控制在1450℃。硅烷(气瓶H2中含3％)和丙烷(H2中含3％)被用作SiC外延层生长源，而用了Slpm H2气流中的90sccm的超纯HCl气体在外延生长就要开始之前于1350℃时进行原位腐蚀。所有气体，包括用加热的钯扩散管纯化过的超纯H2载气，都被质量流量控制。在外延层生长过程中，用将磷(H2中200ppm的PH3)或氮(H2中0.1％的N2)加入反应管的方法对外延层进行n型掺杂，用加入双硼烷(H2中100ppm的B2H6)或三乙基铝(鼓泡结构)的方法对外延层进行p型掺杂。用CAMECA IMS-4f双聚焦磁扫描离子微分析仪进行二次离子质谱(SIMS)分析。利用探测器在负二次离子探测模式下分别监测H-、P-和双原子物种B(+C)-、N(+C)-，铯轰击被用来确定氢、硼、磷和氮的原子浓度分布。对于6H和4H-Si(0001)Si面样品，发现Si面外延层的氮掺杂剂进入直接和反应器中的Si/C比率有关。借助于在外延层生长实验过程中只改变丙烷气流而硅烷和氮气流都保持恒定，有目的地改变Si/C比率。SIMS深度分布表明原子氮浓度随外延层生长期间丙烷气流的增大而减小。这与使氮不能争夺生长着的SiC外延层表面上SiC晶格的空碳位置(C位置)的碳的数量增加是一致的。
磷(P)掺杂剂的进入被确定为与Si/C比率成反比。当丙烷气流减小而保持恒定的硅烷和磷烷气流时，SIMS确定Si面6H-SiC外延层中的p进入减小。p进入随Si/C比率变化的这些改变与占据SiC晶格硅位置(Si位置)的p原子一致。当丙烷气流增大时，空的Si位置的数量增大，这可能使SiC外延层中的p进入增强。Si面上的p型掺杂是用三乙基铝(TMA)做Al掺杂而双硼烷做硼掺杂来实现的。SIMS分析表明Al掺杂剂的进入与6H和4H Si面衬底上外延层生长过程中所用的Si/C比率成反比。SIMS确定，当CVD反应器中的丙烷气流增加以及硅烷气流减小时，Al的进入增大，这显示出Si和Al对生长着的Si面6H-SiC外延层上的Si位置的争夺。
同样，发现硼的掺杂与Si/C比率有关。在掺硼外延层生长过程中，除了硼的进入外，浓度显著的空穴钝化(hole-passivating)的氢也进入。SIMS分析表明利用1700℃氩中退火30分钟，可将氢从外延层中清除，这使这些掺硼外延层的水银探针净空穴浓度提高3倍。发现生长在C面6H-SiC(0001)样品上的外延层的p型掺杂相似于Si面衬底所得到的情况。C面上Al和B掺杂剂的进入都呈现相似的Si/C比率依赖关系。然而，当与相同生长过程中被掺杂的Si面衬底进行比较时，C面衬底上的Al和B进入都没有那么大。对于掺Al的C面外延层，SIMS确定的Al掺杂剂进入比相应Si面外延层的约小50倍。同样，比之同时掺B的Si面外延层；掺B的C面外延层的B浓度也低50倍。对于掺B的Si面外延层，对掺B的C面外延层检测到了氢，其中SIMS确定的H浓度分布中的变化与SIMS确定的台阶式B浓度分布的类似。
已发现6H-SiC(0001)的Si面位置竞争相似于4H-SiC(0001)衬底的Si面位置竞争。位置竞争对Al掺杂的作用与Al明显占据生长在Si面和C面6H-SiC(0001)衬底上的外延层SiC晶格的Si位置一致。对于二种面上的硼掺杂，得到了一种相似的位置竞争效应，其中相信B主要占据Si位置。对于用磷进行的n型掺杂，位置竞争效应与p原子主要占据Si位置非常一致。相信借助于在比较Si或C原子的尺寸的情况下来考虑各掺杂剂原子所占据的晶格位置，可以最好地解释这种效应。具体地说，有兴趣的元素的非极性共价半径是：Si(1.17A)；C(0.77A)；Al(1.26A)；B(0.82A)；P(1.10A)；N(0.74A)。用原子尺寸作为第一近似(即忽略化学键合因素)，Al和P都应替换SiC晶格中的Si而不是C，这与实验结果是一致的。B的原子尺寸与C更接近匹配，故B应该主要替换C位置中的C，这与实验证据是直接相抵触的。但显著数量的H同时进入生长中的掺B外延层中，因此，“ B-H”络合物(complex)可解释这些结果。“B-H”粒子具有与Si(1.17A)更紧密匹配的尺寸(1.10A)，因此应该占据Si位置；这与实验结果是一致的。由于假设的“B-H”粒子有较大的有效尺寸，故B-H络合物呈现Si位置替换。
Si面上的N掺杂与位置竞争机制一致，其中相当小的N原子同C原子争夺可用的C位置。还发现N的小尺寸还使N能争夺少量的Si位置。当SiC晶体生长在衬底的C面时，这个效应最明显。采用C面上位置竞争的结果与N掺杂剂原子择优替换进入Si位置，同时对N进入C位置作出明显贡献是一致的。
位置竞争外延被成功地用于6H-SiC(0001)偏轴衬底的Si面和C面上的p型和n型掺杂剂控制。对于A面的掺杂结果表明位置竞争效应强烈地依赖于SiC极性而不明显地受多型的影响。6H和4H SiC Si面样品的结果是相似的，而6H SiC C面样品却得到明显不同的结果，特别是对于N掺杂的外延层。在C面和Si面上的N掺杂外延层的同时生长的结果的比较中，相信位置竞争机制依赖于SiC衬底的表面结构并较少依赖于气相相互作用。对于p型掺杂，在二种极性面上，当Si/C比率下降时，Al和B掺杂剂的进入增加。同样，当有意地降低Si/C比率时，Si面和C面上的p掺杂剂的进入也都增加。这与P、Al、B同Si争夺可用的Si位置是一致的。发现每种掺杂剂的位置择优依赖于它们与相对于Si(Si位置)和C(C位置)的原子尺寸。此处，P和Al要进入C位置而不改变晶格间距则显然是太大的。由于明显数量的H与B结合，B的相对尺寸被认为是“B-H”络合物的尺寸。对这种情况，如果不明显地改变SiC晶格尺寸，“B-H”络合物的有效尺寸也太大从而也不容易适宜C位置。相反，N掺杂剂原子的相当小的尺寸使其能进入二种晶格位置。因此，Si面上的N掺杂导致N进入Si位置和C位置，主要是进入C位置。相反，对于C面上的N掺杂，N主要进入Si位置，对C位置只有相当小的进入。因此，N掺杂剂进入Si位置和C位置的位置竞争机制明显地依赖于生长表面的极性。
例14
在分别带有0.2°-0.6 °和3°-4 °范围倾斜角的市售6H(0001)Si面SiC衬底上于1450℃生长了3C-SiC和6H-SiC外延层。SiC衬底被置于涂覆有SiC的石墨支座上并装入水冷石英反应器CVD系统。生长得到的外延层用水银探针或pn二极管CV来确定活性掺杂浓度。生长反应器中的Si/C比率对生长得到的6H、3D和4H SiC(0001)外延层的有意和无意掺杂剂进入有强烈的影响。具体地说，对于SiC(0001)基平面上的外延层生长，发现活性n型(氮)载流子浓度正比于Si/C比率，而活性p型(铝)浓度反比于Si/C比率。当生长反应器中的Si/C比率降低时，生长得到的SiC外延层中的活性氮浓度下降。当Si/C比率进一步降到Si/C≈0.1时，无意掺杂的外延层由n型转变成p型。结果得到了p型和n型二种外延层，其水银探针CV和低温光荧光(LTPL)测得的室温载流子浓度为1×1014cm-3。原先我们实验室生长的无意掺杂外延层都只有n型，其最低净载流子浓度一般局限在约为n＝2-3×1016cm-3。
相信SiC中的掺杂剂占据特定的位置，具体地说，氮主要占据Si面上的碳位置，而铝占据晶体面二侧上SiC晶格的硅位置。碳浓度的相对增加使氮退出对生长着的SiC晶格中C位置的争夺。对于提高了的Si/C比率，存在相似的情况，其中硅浓度的相对增大使Al退出对生长着的SiC晶格中Si位置的争夺。100ppm的氮(50ppm N2)被引入生长反应器，然后借助于将Si/C比率从Si/C≈0.44降到Si/C≈0.1来阻止它进入生长着的外延层。0.1的Si/C比率导致始终得到净载流子浓度为n＝1×1015cm-3的有意掺杂n型SiC外延层。相反，采用带有100ppm N的更为典型的Si/C＝0.44的生长导致n＝1-2×1017cm-3的n型外延层。对于使用Si/C＝0.1的外延层生长，所增加的碳量被认为已使氮退出对生长着的SiC晶格C位置的争夺。用此法也制作了p型外延层。对于这些系列实验，在外延层生长过程中，TMA气流被引入反应器。用Si/C＝0.44生长得到的p型外延层被测定为5×1016cm-3，而用Si/C＝0.1生长的外延层为简并掺杂的p型外延层，其估计的净载流子浓度为1×1019cm-3。当Si/C比率从0.44被降到0.1时，同Al争夺SiC晶格的Si位置的Si的相对数量也减小，这引起Al进入增大。
位置竞争外延还被成功地用来获得SiC外延层掺杂剂浓度的非常陡峭的改变。在常规CVD系统中，掺杂剂分布的陡度受到将掺杂剂源从生长反应器吹洗出去的限制。采用位置竞争外延的外延层生长的一个优点是借助于用掺杂剂源气体改变Si/C比率来排除残留的不希望有的掺杂剂，可以获得更陡峭的掺杂剂分布。相反，对于高度简并掺杂的外延层的生产，可以实现非常陡峭的增强了的掺杂剂进入。这方面的一个非常有用的例子是借助于在外延层生长的最后几分钟的期间内分别关断Si或C的源气流来制作非常薄的简并掺杂p型和n型接触层。随后淀积的金属接触是p型和n型外延层上各种各样金属的“淀积欧姆”。n型和p型简并掺杂外延层上淀积钼的接触电阻率用线性TLM方法计算得到为PC＜5E-5Ωcm2。在有意掺杂的6H-SiC外延层样品上进行了初步的霍尔量测。发现n＝8×1016cm-3的N型外延层有小于10％的补偿，其室温霍尔迁移率的范围为247-253cm2/V·s。在室温下，重掺杂n型接触外延层的迁移率接近60cm2/Vs，且测得的低场自由载流子浓度为n＝4×1018cm-3。当考虑到不完全离化时，4×1018cm-3的低场自由载流子浓度理论上转换成超过2×1019cm-3的原子氮浓度。接触的“淀积欧姆”状态使重掺杂外延层的常规C-V分布测量不可能进行。对于最低掺杂的n型和p型外延层，低温光荧光(LTPL)被用来确定晶格完整性和相对掺杂剂进入。从我们的最低无意掺杂的p型外延层得到的LTPL结果导致I77/P0＝150而I77/S0＝4.7。由LTPL估计的无意掺杂剂浓度(1×1014cm-3)与水银探针CV室温测量(p＝5×1014cm-3)是一致的。
对SiC(0001)基平面6H和3C-SiC说明了新颖的生长方法，此法基于在外延层生长过程中恰当地使用Si/C比率以便对掺杂剂浓度实行控制。当Si/C比率从大约0.1被改变到0.8时，载流子浓度也改变。生长得到的外延层上的施主载流子浓度正比于Si/C比率，而受主载流子浓度反比于Si/C比率。对所有0.1-0.8之间的Si/C比率，得到的表面形貌和晶体质量都是优良的。
本发明的电学器件应用集中于本生长新技术使之成为可能的更宽的掺杂范围的有利用途。由于本发明允许比先前有可能做到的更高的掺杂剂浓度进入到化合物半导体晶体中，故任何其性能受到器件任何区域中达到的简并掺杂程度影响的电学器件结构，都会受到本发明的影响。
改进了的CVD方法明显降低了欧姆接触处的接触电阻。诸如晶体管的许多半导体器件结构的性能都依赖于接触电阻。接触电阻是由金属(它将电信号和功率传到并传出半导体器件)接触(或连接)半导体表面处的物理界面引起的。借助于使接触电阻尽可能小，大多数半导体电学器件的性能都得到提高。在晶体管之类的很多器件的电学性能中，这是一个限制因素，它又限制了用这种器件构成的电路和系统的性能。广泛认为的是，对6H-SiC或3C-SiC的接触电阻分别是许多6H-SiC或3C-SiC器件电学性能的主要限制因素。借助于使半导体在其与金属欧姆接触形成物理接触的地方的掺杂尽可能高，半导体器件的接触电阻被做得尽可能小。由于改进了的CVD方法使器件质量(即高质量)的化合物半导体(例如SiC)外延层能够以较高的掺杂浓度生长，故对这些外延层(因而也是制作在这些外延层中的恰当设计的电子器件)的接触电阻可以降低，从而提高许多以化合物半导体为基础的电子器件和电路的性能。
改进了的CVD方法也降低了生长得到的晶体的半导体体电阻。能够影响半导体电学器件性能的另一电阻来源是半导体本身的体电阻。在几乎所有半导体器件中，电流都流过半导体本体的未耗尽区。与流过这些区域的电荷有关的电阻常常是很大的，而且有时可以是限制器件性能的不希望有的因素。借助于尽量加大这些区域中半导体的掺杂，与这些区域有关的电阻可以做到尽可能小。本发明的新方法再次方便了这种先前不可能达到的在这些区域中尽可能将掺杂做大到各种浓度水平。
本发明还可用来制作与掺杂半导体器件。这种结构基于非常薄且非常重掺杂的半导体层。δ掺杂器件的电学性能决定于使最大量的掺杂剂进入最大可能薄的层的能力。改善了的CVD方法使之成为可能的更好地控制化合物半导体的简并掺杂水平的能力，应该明显地提高δ掺杂器件结构中可获得的性能特性。
改进了的CVD方法还可用来开发耗尽宽度更小的半导体器件。半导体器件各种结(例如pn结、金属半导体结、异质结)处的耗尽宽度很大程度上决定于结处或结周围的半导体掺杂。众所周知，耗尽宽度随掺杂浓度增加而减小。很多半导体器件的性能和/或功能依赖于重掺杂以得到窄的耗尽宽度和相关的物理效应。齐纳二极管和隧道二极管依赖于载流子通过非常窄的耗尽区的隧穿效应，这是靠pn结二边重掺杂才成为可能的。低漏电二极管和二极管结型电荷储存电容器基于窄耗尽宽度以使电流产生最小而电荷储存密度最大。由于改进了的CVD方法能够进行重掺杂并得到较小的耗尽宽度，故改进了的CVD方法具有用缩小器件耗尽宽度的方法来改善这些器件的性能的潜力。
改进了的CVD方法还可用来开发带隙稍窄的半导体器件。借助于提高半导体中的简并掺杂，发生熟知的能带尾部衰减即带隙变窄的物理现象。改进了的CVD工艺可用来控制发光二极管(LED)和双极晶体管之类的器件(其中的带隙变窄提高了器件性能)所用的半导体中的简并掺杂程度。
除了具有较高掺杂浓度的高质量化合物半导体外延层的可控生长之外，改进了的CVD工艺能够生长过去所不能得到的具有较低掺杂浓度的高质量化合物半导体外延层。其性能获益于低掺杂浓度的任何化合物半导体电学器件都将受益于这一改进了的CVD方法。这种将获益的器件包括基本的半导体结。几乎所有的半导体器件和电路都包含基本的半导体结。由这些基本的结组成的大多数晶体管被安排在各种适合于完成所希望的电学功能(例如放大、开关)的结构中。利用本发明的改进了的基本结掺杂，这些器件将得到很大改善。半导体电学器件工艺的一个基本构架是p型材料和n型材料的紧密接合，更普遍地称为pn结。本技术领域的熟练人员众所周知，pn结的电学特性(如结电容、结的击穿电压、结的漏电流)受结的较轻掺杂侧的物理特性(即掺杂密度、缺陷密度)主宰。用本改进了的CVD方法来生产掺杂更轻的化合物半导体同时又获得所需的极性(n型或p型)的能力，极大地拓宽了含有pn结的器件中有可能运行的电学性能的范围。众所周知，pn结二极管的击穿电压随结的掺杂较轻一侧的掺杂量下降而增大。因此，改进了的CVD方法已显示10倍或更大的掺杂浓度改善(即降低)，当用到6H-SiC晶体时，可以改善6H-SiC pn台阶结型二极管阻挡电压，使目前所获得的最大值稍大于1100V提高到大约10000V左右。半导体的掺杂在另一种基本结即金属半导体结的电学特性中也以相似的方式起主要的作用。对于恰当设计的整流金属-SiC肖特基二极管结，可以预期有相似结果的改善。改进了的CDV方法还可用在晶体管和电路设计中以达到更高的电路工作电压。
改进了的CVD方法还可用来制作结电容降低了的半导体。众所周知，二极管的结电容随掺杂降低而减小。本改进了的CVD方法使之成为可能的较轻的掺杂也能导致化合物半导体结的耗尽电容减小，这将减小常常能够限制器件和电路性能的寄生电容。限制平面场效应晶体管(FET)的开关速度和高频性能的因素之一是由漏-衬p-n二极管结所形成的寄生电容。用本改进了的CVD方法可以得到的降低了的掺杂能够减小这一结电容并有可能使化合物半导体FET工作于比过去能达到的更高的频率和开关速度。
改进了的CVD方法还可用来制作内部电阻率高的半导体器件。已知电阻率随浅离化能掺杂剂浓度的减小而增大。在很多半导体器件和集成电路的应用中，使器件制作在高电阻率(低掺杂剂浓度)材料中是有利的。这种材料常常在同一芯片的相邻器件之间提供隔离；而隔离的程度决定了芯片中相邻器件之间的距离，这对于有成千上万个晶体管的集成电路来说是极其重要的。由于隔离度部分地是单个器件之间半导体纯度(即掺杂密度及缺陷密度)的函数，故在有利地缩小器件空间以便在同一芯片上容纳更多的器件方面，改进了的CVD方法可证明是有用的。显然，对于希望有更高电阻率的化合物半导体外延层的任何器件或电路的情况，本方法是有用的。
改进了的CVD方法还可用来生长用于半导体器件的载流子迁移率更高的晶体。已知载流子迁移率随掺杂和缺陷浓度的减小而增高。这是由于载流子(电子或空穴)在电场影响下通过晶格时所遇到的电势扰动(由杂质和缺陷引起)较少。改进了的生长方法能够生长无意掺杂剂进入较低的更纯的材料这一事实应能提高化合物半导体中的载流子迁移率。本技术领域熟练人员众所周知，载流子迁移率直接影响很多器件和电路的性能，而且由于更高的载流子迁移率使大多数半导体器件特别是晶体管的性能提高，故提高载流子迁移率是有吸引力的。在大多数晶体管中，更高的载流子迁移率通常都提高关键电学性能(开关速度、最高工作频率、电流负荷容量、增益)。
改进了的CVD方法可用来生长载流子寿命更高的晶体。载流子寿命是化合物半导体的另一个可以借助于生长背景缺陷浓度更少的较纯的晶体而得以提高的物理性质。本技术领域熟练人员众所周知，体载流子寿命随晶体缺陷浓度减小而增大。此性质的改善能导致器件中更小的复合/产生速率，使诸如以少子为基础的器件的某些种类的器件的性能得到改善。诸如双极晶体管和太阳电池之类的以少子为基础的器件可受益于较长的寿命。
用改进了的CVD方法生长的SiC晶体，其可能的工业应用包括：用于诸如先进的汽轮发动机、空间发电系统、深井钻探、先进汽车发动机等等之类的高温环境的半导体器件和传感器；用于靠近核反应堆之类的高辐射环境的半导体器件和传感器；用于要求功率调节电子设备的电力机车、空间电力系统以及用于先进飞机上电力驱动将需求的功率电子应用的半导体器件；用于诸如通信卫星上的、高速计算机和用于雷达系统中的微波功率晶体管之类的高频应用的半导体器件；用于高温和/或腐蚀性环境的压力传感器膜片材料；以及用于高温环境的发光二极管(LED)。
如上所述，生产掺杂晶体方面的重要改善是借助于在晶体生长过程中改变晶体源组分的浓度而控制晶体生长过程中晶体的沾污含量和/或掺杂剂浓度。先前用来对化学汽相淀积(CVD)生长的晶体进行掺杂的一些技术有很大的缺点，而且不能制作用本发明所公开的并申请权利要求的工艺所制作的那种可重复重现并且掺杂剂数量可控的晶体。对SiC晶体生长进展的一个主要限制是可获得的有限的可重复的掺杂范围。以可重复的可控的方式对净载流子浓度小于3×1016cm-3或大于5×1018cm-3的SiC外延层进行现有技术掺杂，至今是不可能的。掺杂范围的下界(3×1016cm-3)限制了高压电子应用。掺杂浓度的上界(5×1018cm-3)要求用特定的高温过程进行金属接触的退火。与现有技术相反，本发明提供了一个大大扩展了的可重复的掺杂范围，从1×1014cm-3或更小，到大于1×1019cm-3。对于能承受比现有器件高得多的电压的电子器件的生产，需要掺杂非常低的外延层。非常高掺杂的外延层允许金属接触不要求现有技术的高温退火工艺。
借助于控制特定沾污和/或掺杂剂的位置竞争(位置竞争外延)，获得了在汽相淀积工艺中生长的晶体中控制沾污和/或掺杂剂的数量的重大改进。用CVD方法可生长诸如SiC晶体之类的许多种晶体。SiC晶体的生长采用硅源和碳源来实现，其中Si原子只占据SiC晶格的Si位置而C原子只占据C位置。Si位置也称为Si生长位置，正如C位置也称为C生长位置。当SiC晶体被掺杂时，诸如磷、氮、铝、硼之类的掺杂剂原子替换地占据SiC晶格中的Si位置或C位置。已发现借助于控制CVD反应室中的Si/C浓度比率，可以控制占据SiC晶格中的特定Si位置或C位置的掺杂剂原子数量。特别是已发现借助于改变CVD反应室中的Si/C浓度比率同时保持恒定的掺杂剂浓度，可以增大或减小特定p型掺杂剂的进入。Si/C浓度比率的提高可使Si同掺杂剂原子争夺Si位置，而Si/C浓度比率的下降可使C同掺杂剂原子争夺C位置。借助于控制Si/C浓度比率，可精确地控制进入生长着的SiC晶体的掺杂剂的数量。对Si/C浓度比率的控制直接影响Si位置和C位置处的位置竞争。还发现位置竞争外延可用于衬底的二个面(即SiC(衬底)的Si面和C面)。对于SiC晶体，位置竞争外延已成功地用于各种晶格类型(即6H、4H和3C)。利用本发明公开的并申请权利要求的掺杂方法，在相继生长的晶体中可准确地重复得到具有特定掺杂剂浓度的CVD工艺生长的晶体。CVD工艺生长晶体的现有技术方法无法可靠地重复生产具有均匀掺杂剂浓度的晶体。采用位置竞争外延，可以生产许多掺杂浓度几乎完全相同的晶体，其浓度比先前用现有技术方法得到的掺杂剂浓度低得多(当需要低时)或高得多(当需要高时)。借助于恰当地处理其上待要生长晶体的衬底，生长得到的晶体将是缺陷少得多的高质量晶体。这种预处理包括腐蚀、抛光以及在衬底上制作沟槽以形成所需的晶体生长表面。衬底可以有意地成核以便控制晶体的生长方向并使CVD工艺过程中晶体生长更容易开始。衬底也可有倾斜角以方便某些类型的晶体生长。
本发明的进一步修正是显然的。例如，可以选择晶体元素比例以便从生长着的晶体中有效地排除特定的掺杂剂原子。在宽广的掺杂范围中可实现这一点。例如，用位置竞争外延技术，可以获得对无意存在的铝(即在反应器中)的排除，使其不能进入n型外延层以改善MOS器件的特性。现有技术对掺杂晶体(即SiC)没有任何办法来排除补偿掺杂原子(例如掺氮层中的铝)并使其不进入生长着的晶体。在外延层生长过程中，对每个反应器使用特定的氮(n型掺杂剂)气流，可生长5×1016cm-3氮掺杂(n型)外延层。对特定的氮气流做稍许的改变以适应各生长反应器的变化和其它设备差异。这个“处方”一经确定，就成为特定反应器产生呈现特定电学特性的特定掺杂剂浓度的唯一特定方法。无意存在的Al进入到晶体中会损害晶体的电学特性。直至本发明，这些限制都无法克服。已发现用氮之类掺杂以得到n＝5×1016的掺杂水平可以用和恰当的Si/C比率有关的一系列氮气流来完成。因此，相同的n型掺杂外延层(即5×1016)可以用宽范围的特定Si/C比率和一系列的氮气流来实现。于是，可以得到排除一般无意存在(残留)于生长反应器中的反掺杂剂原子的方法。因此，利用大Si/C比率可以选出排除特定的不希望有的反掺杂剂(铝作为p型反掺杂剂)的特定的Si/C比率同时达到所需的n＝5×1016cm-3的n型掺杂(即氮掺杂)水平。
重要的是p型反掺杂剂是否无意地存在(作为杂质)并且需要从有意掺杂的n型外延层中排除。具体地说，已有报道说铝由于引起缺陷在SiO2/SiC MOS结构的氧化物中形成而对以Si-C为基础的器件的MOS(金属-氧化物-半导体)器件性能有害。有相对大的Si/C比率(以排除残留Al)制作的N＝5E16 n型外延层改善了MOS器件性能，而用相对小的Si/C比率制作的完全相同的n＝5E16 n型外延层使MOS器件性能下降。而且，用大Si/C比率生长的样品含有较少的残留(无意)Al，而大量的(无意)Al进入了用相对小Si/C比率生长的样品。
可以为SiC晶体之类的晶体的各种晶体掺杂范围准备多种“处方”。例如，已证实可以用宽范围的Si/C比率和相应的掺杂剂气流来生长并掺杂单一CVD生长的SiC晶体。用多个Si/C比率来生产一个具有特定掺杂剂进入数量的晶体的概念是与选择一个单一的最佳Si/C比率并借助于改变进入生长室的掺杂剂流速来单独控制掺杂剂浓度的现有技术的做法是矛盾的。这些“处方”可以储存在用于生长晶体掺杂剂控制的计算机数据库之类中。如上所述，若要生长具有特定浓度n型掺杂剂进入的SiC晶体，就可选取一个处方来生长这种晶体。而且，若需要非常纯的n型SiC晶体，就选择调节选定的Si/C比率和n型掺杂剂流速以使恰当数量的n型掺杂剂进入Si/C晶体但Al之类的沾污被阻止进入SiC晶体的特定处方。或者，若需要非常纯的p型SiC晶体，就选择特定Si/C比率和p型掺杂剂流速使恰当数量的p型掺杂剂进入SiC晶体但N之类的沾污被阻止进入SiC晶体的处方。如可以理解的那样，如果生长出来的晶体中需要一定数量的p型和n型掺杂剂，就可相应地设定晶体元素比率。掺杂剂进入和/或沾污排除依赖于晶体元素比率这一重要发现是调整晶体掺杂的一个重要改进。直到本发明才有方法从CVD生长晶体中排除沾污。这种控制方法对于进入晶体的沾污对晶体电学性能有大得多的有害影响的低掺杂剂浓度来说特别重要。
本发明的另一实施例是用掺杂剂来排除CVD生长的晶体中的沾污进入。例如，选定一个晶体处方，以便借助于有意地引入会使掺杂剂A在生长着的单晶外延层中的进入减小的掺杂剂原子B来有意地使掺杂剂原子A(无意地存在)退出竞争。本例在某些掺杂剂原子(即使存在于背景浓度中)对最终器件的性能有不利影响的那些应用中有优点。例如，铝和硼是有意掺氮的n型外延层中找到的典型微量杂质。除了铝和硼对氮的不希望有的电学补偿外，铝还与很差的MOS器件性能有关。这一无意铝进入问题(它导致低劣的MOS器件)的解决办法如下：
在掺氮n型外延层生长过程中，与氮掺杂剂(它进入不同于P和Al的位置)一起同时将一种额外的n型掺杂剂原子(例如磷，它同不希望有的p型掺杂剂原子即Al争夺相同的晶格位置)引入反应器。具体地说，在晶体生长过程中，磷被同时引入反应器以排除任何残留Al，使其不能进入n型(主要用氮作为n型掺杂剂来实现)外延层。由于磷和铝都争夺SiC中的Si晶格位置，故Al的排除是成功的。由于磷也是一种n型掺杂剂原子，故磷的进入对晶体不起有害影响。磷和氮的混合物作为有意n型掺杂剂，这就提供了一种排除作为残留的补偿性p型掺杂剂的不希望有的Al的方法。除磷之外，氟、氯和硫也可用来从Si位置排除铝。
如可理解的那样，利用诸如氮、氢、氯和/或硫之类的占据Si位置的n型掺杂剂，在n型掺杂过程中将可排除占据Si位置的诸如硼、钠、铁、镓、钛和钒之类的另一些p型掺杂剂。或者，利用钠、铁、铝、镓、钛和钒，在p型掺杂过程中将可排除诸如氮、氟、磷和硫之类的n型掺杂剂。利用此法，采用诸如硼的占据C位置的一种p型掺杂剂、选择一个排除无意n型掺杂剂进入Si位置的Si/C比率并引入一种争夺Si位置的p型掺杂剂(即Na、Fe、Al、Ga、Ti、V)以进一步排除n型掺杂剂进入晶体，将可生长非常纯的p型掺杂的晶体。
此方法的应用简表如下：
1.用P(磷)来掺n型，并且
a.阻止Al(p型)进入Si位置(亦即i.降低掺氮的n型外延层的电学补偿；ii.进一步加快晶体外延层生长过程中从p型到n型的极性改变)。
b.阻止N进入Si位置；特别在C面样品上(也在Si面和A面样品上)，因为N进入C位置可能优先于N进入Si位置。
c.阻止N进入Si位置并同时用相对高的Si源/C源比率以更好地阻止N进入Si位置。
d.阻止B(硼)进入Si位置以强迫B主要进入C位置；1)阻止H进入晶体(只当B在Si位置时H才进入，当B在C位置时H不进入)。
e.阻止Ga(镓)、Ti(钛)、V(钒)、Na(钠)进入Si位置。
2.用B(硼)来掺p型，并且
a.阻止Al进入Si位置，从而阻止Al(有意和/或无意)进入晶体。
b.阻止N进入Si位置，特别是在C面上但也有一些在Si面上，从而强迫N进入C位置同时阻止N进入Si位置。
3.用O(氧)来掺n型，并且
a.阻止B进入C位置。
b.阻止N进入C位置，因为N进入Si位置可能优先于N进入C位置。
4.用P(磷)来掺n型，并且
a.阻止Na进入Si位置。
b.阻止S进入Si位置。
本发明的另一变例是结合位置竞争外延选择特定的晶面。特别是，发现掺杂剂进入率依赖于特定的晶面。例如，氮主要进入SiC衬底C面上的Si位置。然而氮主要进入SiC衬底Si面和A面上的C位置。因此，当晶体在衬底的C面上生长时，可以用氮来阻止诸如铝的p型掺杂剂进入Si位置。相反，借助于在C面上生长晶体并在生长室中加入Al、Na、Fe、Ga、Ti和/或V以阻止N进入Si位置，可以阻止氮进入p型晶体。
参照最佳实施例及其变例已描述了本发明。相信本技术领域的熟练人员阅读并理解本发明的详细描述之后将很容易地假想对实施例的许多修正和改变。所有这些修正和改变都在本发明的范围之内。