控制系统、主可编程控制器、从可编程控制器以及控制方法.pdf

在使用多个控制单元进行控制的控制方法中，所述控制单元组合了被控制设备(130)与可编程控制器(120)，可编程控制器彼此建立通信，使用公共存储器共享数据。并且，主可编程控制器在接收到作为针对传送延迟时间请求帧的响应的接收完成帧时，根据发送传送延迟时间请求帧时的时刻与接收到接收完成帧时的时刻之间的差值来计算传送延迟时间，并向从可编程控制器发送包含传送延迟时间的传送延迟时间通知帧，从可编程控制器在接收到传送延迟时间通知帧时，取得传送延迟时间通知帧中包含的传送延迟时间，并根据传送延迟时间使从可编程控制器同步于主可编程控制器。

1.  一种控制系统，其具有多个控制单元，所述控制单元组合了被控制设备以及根据程序来控制该被控制设备的可编程控制器，其中，
所述可编程控制器各自具有：
通信部，其与其他可编程控制器以及所述被控制设备建立通信；以及
公共存储器，其用于经由所述通信部而与其他可编程控制器共享数据，
在所述可编程控制器中存在作为主机发挥功能的主可编程控制器以及作为子机发挥功能的从可编程控制器，
所述主可编程控制器还具有延迟时间计测部，
所述延迟时间计测部向该从可编程控制器发送用于计测所述主可编程控制器与所述从可编程控制器之间的传送延迟时间的传送延迟时间请求帧，当接收到作为针对该传送延迟时间请求帧的响应的接收完成帧时，根据发送该传送延迟时间请求帧时的时刻与接收到该接收完成帧时的时刻之间的差值来计算该传送延迟时间，并向该从可编程控制器发送包含该传送延迟时间的传送延迟时间通知帧，
所述从可编程控制器还具有：
延迟时间接收部，其在接收到所述传送延迟时间请求帧时，向所述主可编程控制器发送所述接收完成帧，在接收到所述传送延迟时间通知帧时，取得该传送延迟时间通知帧中包含的所述传送延迟时间；以及
同步校正部，其根据所述传送延迟时间，使得所述从可编程控制器同步于所述主可编程控制器。

2.  根据权利要求1所述的控制系统，其特征在于，
所述可编程控制器还具有数据更新部，
所述数据更新部利用在所述可编程控制器内生成的数据来更新自身的可编程控制器的公共存储器，并且更新其他可编程控制器的公共存储器。

3.  根据权利要求1或2所述的控制系统，其特征在于，
所述控制系统还包含控制所述可编程控制器的管理装置，
所述可编程控制器还具有向所述管理装置发送所述数据的数据发送部。

4.  根据权利要求1至3中的任意1项所述的控制系统，其特征在于，
所述数据是所述被控制设备中的检测结果或控制结果，其他可编程控制器能够通过所述公共存储器参照所述数据。

5.  根据权利要求1至4中的任意1项所述的控制系统，其特征在于，
所述可编程控制器还具有：
基准信号生成部，其响应于计数值达到预先设定的基准值而生成基准信号；以及
应用程序执行部，其根据所述基准信号执行运行程序，
所述同步校正部通过对所述基准信号生成部的基准信号的生成时机进行与所述传送延迟时间相应的时间量的调整，使得所述从可编程控制器同步于所述主可编程控制器。

6.  根据权利要求5所述的控制系统，其特征在于，
所述主可编程控制器还具有向所述从可编程控制器发送同步化帧的同步化帧发送部，
所述同步校正部取得接收到所述同步化帧时的所述基准信号生成部的计数值，计算作为所述传送延迟时间与该计数值之间的差值的校正量，从所述基准值减去该校正量而导出校正基准值，并将该校正基准值作为新的基准值而暂时地设定于该基准信号生成部。

7.  根据权利要求5或6所述的控制系统，其特征在于，
所述基准值能够由控制所述可编程控制器的管理装置进行设定。

8.  根据权利要求1至7中的任意1项所述的控制系统，其特征在于，
所述从可编程控制器包含执行该从可编程控制器中的运算的CPU，
所述基准信号生成部是只有所述CPU能够访问的计数器。

9.  一种主可编程控制器，其根据程序来控制被控制设备，作为主机发挥功能，其特征在于，所述主可编程控制器具有：
通信部，其与作为子机发挥功能的从可编程控制器以及所述被控制设备建立通信；
公共存储器，其用于经由所述通信部而与所述从可编程控制器共享数据；以及
延迟时间计测部，其向所述从可编程控制器发送用于计测所述主可编程控制器与所述从可编程控制器之间的传送延迟时间的传送延迟时间请求帧，当接收到作为针对该传送延迟时间请求帧的响应的接收完成帧时，根据发送该传送延迟时间请求帧时的 时刻与接收到该接收完成帧时的时刻之间的差值来计算传送延迟时间，并向该从可编程控制器发送包含该传送延迟时间的传送延迟时间通知帧。

10.  一种从可编程控制器，其根据程序来控制被控制设备，作为子机发挥功能，其特征在于，所述从可编程控制器具有：
通信部，其与包括作为主机发挥功能的主可编程控制器在内的其他可编程控制器以及所述被控制设备建立通信；
公共存储器，其用于经由所述通信部而与其他可编程控制器共享数据；
延迟时间接收部，其在接收到用于计测所述主可编程控制器与所述从可编程控制器之间的传送延迟时间的传送延迟时间请求帧时，向所述主可编程控制器发送作为针对该传送延迟时间请求帧的响应的接收完成帧，在接收到包含该传送延迟时间的传送延迟时间通知帧时，取得传送延迟时间通知帧中包含的该传送延迟时间；以及
同步校正部，其根据所述传送延迟时间，使得所述从可编程控制器同步于所述主可编程控制器。

11.  一种控制方法，其使用多个控制单元进行控制，所述控制单元组合了被控制设备以及根据程序来控制该被控制设备的可编程控制器，其特征在于，
所述可编程控制器与其他可编程控制器以及所述被控制设备建立通信，使用公共存储器而与其他可编程控制器共享数据，
所述可编程控制器中的、作为主机发挥功能的主可编程控制器向作为子机发挥功能的从可编程控制器发送传送延迟时间请求帧，所述传送延迟时间请求帧用于计测所述主可编程控制器与所述从可编程控制器之间的传送延迟时间，
所述从可编程控制器在接收到所述传送延迟时间请求帧时，向所述主可编程控制器发送作为针对该传送延迟时间请求帧的响应的接收完成帧，
所述主可编程控制器在接收到所述接收完成帧时，根据发送该传送延迟时间请求帧时的时刻与接收到该接收完成帧时的时刻之间的差值来计算传送延迟时间，并向所述从可编程控制器发送包含该传送延迟时间的传送延迟时间通知帧，
所述从可编程控制器在接收到所述传送延迟时间通知帧时，取得该传送延迟时间通知帧中包含的所述传送延迟时间，根据所述传送延迟时间，使得所述从可编程控制器同步于所述主可编程控制器。

12.  根据权利要求11所述的控制方法，其特征在于，
所述可编程控制器利用在所述可编程控制器内生成的数据更新自身的可编程控制器的公共存储器，并且更新其他可编程控制器的公共存储器。

13.  根据权利要求11或12所述的控制方法，其特征在于，
所述可编程控制器向控制所述可编程控制器的管理装置发送数据。

14.  根据权利要求11至13中的任意1项所述的控制方法，其特征在于，
所述数据是所述被控制设备中的检测结果或控制结果，其他可编程控制器能够通过所述公共存储器参照所述数据。

15.  根据权利要求11至14中的任意1项所述的控制方法，其特征在于，
所述可编程控制器响应于计数值达到预先设定的基准值而生成基准信号，并根据所述基准信号执行运行程序，通过对所述基准信号的生成时机进行与所述传送延迟时间相应的时间量的调整而使所述从可编程控制器同步于所述主可编程控制器。

16.  根据权利要求15所述的控制方法，其特征在于，
所述主可编程控制器向所述从可编程控制器发送同步化帧，
在所述从可编程控制器中，取得接收到所述同步化帧时的所述基准信号生成部的计数值，计算作为所述传送延迟时间与该计数值之间的差值的校正量，从所述基准值减去该校正量而导出校正基准值，并将该校正基准值作为新的基准值。

17.  根据权利要求15或16所述的控制方法，其特征在于，
所述基准值能够由控制所述可编程控制器的管理装置进行设定。

控制系统、主可编程控制器、从可编程控制器以及控制方法
技术领域
本发明涉及分别控制被控制设备的多个可编程控制器彼此以能够通信的方式被连接的控制系统、主可编程控制器、从可编程控制器以及控制方法。
背景技术
在大规模的控制系统中，根据系统的构建和维护的容易性的观点，采用控制器的层级结构，层级间通过网络连接。例如，在控制系统中，多个可编程控制器经由网络连接到1个管理装置，与各个可编程控制器连接有1个或多个被控制设备。并且，可编程控制器从上位的管理装置接受控制指令，分析该控制指令，并控制下位的被控制设备。
在这种控制系统中，当可编程控制器从管理装置接到控制指令后，在可编程控制器与被控制设备的封闭范围内进行控制处理。并且，可编程控制器仅将其控制结果发送给管理装置。因此，在管理装置中，在可编程控制器内部的各个时机收集控制结果。
并且，也可以在处于同一管理装置下的可编程控制器之间建立通信，对控制结果进行收发。例如公知有如下技术：在可编程控制器之间进行收发控制数据的调度，根据该调度对设置在可编程控制器之间的开关进行切换(例如，专利文献1)。
现有技术文献
专利文献
专利文献1：日本特开2012-108696号公报
发明内容
发明要解决的课题
通过使用上述的技术，不仅是管理装置，在可编程控制器之间也可以交换信息。但是，由于控制系统中的多个可编程控制器根据管理装置的控制指令，在彼此独立的时机进行工作，因此成为如下状态：虽然可编程控制器与被控制设备之间取得了同步， 但是在可编程控制器之间未取得同步。
例如，在管理装置从多个可编程控制器收集信息的情况下，生成信息的时机按照每个可编程控制器而不同，因此，信息的前后关系不明确，难以进行严格的控制。
并且，在多个可编程控制器彼此之间，不明确其他可编程控制器的信息与自己的信息中的哪个是先生成的，而且不明确生成时机有何种程度的差异，无法简单地使用其他可编程控制器的信息。
此外，当通过被控制设备的配置变更，将被控制设备移植到其他可编程控制器时，必须变更访问目的地的地址和控制指令的内容等。并且，由于与被控制设备相关的信息未必在与配置变更前相同的时机生成，因此，必须有意地设计与哪个可编程控制器连接，产生哪种程度的延迟。此外，需要再次确认不会因该设计变更而产生问题。
因此，即使是功能实质相同的控制系统，也会由于终端用户的被控制设备的配置和运用上的需求，导致无法通用已构建的应用程序，不得不分别应对被控制设备的移植。
因此，本发明是鉴于这样的课题而完成的，其目的在于，提供一种能够提高移植性且实现控制精度和稳定性的提高的控制系统、主可编程控制器、从可编程控制器以及控制方法。
用于解决课题的手段
为了解决上述课题，本发明的控制系统具有多个控制单元，所述控制单元组合了被控制设备以及根据程序来控制被控制设备的可编程控制器，其中，可编程控制器各自具有：通信部，其与其他可编程控制器以及被控制设备之间建立通信；以及公共存储器，其用于经由通信部而与其他可编程控制器共享数据，在可编程控制器中存在作为主机发挥功能的主可编程控制器以及作为子机发挥功能的从可编程控制器，主可编程控制器还具有延迟时间计测部，所述延迟时间计测部向从可编程控制器发送用于计测主可编程控制器与从可编程控制器之间的传送延迟时间的传送延迟时间请求帧，当接收到作为针对传送延迟时间请求帧的响应的接收完成帧时，根据发送传送延迟时间请求帧时的时刻与接收到接收完成帧时的时刻之间的差值来计算传送延迟时间，并向从可编程控制器发送包含传送延迟时间的传送延迟时间通知帧，从可编程控制器还具有：延迟时间接收部，其在接收到传送延迟时间请求帧时，向主可编程控制器发送接收完成帧，在接收到传送延迟时间通知帧时，取得传送延迟时间通知帧中包含的传送 延迟时间；以及同步校正部，其根据传送延迟时间，使得从可编程控制器同步于主可编程控制器。
此外，为了解决上述课题，本发明的主可编程控制器根据程序来控制被控制设备，作为主机发挥功能，其特征在于，所述主可编程控制器具有：通信部，其与作为子机发挥功能的从可编程控制器以及被控制设备建立通信；公共存储器，其用于经由通信部而与从可编程控制器共享数据；以及延迟时间计测部，其向从可编程控制器发送用于计测主可编程控制器与从可编程控制器之间的传送延迟时间的传送延迟时间请求帧，当接收到作为针对传送延迟时间请求帧的响应的接收完成帧时，根据发送传送延迟时间请求帧时的时刻与接收到接收完成帧时的时刻之间的差值来计算传送延迟时间，并向从可编程控制器发送包含传送延迟时间的传送延迟时间通知帧。
此外，为了解决上述课题，本发明的从可编程控制器根据程序来控制被控制设备，作为子机发挥功能，其特征在于，所述从可编程控制器具有：通信部，其与包括作为主机发挥功能的主可编程控制器在内的其他可编程控制器以及被控制设备建立通信；公共存储器，其用于经由通信部而与其他可编程控制器共享数据；延迟时间接收部，其在接收到用于计测主可编程控制器与从可编程控制器之间的传送延迟时间的传送延迟时间请求帧时，向主可编程控制器发送作为针对传送延迟时间请求帧的响应的接收完成帧，在接收到包含传送延迟时间的传送延迟时间通知帧时，取得传送延迟时间通知帧中包含的传送延迟时间；以及同步校正部，其根据传送延迟时间，使得从可编程控制器同步于主可编程控制器。
此外，为了解决上述课题，本发明的控制方法使用多个控制单元进行控制，所述控制单元组合了被控制设备与根据程序来控制被控制设备的可编程控制器，其特征在于，可编程控制器与其他可编程控制器以及被控制设备建立通信，使用公共存储器经由通信部与其他可编程控制器共享数据，可编程控制器中的、作为主机发挥功能的主可编程控制器向作为子机发挥功能的从可编程控制器发送传送延迟时间请求帧，所述传送延迟时间请求帧用于计测主可编程控制器与从可编程控制器之间的传送延迟时间，从可编程控制器在接收到传送延迟时间请求帧时，向主可编程控制器发送作为针对传送延迟时间请求帧的响应的接收完成帧，主可编程控制器在接收到接收完成帧时，根据发送传送延迟时间请求帧时的时刻与接收到该接收完成帧时的时刻之间的差值来计算传送延迟时间，并向从可编程控制器发送包含传送延迟时间的传送延迟时间 通知帧，从可编程控制器在接收到传送延迟时间通知帧时，取得传送延迟时间通知帧中包含的传送延迟时间，并根据传送延迟时间，使得从可编程控制器同步于主可编程控制器。
发明效果
根据本发明，能够提高控制系统的移植性，实现控制精度和稳定性的提高。
附图说明
图1是示出了构成控制系统的各装置的概略关系的说明图。
图2是示出了控制系统的概略结构的说明图。
图3是示出CPU模块的硬件结构的一例的图。
图4是用于说明CPU模块的各功能部的功能框图。
图5是用于说明同步校正处理例的时序图。
图6是同步校正处理的概略顺序的例子的图。
图7是用于说明CPU模块中的数据的收发的时序图。
图8是用于说明被控制设备的配置变更的说明图。
图9是公共存储器内的存储器映射的说明图。
图10是示出公共存储器的应用例的说明图。
具体实施方式
下面一边参照附图，一边详细地对本发明的优选实施方式进行说明。该实施方式所示的尺寸、材料、其他具体的数值等仅是为了易于理解发明的例示而已，除了特别说明的情况以外，并不对本发明进行限定。另外，在本说明书和附图中，通过对具有实质上相同的功能、结构的要素附加相同的符号而省略重复说明，并且与本发明没有直接关系的要素省略图示。
在应用于大规模工厂等的控制系统中，由于该系统整体的处理复杂性和物理上的配置关系，由多个控制单元(也称为配置)进行控制应用的分割控制。这里，控制单元主要表示可编程控制器和被可编程控制器控制的被控制设备的组合。在控制系统中，准备了多个这种控制单元，与负责该控制系统整体的控制的管理装置连接。下面，对构成控制系统的各装置进行说明。
(控制系统100)
图1是示出了构成控制系统100的各装置的概略关系的说明图，图2是示出了控制系统100的概略结构的说明图。控制系统100构成为包含管理装置110、多个可编程控制器120以及多个被控制设备130。并且，管理装置110与多个可编程控制器120通过作为控制级网络的、例如千兆(G)级等的以太网(Ethernet，注册商标)的网络配线140而彼此连接。此外，多个可编程控制器120与多个被控制设备130分别通过作为设备级网络的例如专用的连接配线142以可通信的方式连接。
管理装置110统一控制多个可编程控制器120，使得控制系统100整体按照应用程序中设定的步骤流程进行工作。例如，管理装置110从各个可编程控制器120收集状态信息和控制结果，根据该收集的内容向各个可编程控制器120输出各种控制指令。
可编程控制器120也称为PLC(Programmable Logic Controller：可编程逻辑控制器)，如图2所示，构成为包含CPU模块122、通信模块124、输入输出(I/O)模块126、电源模块128等多个模块。
这里，CPU模块122为了实现应用，而从管理装置110下载按照各个控制单元的用途而分割的运行程序，执行该运行程序，在未图示的监测器中显示控制单元的工作状况。此时，根据从管理装置110接收到的控制指令、通过输入输出模块126输入的被控制设备130的传感器检测结果以及其他可编程控制器120所具有的信息等来控制被控制设备130。并且，CPU模块122将表示自身状态的状态信息、传感器的检测结果和控制结果等数据发送给管理装置110。
通信模块124能够通过作为控制级网络的例如千兆(G)级等的以太网(注册商标)而与管理装置110、其他可编程控制器120以及其他的模块连接，与它们建立通信。但是，也可以在各模块间通过设置在基板中的总线来交换数据。在本实施方式中，将通信模块124与CPU模块122一体地形成。
输入输出模块126针对被控制设备130进行输入输出的管理。例如，如果被控制设备130是传感器，则输入输出模块126收集传感器检测结果，如果被控制设备130是电动机，则输入输出模块126发送离散地表示的控制指令，并且收集其控制结果。电源模块128向CPU模块122、通信模块124、输入输出模块126等各模块提供电力。
返回图1，被控制设备130由检测FA(Factory Automation：工厂自动化)中的 各种状态的传感器、根据该传感器的检测结果而工作的电动机以及编码器等电气设备构成。
这种控制系统100可以应用于各种控制对象。例如，在将控制系统100应用于生产执行系统(MES：Manufacturing Execution System)的情况下，将可编程控制器120连接到作为被控制设备130的中心密封单元(Center Sealer Unit)、薄膜单元(Film Unit)、轧制单元等生产设备。
例如，可编程控制器120从输入输出模块126等读出生产设备的工作状态，通过电机驱动器等对生产设备内的电动机进行旋转控制。管理装置110执行以各可编程控制器120为单位的信息收集以及控制指令的发送。这样，作为控制系统100整体，能够综合性进行工程管理、品质管理、制造量管理等生产支持管理。以下，特别对可编程控制器120的CPU模块122进行详细描述。
(CPU模块122)
图3是示出CPU模块122的硬件结构的一例的图。图3所示的CPU模块122构成为包含输入部150、输出部152、通信部154、逻辑电路156、基准信号生成部158、CPU 160、ROM 162、RAM 164以及公共存储器166。其中，以能够借助公共总线168实现数据移动的方式将输入部150、输出部152、逻辑电路156、CPU 160、ROM 162、RAM 164和公共存储器166连接。
输入部150由键盘、鼠标、触摸面板等指示设备、音声输入设备等构成，例如受理用户对程序的执行等各种操作。
输出部152由液晶显示器、有机EL(Electro Luminescence：电致发光)显示器等构成，显示对进行本实施方式的处理的CPU模块122执行操作时所需要的各种窗口、数据、控制程序的进展状况和控制结果等。
通信部154作为上述的通信模块124发挥功能，通过以太网(注册商标)建立与管理装置110、其他可编程控制器120以及输入输出模块126之间的通信。在本实施方式中，通信部154被内置于CPU 160。
逻辑电路156由能够对CPLD(Complex Programmable Logic Device：复杂可编程逻辑器件)和FPGA(Field-Programmable Gate Array：现场可编程门阵列)等逻辑电路进行改写的集成电路构成，组装有对CPU 160进行辅助的各种逻辑电路。
基准信号生成部158由硬件性的计数器构成，进行计数，响应于计数值达到预先 设定的基准值而针对CPU 160生成基准信号。关于该计数值，根据基准值周期性地进行计数。这里，基准值分别在各CPU模块122中预先设定，能够根据管理装置110和输入部150进行变更。并且，这里，将基准信号生成部158与CPU 160分开表示，但是，也可以使用内置于CPU 160的计时器来实现基准信号生成部158。这里，“内置”意味着例如仅CPU 160中使用的各功能部可以访问基准信号生成部158。
CPU 160根据OS(Operating System：操作系统)等基本程序和运行程序来控制各种运算和数据的输入输出等、CPU模块122整体的处理。并且，CPU 160通过执行保存在ROM 162中的运行程序，并使用作为工作区的RAM 164，而作为延迟时间计测部180、同步化帧发送部182、延迟时间接收部184、同步校正部186、应用程序执行部188、数据更新部190、数据发送部192这样的功能部发挥功能。并且，CPU 160内置有通信部154，基于中断处理而与管理装置110、其他可编程控制器120以及输入输出模块126进行通信。
ROM 162保存上述的基本程序和运行程序。并且，也可以具有硬盘等存储单元作为辅助存储装置。RAM 164暂时保存基本程序和运行程序的一部分、以及通过执行运行程序而生成的数据(例如，状态信息、传感器的检测结果、控制结果等)。公共存储器166是用于与其他的CPU模块122共享信息的存储区域，也可以形成为RAM164的一部分。
(CPU模块122的各功能部)
图4是用于说明CPU模块122的各功能部的功能框图。如上所述，CPU 160也作为延迟时间计测部180、同步化帧发送部182、延迟时间接收部184、同步校正部186、应用程序执行部188、数据更新部190、数据发送部192发挥功能。并且，存在如下情况：这各个功能部根据可编程控制器120是作为主机进行工作(主可编程控制器)还是作为子机进行工作(从可编程控制器)而发挥功能或不发挥功能。这里，设主可编程控制器中的CPU模块122为主CPU模块122a，设从可编程控制器中的CPU模块122为从CPU模块122b。并且，在图4中，对于不根据作为主机还是作为子机而发挥功能的功能部，用虚线表示。
另外，本实施方式不限于上述结构，为了使1个CPU模块122既可以成为主CPU模块122a也可以成为从CPU模块122b而可以具有相同的结构。
在CPU模块122作为主CPU模块122a发挥功能的情况下，延迟时间计测部180 向任意的从CPU模块122b发送用于计测主CPU模块122a与从CPU模块122b之间的传送延迟时间的传送延迟时间请求帧。该传送延迟时间请求帧是这样的帧：其格式与后述的同步化帧实质上相同，并且同步化帧内的规定部分(例如，指令部)的数据不同。该传送延迟时间请求帧与由主CPU模块122a内的基准信号生成部158生成的基准信号同步地发送。
并且，延迟时间计测部180在发送了传送延迟时间请求帧后，从任意的从CPU模块122b接收到接收完成帧时，取得接收到接收完成帧时的时刻。并且，延迟时间计测部180根据发送传送延迟时间请求帧时的时刻与接收到接收完成帧时的时刻之间的差值来计算主CPU模块122a与任意的从CPU模块122b间的往复传送延迟时间。并且，延迟时间计测部180将计算出的往复传送延迟时间除以2，将包含作为其结果的传送延迟时间的传送延迟时间通知帧与下一个基准信号同步地发送给任意的从CPU模块122b。这样，能够向任意的从CPU模块122b通知由网络配线140引起的传送延迟时间。
在CPU模块122作为主CPU模块122a发挥功能的情况下，同步化帧发送部182与基准信号同步地向多个从CPU模块122b发送预先准备的同步化帧。该同步化帧是用于使从CPU模块122b的基准信号生成部158的计数值与主CPU模块122a的基准信号生成部158的计数值相加的信号。
在CPU模块122作为从CPU模块122b发挥功能的情况下，延迟时间接收部184从主CPU模块122a接收传送延迟时间请求帧，并根据该传送延迟时间请求帧向主CPU模块122a发送接收完成帧。并且，延迟时间接收部184在从主CPU模块122a接收到传送延迟时间通知帧时，将该帧中包含的传送延迟时间保存到RAM 164等。这样，从CPU模块122b能够得到主CPU模块122a与从CPU模块122b之间的传送延迟时间。
在CPU模块122作为从CPU模块122b发挥功能的情况下，同步校正部186使得由从CPU模块122b内的基准信号生成部158生成的基准信号提前与传送延迟时间相应的时间量。具体而言，同步校正部186在从主CPU模块122a到接收同步化帧时，从基准信号生成部158取得计数值，计算相当于传送延迟时间的值(基准信号生成部158的时间换算值)与所取得的计数值之间的差值即校正量，从基准值减去校正量而导出校正基准值，并将该校正基准值作为新的基准值暂时地设定于基准信号生成部 158。因此，将校正基准值表示为基准值-(相当于传送延迟时间的值-基准信号生成部158的计数值)。
接着，设定校正基准值，当在基准信号生成部158中，该校正基准值的计数完成时，同步校正部186立即将原来的基准值设定于基准信号生成部158。这样，能够暂时地使基准值提前与传送延迟时间相应的时间量。这里，列举出一次性执行与传送延迟时间相应的时间量的校正的例子，但是不限于该情况，也可以分成多次执行。另外，在本实施方式中，同步校正部186在没有从主CPU模块122a得到传送延迟时间的情况下接收到同步化帧时，可以设传送延迟时间为零(0)而进行上述的校正处理。
这样，在本实施方式中，能够高精度地使主CPU模块122a的基准信号生成部158与从CPU模块122b的基准信号生成部158同步。另外，这种同步校正处理可以连续地进行，也可以每隔规定的时间间歇性地进行。
应用程序执行部188在主CPU模块122a和从CPU模块122b中的任意一个中，都是根据由基准信号生成部158生成的基准信号(将基准信号作为中断信号而接收)来执行运行程序，并通过输入输出模块126对被控制设备130进行控制。因此，该运行程序能够根据基准信号周期性地执行。
数据更新部190在主CPU模块122a和从CPU模块122b的任意一个中，都是当生成了数据(例如，状态信息、传感器的检测结果、控制结果等)时，利用所生成的数据来更新自身的CPU模块122内的公共存储器166的内容。并且，数据更新部190向其他的CPU模块122传送该数据。并且，在从其他的CPU模块122传送来数据时，数据更新部190根据该数据更新自身的CPU模块122内的公共存储器166的内容。这样，能够与其他的CPU模块122共享数据。并且，数据更新部190将数据发送给其他的CPU模块122的发送时机是根据基准信号生成部158按照每个CPU模块122而预先确定的。关于该发送时机将在后面详细叙述。
数据发送部192在主CPU模块122a和从CPU模块122b中的任意一个中，都是向管理装置110发送通过应用程序执行部188执行运行程序而生成的数据中的、由管理装置110要求收集的数据。该发送时机与数据更新部190的发送时机相仿。在本实施方式中，由于使得CPU模块122彼此同步，因此，在管理装置110中收集生成时机相等的数据。
以下，关于控制系统100的具体的控制方法，分为同步校正处理与数据的共享处 理来进行说明。
(同步校正处理)
图5是用于说明同步校正处理例的时序图。这里，假设从CPU模块122b的基准信号比主CPU模块122a的基准信号延迟10μsec。另外，假设基准值(处理周期)为1000μsec，但是不限于此，例如可以通过管理装置110适当地对设定进行变更。并且，在图中，为了简略，将μsec表述为μs。
在图5中，主CPU模块122a的基准信号生成部158进行计数。当其计数值在图5的(1)时间点处达到基准值时，在主CPU模块122a内输出基准信号。接着，应用程序执行部188根据该基准信号执行运行程序。在图5中，由阴影线表示的三角形的区域表示计数值的转变，随着时间的经过，计数值增加，当达到计数目标(例如基准值)时被复位。
并且，从CPU模块122b的基准信号生成部158也与主CPU模块122a并行地进行计数。当其计数值在图5的(2)时间点处达到基准值时输出基准信号。接着，应用程序执行部188根据该基准信号执行运行程序。这样，在主CPU模块122a和从CPU模块122b中，分别根据独立的基准信号执行规定的处理。
并且，当在主CPU模块122a中开始了同步校正处理时，主CPU模块122a的延迟时间计测部180为了计算传送延迟时间而发送传送延迟时间请求帧(图5的(3))。从CPU模块122b的延迟时间接收部184在从主CPU模块122a接收到传送延迟时间请求帧时，根据该传送延迟时间请求帧向主CPU模块122a发送接收完成帧(图5的(4))。
接着，主CPU模块122a的延迟时间计测部180在接收到接收完成帧时，计算主CPU模块122a与从CPU模块122b之间的往复传送延迟时间。接着，延迟时间计测部180向从CPU模块122b发送传送延迟时间通知帧，该传送延迟时间通知帧包含将计算出的往复传送延迟时间(400μsec)除以2而得到的传送延迟时间(200μsec)(图5的(5))。从CPU模块122b的延迟时间接收部184在接收到传送延迟时间通知帧时，将该帧中包含的往复传送延迟时间(相应的值)保存到RAM 164等(图5的(6))。
在同步校正处理开始后，主CPU模块122a的同步化帧发送部182将同步化帧作为中断信号发送给从CPU模块122b(图5的(7))。并且，当从CPU模块122b经过了网络配线140的单程的传送延迟时间(200μs)而在图5的(8)的时间点处接收 到同步化帧时，同步校正部186从基准信号生成部158取得计数值(相当于190μsec)(图5的(9))。并且，同步校正部186使用传送延迟时间(200μsec)与基准值(1000μsec)，根据基准值-(相当于传送延迟时间的值-基准信号生成部158的计数值)＝1000-(200-190)得到校正基准值990μsec。并且，同步校正部186将该校正基准值作为新的基准值暂时地设定于基准信号生成部158(图5的(10))。
然后，基准信号生成部158在图5的(11)的时间点处计数值达到暂时的校正基准值990μs，因此重启。这样，从CPU模块122b的基准信号与主CPU模块122a的基准信号同步。
图6是示出同步校正处理的概略顺序的例子的图。在图6的例子中，为了便于说明，对使用了主CPU模块122a与从CPU模块122b的同步进行说明，但是，在本实施方式中并不限于此，可以使多个从CPU模块122b同步于1个主CPU模块122a。
在图6的同步校正处理中，首先，主CPU模块122a的基准信号生成部158生成基准信号(S11)，从CPU模块122b的基准信号生成部158以与主CPU模块122a相独立的方式生成基准信号(S12)。并且，该处理周期性地进行。
当主CPU模块122a的同步校正处理开始时，主CPU模块122a的延迟时间计测部180为了计算传送延迟时间而向从CPU模块122b发送传送延迟时间请求帧(S13)。从CPU模块122b的延迟时间接收部184在接收到传送延迟时间请求帧时，向主CPU模块122a发送接收完成帧(S14)。
主CPU模块122a的延迟时间计测部180在接收到接收完成帧时，例如计算传送延迟时间(S15)，并生成包含计算出的传送延迟时间等的传送延迟时间通知帧(S16)。接着，延迟时间计测部180通过网络配线140向从CPU模块122b发送所生成的传送延迟时间通知帧(S17)。从CPU模块122b的延迟时间接收部184在接收到传送延迟时间通知帧时，将该传送延迟时间通知帧中包含的传送延迟时间(换算值)保存到RAM 164等(S18)。
接着，使主CPU模块122a的同步化帧发送部182与基准信号同步地将同步化帧作为中断信号而发送给从CPU模块122b(S19)。
当从CPU模块122b接收到同步化帧时，同步校正部186从基准信号生成部158取得计数值(S20)。接着，同步校正部186使用传送延迟时间与基准值，计算基准值-(相当于传送延迟时间的值-基准信号生成部158的计数值)而得到校正基准值(S21)。 接着，将该校正基准值作为新的基准值而暂时地设定于基准信号生成部158(S22)。并且，设定校正基准值，当校正基准值的计数完成时，同步校正部186立即将原来的基准值设定在基准信号生成部158中(S23)。
针对控制系统100所包含的所有的从CPU模块122b都执行这种同步校正处理。这样，从CPU模块122b的基准信号同步于主CPU模块122a的基准信号。即，能够使得在各CPU模块122上工作的运行程序(应用程序)同步。
(数据的共享处理)
通过上述的结构，使得控制系统100所包含的所有的CPU模块122同步。并且，如上所述，由于CPU模块122彼此通过频带较宽的千兆(G)级等的以太网(注册商标)连接，因此信息的交换不需要时间。这里，以这样使得CPU模块122同步为前提，经由带宽较宽的网络，在多个CPU模块122间实现数据的共享。
图7是用于说明CPU模块122中的数据的收发的时序图。在图7中，作为多个CPU模块122列举出3个CPU模块(在图7中，为CPU模块A、CPU模块B、CPU模块C)。这里，同步校正处理已经完成，3个CPU模块A、B、C已经同步。需要说明的是，CPU模块的数量显然不限于3个。
例如，当关注CPU模块A时，应用程序执行部188与基准信号同步地周期性地进行工作。具体而言，在基准信号生成部158生成了基准信号的时机，即，在将基准信号生成部158的计数值复位到0的时机，开始执行运行程序，锁存(保持)被控制设备130的数据(传感器的检测结果、控制结果等)。需要说明的是，虽然这里是在计数值为0时开始运行程序，但是，考虑到运行程序之前的管理功能处理的负载，也可以在规定的时间后启动处理。
并且，应用程序执行部188通过输入输出模块126输入锁存的数据，并根据运行程序进行规定的运算。并且，利用加入了该运算的控制结果后的数据(状态信息、传感器的检测结果、控制结果等)，更新CPU模块A内的公共存储器166。当规定的运算结束后，直到下一个基准信号为止，执行可编程控制器120的异常监视和系统控制处理等。
并且，当产生下一个基准信号时，数据更新部190参照基准信号生成部158的计数值，测定针对该CPU模块A预先分配的发送时机(这里为0)。接着，当发送时机到来时，数据更新部190向其他的CPU模块B、C发送存储在公共存储器166中的 数据，更新CPU模块B、C中的公共存储器166。
在CPU模块A、B、C中，被分配了彼此不同的发送时机。这里，空出了完成数据发送所需的足够时间，按照从CPU模块A到CPU模块B、C，从CPU模块B到CPU模块A、C，从CPU模块C到CPU模块A、B这样的顺序发送数据。并且，当从1个CPU模块发送了数据时，其他的CPU模块接收该数据，并且将该数据反映到各个公共存储器166中。
这里，举出了每当各CPU模块A、B、C生成数据时，数据更新部190就使数据反映到其他的CPU模块的例子，但是也可以采用如下的结构：在控制系统100内使公共存储器166同步，只要更新了自身的公共存储器166的数据，则其他的CPU模块的数据也被自动地更新。
在本实施方式中，数据更新部190参照各CPU模块A、B、C中的基准信号生成部158的计数值，按照分配给各CPU模块A、B、C的发送时机发送数据，但是，不限于基准信号生成部158，也可以使用根据基准信号开始计数的另外的计数器。
另外，在本实施方式中的使用了公共存储器166的公共存储器方式中，所有的CPU模块A、B、C都接收分别从各CPU模块A、B、C发送的数据，在自身的CPU模块中展开从其他的CPU模块接收到的数据。这样，在各CPU模块A、B、C内，能够使用相同的存储器映射来执行运行程序。
因此，通过采用这种公共存储器方式，且在利用设备级网络取得了同步的状态下也将其他的CPU模块的数据共享，由此能够容易地将被控制设备130移植到任意的CPU模块。
例如，即使由于被控制设备130的配置变更而变更了自身所属的CPU模块，也能够通过在变更后的CPU模块中将数据反映到公共存储器166的相同的存储地址，而形成与变更前同等的环境。以下，详细叙述数据更新部190对公共存储器166的访问。
图8是用于对被控制设备130的配置变更进行说明的说明图。在图8中，作为多个CPU模块122列举出3个CPU模块(图8中，为CPU模块A、CPU模块B、CPU模块C)。
例如，当关注CPU模块B时，如图8(a)所示，将相当于传感器的被控制设备D、E和相当于电动机的被控制设备F连接到CPU模块B。这里，根据相当于传感器 的被控制设备D、E的检测结果INd、INe向相当于电动机的被控制设备F发送控制指令OUTf。
在图8(a)的例子中，由于被控制设备D、E、F包含在同一控制单元中，全部属于同一CPU模块B，因此，只要在该控制单元内生成控制指令OUTf即可。即，在CPU模块B内，只要应用程序执行部188经由输入输出模块126从被控制设备D、E取得传感器的检测结果INd、INe，根据该检测结果生成控制指令OUTf，并将所生成的控制指令OUTf输出到被控制设备F即可。
这里，产生了被控制设备D、E的配置变更，如图8(b)所示，使被控制设备F保持原状，使被控制设备D属于CPU模块A，使被控制设备E属于CPU模块C。在本实施方式中，即使在这样的情况下，通过利用公共存储器166将数据共享，由此也能够使CPU模块B按照之前那样的时机容易地参照被控制设备D、E的数据。
图9是示出了公共存储器166内的存储器映射的说明图。这里，在CPU模块A、B、C中分别配设有公共存储器166a、166b、166c。如图8(b)所示，假定被控制设备D属于CPU模块A，被控制设备F属于CPU模块B，被控制设备E属于CPU模块C的情况。
在本实施方式中，由于使用了公共存储器166，因此如图9所示，在CPU模块A中将从被控制设备D取得的传感器的检测结果INd存储在自身的CPU模块A的公共存储器166a中，并且也存储到其他的CPU模块B、C的公共存储器166b、166c中。这里，将自身的数据用实线表示，将复制的数据用虚线表示。并且，在同步后的状态下，在CPU模块C中将从被控制设备E取得的传感器的检测结果INe存储到自身的CPU模块C的公共存储器166c中，并且也存储到其他的CPU模块A、B的公共存储器166a、166b中。
CPU模块B的应用程序执行部188从CPU模块B的公共存储器166b读出被控制设备D、E的传感器检测结果INd、INe，并进行规定的运算，而生成被控制设备F的控制指令OUTf。并且，应用程序执行部188经由输入输出模块126向属于自身的CPU模块B的被控制设备F输出控制指令OUTf。
这里，在像图8(a)至图8(b)那样，变更被控制设备D、E的配置的情况下，只需将CPU模块B中的传感器检测结果INd、INe的读出目的地变更为公共存储器166b，能够避免所构建的应用程序中的不必要修改。
图10是示出了公共存储器166的应用例的说明图。这里，与图9相同，在CPU模块A、B、C中分别配设有公共存储器166a、166b、166c。并且，被控制设备D属于CPU模块A，被控制设备F属于CPU模块B，被控制设备E属于CPU模块C。
在图10所示的公共存储器166中，除了存储有在CPU模块A中从被控制设备D取得的传感器的检测结果INd、以及在CPU模块C中从被控制设备E取得的传感器的检测结果INe，还存储有在CPU模块B中输出到被控制设备F的控制指令OUTf。因此，只要CPU模块B的应用程序执行部188从CPU模块B的公共存储器166b读出控制指令OUTf，原样地经由输入输出模块126，向属于自身的CPU模块B的被控制设备F输出控制指令OUTf即可。
并且，在该应用例中，可以利用任意的装置进行如下处理：从CPU模块B的公共存储器166b读出被控制设备D、E的传感器检测结果INd、INe，进行规定的运算，生成被控制设备F的控制指令OUTf。即，可以利用CPU模块A、B、C、其他的CPU模块或者管理装置110中的任意一个来执行，因此能够分散处理负荷。在图10中，列举出由CPU模块A来执行的例子。
关于这样安装的应用程序，作为其输入输出，仅需要处理公共存储器166的变量，因此，无论输入输出模块126的安装位置处于哪个可编程控制器120的属下，该应用程序本身都不需要修正。
并且，数据发送部192按照图7所示的数据的发送时机向管理装置110发送应用程序执行部188执行运行程序而生成的数据中的、由管理装置110要求收集的数据。在本实施方式中，由于CPU模块122彼此同步，因此管理装置110收集到生成时机相同的数据。
因此，生成信息的时机不会因每个可编程控制器120而不同，因此信息的前后关系明确，能够进行严格的控制。
以上，根据所说明的可编程控制器120，CPU模块122彼此被同步，经由带宽较宽的网络在多个CPU模块122间实现数据的共享。因此，能够在控制单元间使得应用程序和被控制设备130的信息同步，能够提高被控制设备130等的移植性，实现控制系统100整体的控制精度和稳定性的提高。
在采用该控制系统100，同时地对多个电动机进行高速控制的、例如轧制系统等钢铁工厂或纸浆制造工厂等系统中，能够以更高的精度使得电动机同步，进而提高产 品质量和成品率。
并且，在该应用程序的设计上，也不需要考虑可编程控制器120的位置和被控制设备130的配置，因此，能够生成移植性和通用性高的运行程序。
并且，也提供了使得计算机作为控制系统100、主可编程控制器、从可编程控制器而发挥功能的程序、以及记录了该程序的能够由计算机读取的软盘、磁光盘、ROM、CD、DVD、BD等存储介质。这里，程序也称为由任意的语言和描述方法描述的数据处理单元。
以上，一边参照附图一边对本发明的优选实施方式进行了说明，但是，本发明显然不限于该实施方式。对于本领域技术人员而言，显然可以在权利要求书所描述的范围中想到各种变形例或者修正例，它们当然也属于本发明的技术范围。
另外，本说明书的控制方法的各步骤不是必须顺着描述为流程图的顺序按照时序进行处理，也可以包含并列的或者子程序的处理。
产业上的可利用性
本发明可以用于分别控制被控制设备的多个可编程控制器彼此以能够通信的方式连接的控制系统、主可编程控制器、从可编程控制器以及控制方法。
标号说明
100：控制系统；110：管理装置；120：可编程控制器；122：CPU模块；122a：主CPU模块；122b：从CPU模块；130：被控制设备；154：通信部；158：基准信号生成部；160：CPU；166：公共存储器；180：延迟时间计测部；182：同步化帧发送部；184：延迟时间接收部；186：同步校正部；188：应用程序执行部；190：数据更新部；192：数据发送部。