一种阵列基板及其制备方法.pdf

本发明实施例公开了一种阵列基板及其制备方法，包括：在单晶硅层上逐层制备栅氧化层、多晶硅层；采用干法刻蚀形成图形化的多晶硅层；采用干法刻蚀去除未被多晶硅层覆盖的栅氧化层；在多晶硅层以及单晶硅层的表面上生长氧化层，该氧化层的厚度小于干法刻蚀后未被多晶硅层覆盖的栅氧化层的厚度；采用湿法刻蚀去除氧化层；最终在多晶硅层以及单晶硅层的表面生长垫氧化层。本发明实施例通过在多晶硅层以及单晶硅层的表面生长氧化层，然后采用湿法刻蚀去除该氧化层，从而能够有效地消除单晶硅层表面的损伤，以使在后续生长垫氧化层的工艺中，在单晶硅层的表面能够生长出厚度符合要求的垫氧化层，且能够避免由横向钻蚀导致的器件性能的下降的问题。

1.  一种阵列基板的制备方法，其特征在于，包括：
在单晶硅层上逐层制备栅氧化层、多晶硅层；
采用干法刻蚀对所述多晶硅层进行刻蚀，形成图形化的多晶硅层；
采用干法刻蚀去除未被所述多晶硅层覆盖的栅氧化层；
在所述多晶硅层以及所述单晶硅层的表面生长氧化层，所述氧化层的厚度小于干法刻蚀形成图形化的多晶硅层后未被所述多晶硅层覆盖的栅氧化层的厚度；
采用湿法刻蚀去除所述氧化层；
在所述多晶硅层以及所述单晶硅层的表面生长垫氧化层。

2.  如权利要求1所述的制备方法，其特征在于，在所述多晶硅层以及所述单晶硅的表面生长氧化层，具体包括：
在制备阵列基板的设备的腔体内，采用干氧化法控制温度在700-900度之间，氧气流量10毫升/分钟,时间25分钟，在所述多晶硅层以及所述单晶硅层的表面生长氧化层。

3.  如权利要求1所述的制备方法，其特征在于，在所述多晶硅层以及所述单晶硅层的表面生长厚度为4nm的氧化层。

4.  如权利要求1所述的制备方法，其特征在于，采用干法刻蚀去除未被所述多晶硅层覆盖的栅氧化层，具体包括：
采用六氟乙烷C₂F₆和三氟甲烷CHF₃气体，控制所述C₂F₆气体的流量为30毫升/分钟，所述CHF₃气体的流量为50毫升/分钟，在真空度为200毫托的腔体内，采用干法刻蚀去除未被所述多晶硅层覆盖的栅氧化层。

5.  如权利要求1所述的制备方法，其特征在于，采用湿法刻蚀去除所述氧化层，具体包括：
采用氢氟酸溶液通过湿法刻蚀去除所述氧化层。

6.  如权利要求5所述的制备方法，其特征在于，所述氢氟酸溶液的浓度 为1%。

7.  如权利要求1所述的制备方法，其特征在于，采用干法刻蚀对所述多晶硅层进行刻蚀前，在所述多晶硅层的表面旋涂一层光刻胶，采用干法刻蚀去除未被所述多晶硅层覆盖的栅氧化层之后，还包括：
采用干法刻蚀或湿法刻蚀去除所述多晶硅层表面的光刻胶。

8.  如权利要求7所述的制备方法，其特征在于，采用湿法刻蚀去除所述多晶硅层表面的光刻胶，具体包括：
采用硫酸和双氧水的混合液通过湿法刻蚀去除所述多晶硅层表面的光刻胶。

9.  如权利要求1-8任一所述的制备方法，其特征在于，所述垫氧化层的厚度与所述栅氧化层的厚度相等。

10.  一种阵列基板，其特征在于，包括：采用如权利要求1-9任一所述方法制备的阵列基板。

一种阵列基板及其制备方法
技术领域
本发明涉及半导体芯片制造工艺技术领域，尤其涉及一种阵列基板及其制备方法。
背景技术
半导体中的阵列基板制造工艺中，单晶硅层的表面有时候会受到某些工艺的损伤，这些工艺包括干法刻蚀或者离子注入。损伤机理是：刻蚀或注入过程中，高能量的离子长时间对单晶硅层的表面进行轰击，使得单晶硅层的表面排列整齐的硅原子变为排列混乱，于是单晶硅层的表面由单晶态变为非晶态。
现有技术中，在阵列基板的制备工艺中，在单晶硅层上逐层制备栅氧化层、多晶硅层后，采用干法刻蚀形成图形化的多晶硅层，此时未被该多晶硅层覆盖的栅氧化层还有部分残留，需要去除，若继续采用干法刻蚀去除未被该多晶硅层覆盖的栅氧化层，则会导致单晶硅层的表面损伤，形成非晶态的硅，因此相比单晶硅，非晶态的硅表面所生长的垫氧化层厚度总是偏薄，且极不稳定。传统方法是在干法刻蚀形成图形化的多晶硅层后，干法刻蚀改为湿法刻蚀，即采用湿法刻蚀去除未被该多晶硅层覆盖的栅氧化层，以避免制造工艺中单晶硅层的表面的损伤，从而在后续生长垫氧化层的工艺中，能够生长出厚度符合要求的垫氧化层，该垫氧化层是对栅氧化层的修补，以及作为单晶硅层上的缓冲层。
发明人在实现本发明的过程中发现传统方法中采用湿法刻蚀去除未被该多晶硅层覆盖的栅氧化层的技术方案至少存在以下缺陷：
若要湿法刻蚀掉残留的栅氧化层，则会导致多晶硅层覆盖的栅氧化层出现的横向钻蚀现象，因此会影响器件的性能。具体如下：
第一步、在单晶硅层101上逐层制备栅氧化层102、多晶硅层103。
第二步、采用干法刻蚀对多晶硅层103进行刻蚀，形成图形化的多晶硅层103。
该步骤中，首先在该多晶硅层103的表面制备光刻胶105，然后采用干法刻蚀对多晶硅层103进行刻蚀，形成图形化的多晶硅层103，此时未被该多晶硅层103覆盖的栅氧化层102还有部分残留，如图1a所示。
第三步、采用湿法刻蚀去除未被多晶硅层103覆盖的栅氧化层。
通常，采用氢氟酸溶液通过湿法刻蚀去除未被多晶硅层103覆盖的栅氧化层102，氢氟酸溶液的浓度为1%。
在湿法刻蚀去除未被多晶硅层103覆盖的栅氧化层后，采用干法刻蚀或湿法刻蚀去除该多晶硅层表面的光刻胶105，通常采用硫酸和双氧水的混合液通过湿法刻蚀去除该多晶硅层表面的光刻胶105。
需要说明的是：在步骤二之后，未被该多晶硅层103覆盖的栅氧化层102还有部分残留，例如在单晶硅层101上制备栅氧化层102的厚度为20nm，采用干法刻蚀形成图形化的多晶硅层103后，未被该多晶硅层103覆盖的区域还残留有约厚度为12nm的栅氧化层102，在步骤三中若要湿法刻蚀掉剩余12nm厚度的栅氧化层102，按照50%的过刻蚀量，至少需要按照刻蚀18nm栅氧化层102的氢氟酸溶液剂量进行刻蚀，从而导致该多晶硅层103覆盖的栅氧化层102有一定的横向钻蚀，如图1b所示。这个钻蚀量足以造成栅氧化层102质量变差，甚至会造成栅-源或栅-漏短路，使半导体器件无法正常使用。
第四步、在多晶硅层103以及所述单晶硅层101的表面生长垫氧化层104。
该步骤中，在多晶硅层103的上表面、侧表面以及所述单晶硅层101的表面生长垫氧化层104的厚度与栅氧化层102的厚度相等，生长垫氧化层104主要目的是修复受损的栅氧化层102，但是栅氧化层102的完整性已经受到损伤，使半导体器件无法正常使用，如图1c所示。
由此可见，目前亟需一种阵列基板的制备方法，不但能够有效地消除单晶硅表面的损伤，以使在后续生长垫氧化层的工艺中，在单晶硅层的表面能够生长出厚度符合要求的垫氧化层，并且能够避免由横向钻蚀导致的器件性能的下降的问题，从而提高阵列基板的可靠性。
发明内容
本发明实施例中提供一种阵列基板的制备方法，不但能够有效地消除单晶硅表面的损伤，以使在后续生长垫氧化层的工艺中，在单晶硅层的表面能够生长出厚度符合要求的垫氧化层，并且能够避免由横向钻蚀导致的器件性能的下降的问题，从而提高阵列基板的可靠性。
本发明实施例提供一种阵列基板的制备方法，包括：
在单晶硅层上逐层制备栅氧化层、多晶硅层；
采用干法刻蚀对所述多晶硅层进行刻蚀，形成图形化的多晶硅层；
采用干法刻蚀去除未被所述多晶硅层覆盖的栅氧化层；
在所述多晶硅层以及所述单晶硅层的表面生长氧化层，所述氧化层的厚度小于干法刻蚀形成图形化的多晶硅层后未被所述多晶硅层覆盖的栅氧化层的厚度；
采用湿法刻蚀去除所述氧化层；
在所述多晶硅层以及所述单晶硅层的表面生长垫氧化层。
较佳地，在所述多晶硅层以及所述单晶硅的表面生长氧化层，具体包括：
在制备阵列基板的设备的腔体内，采用干氧化法控制温度在700-900度之间，氧气流量10毫升/分钟,时间25分钟，在所述多晶硅层以及所述单晶硅层的表面生长氧化层。
较佳地，在所述多晶硅层以及所述单晶硅层的表面生长厚度为4nm的氧化层。
较佳地，采用干法刻蚀去除未被所述多晶硅层覆盖的栅氧化层，具体包括：
采用六氟乙烷C₂F₆和三氟甲烷CHF₃气体，控制所述C₂F₆气体的流量为30毫升/分钟，所述CHF₃气体的流量为50毫升/分钟，在真空度为200毫托的腔体内，采用干法刻蚀去除未被所述多晶硅层覆盖的栅氧化层。
较佳地，采用湿法刻蚀去除所述氧化层，具体包括：
采用氢氟酸溶液通过湿法刻蚀去除所述氧化层。
较佳地，所述氢氟酸溶液的浓度为1%。
较佳地，采用干法刻蚀对所述多晶硅层进行刻蚀前，在所述多晶硅层的表面制备光刻胶，采用干法刻蚀去除未被所述多晶硅层覆盖的栅氧化层之后，还包括：
采用干法刻蚀或湿法刻蚀去除所述多晶硅层表面的光刻胶。
较佳地，采用湿法刻蚀去除所述多晶硅层表面的光刻胶，具体包括：采用硫酸和双氧水的混合液通过湿法刻蚀去除所述多晶硅层表面的光刻胶。
较佳地，所述垫氧化层的厚度与所述栅氧化层的厚度相等。
根据上述方法，本发明实施例提供一种阵列基板，包括：采用如本发明具体实施例中所述方法制备的阵列基板。
本发明的上述实施例中，在单晶硅层上逐层制备栅氧化层、多晶硅层；采用干法刻蚀对多晶硅层进行刻蚀，形成图形化的多晶硅层；采用干法刻蚀去除未被多晶硅层覆盖的栅氧化层；在多晶硅层以及单晶硅层的表面上生长氧化层，该氧化层的厚度小于干法刻蚀形成图形化的多晶硅层后未被多晶硅层覆盖的栅氧化层的厚度；采用湿法刻蚀去除氧化层；最终在多晶硅层以及单晶硅层的表面生长垫氧化层。本发明实施例通过在多晶硅层以及单晶硅层的表面生长氧化层，然后采用湿法刻蚀去除该氧化层，从而能够有效地消除单晶硅层表面的损伤，以使在后续生长垫氧化层的工艺中，在单 晶硅层的表面能够生长出厚度符合要求的垫氧化层，并且能够避免由横向钻蚀导致的器件性能的下降的问题。
附图说明
图1a为现有技术采用湿法刻蚀制备的阵列基板的步骤二中的示意图；
图1b为现有技术采用湿法刻蚀制备的阵列基板的步骤三中的剖面图；
图1c为现有技术采用湿法刻蚀制备的阵列基板的步骤四中的剖面图；
图2为本发明实施例提供的阵列基板的制备方法流程图；
图3a为本发明实施例提供的阵列基板的制备方法中步骤202中的示意图；
图3b为本发明实施例提供的阵列基板的制备方法中步骤203中的示意图；
图3c为本发明实施例提供的阵列基板的制备方法中去除光刻胶后的示意图；
图3d为本发明实施例提供的阵列基板的制备方法中步骤204中的示意图；
图3e为本发明实施例提供的阵列基板的制备方法中步骤205中的示意图；
图3f为本发明实施例提供的阵列基板的制备方法中步骤206中的示意图；
图4为本发明实施例提供的阵列基板的结构示意图。
具体实施方式
干法刻蚀是用等离子体进行薄膜刻蚀的技术。当气体以等离子体形式存在时，它具备两个特点：一方面等离子体中的这些气体化学活性比常态下时要强很多，根据被刻蚀材料的不同，选择合适的气体，就可以更快地与材料进行反应，实现刻蚀去除的目的；另一方面，还可以利用电场对等离子体进行引导和加速，使其具备一定能量，当其轰击被刻蚀物的表面时，会将被刻蚀物材料的原子击出，从而达到利用物理上的能量转移来实现刻蚀的目的。
现有技术在阵列基板的制备工艺中，在单晶硅层上逐层制备栅氧化层、多晶硅层后，采用干法刻蚀形成图形化的多晶硅层，此时未被该多晶硅层 覆盖的栅氧化层还有部分残留，需要去除，若继续采用干法刻蚀去除未被该多晶硅层覆盖的栅氧化层，则会导致单晶硅层的表面损伤，形成非晶态的硅，因此相比单晶硅，非晶态的硅表面所生长的垫氧化层厚度总是偏薄，且极不稳定。传统方法是在干法刻蚀形成图形化的多晶硅层后，干法刻蚀改为湿法刻蚀，即采用湿法刻蚀去除未被该多晶硅层覆盖的栅氧化层，以避免制造工艺中单晶硅层的表面的损伤，从而在后续生长垫氧化层的工艺中，能够生长出厚度符合要求的垫氧化层，但采用湿法刻蚀去除残留栅氧化层的技术方案，会导致多晶硅层覆盖的栅氧化层出现横向钻蚀的现象，从而影响器件的性能。
本发明实施例提出一种阵列基板的制备方法，不但能够有效地消除单晶硅表面的损伤，以使在后续生长垫氧化层的工艺中，在单晶硅层的表面能够生长出厚度符合要求的垫氧化层，并且能够避免由横向钻蚀导致的器件性能的下降的问题，从而提高阵列基板的可靠性。
下面结合附图，对本发明提供的一种阵列基板的制备方法的具体实施方式详细描述。
参见图2，本发明实施例提供的阵列基板的制备方法，包括步骤：
步骤201、在单晶硅层301上逐层制备栅氧化层302、多晶硅层303。
通常，制备栅氧化层302的厚度范围为10nm-30nm。
步骤202、采用干法刻蚀对该多晶硅层303进行刻蚀，形成图形化的多晶硅层303，如图3a所示。
该步骤中，首先在多晶硅层303的表面旋涂一层光刻胶305，然后采用干法刻蚀对该多晶硅层303进行刻蚀，形成图形化的多晶硅层303。
步骤203、采用干法刻蚀去除未被多晶硅层303覆盖的栅氧化层302，如图3b所示。
该步骤中，将上述阵列基板置于真空度为200毫托的密闭腔体内，腔体所加电源的功率为500W，采用六氟乙烷C₂F₆和三氟甲烷CHF₃气体，控制C₂F₆气体的流量为30毫升/分钟，CHF₃气体的流量为50毫升/分钟，在真空度为200 毫托的腔体内，采用干法刻蚀去除未被多晶硅层303覆盖的栅氧化层302。
该步骤中，采用干法刻蚀会造成单晶硅层301表面的损伤，使单晶硅层301的表面由单晶态转变为非晶态。
进一步地，在采用干法刻蚀去除未被该多晶硅层303覆盖的栅氧化层302之后，采用干法刻蚀或湿法刻蚀去除该多晶硅层303表面的光刻胶305，通常湿法刻蚀的溶液为硫酸和双氧水的混合液，如图3c所示。
步骤204、在多晶硅层303以及所述单晶硅301的表面生长氧化层306，所述氧化层306的厚度小于步骤202之后残留的栅氧化层302的厚度，如图3d所示。
该步骤中，在制备阵列基板的设备的腔体内，采用干氧化法控制温度在700-900度之间，氧气流量10毫升/分钟,时间25分钟，在多晶硅层303的上表面、侧表面以及所述单晶硅层301的表面生长氧化层306，该氧化层306的厚度小于步骤202之后残留的栅氧化层302的厚度。通常生长厚度为4nm的氧化层306，由于在步骤203中采用干法刻蚀造成单晶硅层301表面的损伤，单晶硅层301的表面由单晶态转变为非晶态，因此在单晶硅层301的表面生长氧化层的速度比较慢，在设定的时间范围内实际在单晶硅层301的表面生长的氧化层306的厚度范围仅为1nm-2nm，且稳定性较差。
需要说明的是，在单晶硅层301的表面生长出实际厚度范围为1nm-2nm氧化层306，能够将单晶硅层301表面的非晶态的硅氧化，然后再将单晶硅层301表面的氧化层306去除，以达到消除单晶硅层301的表面损伤的目的。
步骤205、采用湿法刻蚀去除所述氧化层306，如图3e所示。
该步骤中，采用氢氟酸溶液通过湿法刻蚀去除所述氧化层306，通常氢氟酸溶液的浓度为1%。
由于步骤204中在单晶硅层301的表面生长出的氧化层306的实际厚度仅有1nm-2nm，该氧化层306极薄，采用湿法刻蚀去除该氧化层306时， 即使加上50%的过刻蚀量，图形化的多晶硅层303覆盖的栅氧化层302的横向钻蚀量也不会超过每边3nm，因此相对于现有技术中采用湿法刻蚀去除残留栅氧化层的技术方案，形成每边18nm的横向钻蚀量而言，有了相当大的改进，本发明实施例中几乎对图形化的多晶硅层303覆盖的栅氧化层302不造成影响，从而不会造成栅-源或栅-漏短路，即不会影响器件的性能。
步骤206、在多晶硅层303以及所述单晶硅301的表面生长垫氧化层304，如图3f所示。
通常，在多晶硅层303的上表面、侧表面以及所述单晶硅301的表面，生长垫氧化层304的厚度与栅氧化层303的厚度相等。
该步骤中，在所述多晶硅层303以及所述单晶硅301的表面生长垫氧化层304的厚度范围通常为10nm-30nm，由于此时单晶硅层301表面已由非晶态转变为单晶态，即消除了单晶硅表面的损伤，因此该步骤按照理论上的气体以及气体流量、温度、时间就可以得到与栅氧化层302厚度相等的垫氧化层304。
本发明实施例中，在单晶硅层301上逐层制备栅氧化层302、多晶硅层303；采用干法刻蚀对多晶硅层303进行刻蚀，形成图形化的多晶硅层303；采用干法刻蚀去除未被多晶硅层303覆盖的栅氧化层302；在多晶硅层303以及单晶硅层301的表面上生长氧化层306，该氧化层306的厚度小于干法刻蚀形成图形化的多晶硅层303后未被多晶硅层覆盖的栅氧化层302的厚度；采用湿法刻蚀去除氧化层306；最终在多晶硅层303以及单晶硅层301的表面生长垫氧化层304。本发明实施例通过在多晶硅层303以及单晶硅层301的表面生长氧化层306，然后采用湿法刻蚀去除该氧化层306，从而能够有效地消除单晶硅层301表面的损伤，以使在后续生长垫氧化层304的工艺中，在单晶硅层301的表面能够生长出厚度符合要求的垫氧化层304，并且能够避免由横向钻蚀导致的器件性能的下降的问题。
基于相同的技术构思，本发明实施例还提供一种阵列基板，包括：采用如 本发明具体实施例中所述方法制备阵列基板，如图4所示。
该阵列基板包括：单晶硅层401、与图形化的多晶硅层403相对的栅氧化层402、图形化的多晶硅层403、位于所述多晶硅层403以及所述单晶硅层401表面的垫氧化层404。
本发明是参照根据本发明实施例的方法、设备（系统）、和计算机程序产品的流程图和／或方框图来描述的。应理解可由计算机程序指令实现流程图和／或方框图中的每一流程和／或方框、以及流程图和／或方框图中的流程和／或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和／或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和／或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和／或方框图一个方框或多个方框中指定的功能的步骤。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。