一种接收信号强度检测电路.pdf

摘要
申请专利号：	CN201010289324.3	申请日：	2010.09.20
公开号：	CN101969351A	公开日：	2011.02.09
当前法律状态：	授权	有效性：	有权
法律详情：	授权\|\|\|实质审查的生效IPC(主分类):H04B 17/00申请日:20100920\|\|\|公开
IPC分类号：	H04B17/00	主分类号：	H04B17/00
申请人：	东南大学
发明人：	吴建辉; 徐震; 陈超; 竺磊; 徐毅
地址：	210096 江苏省南京市四牌楼2号
优先权：
专利代理机构：	南京苏高专利商标事务所(普通合伙) 32204	代理人：	柏尚春
PDF下载：	PDF下载

内容摘要

本发明公开了一种接收信号强度检测电路，包括非平衡源级交叉耦合对、局部正反馈负载和输出端钳位电路三部分，在检测范围内，输入信号强度和输出直流电平之间呈线性关系；通过非平衡源级耦合对电路实现传统的对数放大器功能。并且采用局部正反馈负载和输出端钳位电路与非平衡源级耦合对电路级联，优化接收信号强度检测电路的性能。本发明提供的接收信号强度检测电路，相对于传统的基于对数放大器的接收信号强度检测电路，具有更宽的检测范围、更优良的线性度、更好的稳定性。

权利要求书

1：一种接收信号强度检测电路，其特征在于：所述接收信号强度检测电路包括非平衡源级交叉耦合对电路、局部正反馈负载电路和输出端钳位电路：所述非平衡源级交叉耦合对电路包括第一 PMOS 晶体管 (M1)、第二 PMOS 晶体管 (M2)、第三 PMOS 晶体管 (M3)、第四 PMOS 晶体管 (M4)、第五 PMOS 晶体管 (M5)、第六 PMOS 晶体管 (M6)、第七 PMOS 晶体管 (M7) ；所述局部正反馈负载电路包括第八 NMOS 晶体管 (M8)、第九 NMOS 晶体管 (M9)、第十 NMOS 晶体管 (M10)、第十一 NMOS 晶体管 (M11)、第十二 NMOS 晶体管 (M12)、第十三 NMOS 晶体管 (M13)、第十四 NMOS 晶体管 (M14)、第十五 NMOS 晶体管 (M15)、第十六 NMOS 晶体管 (M16)、第十七 NMOS 晶体管 (M17)、第十八 NMOS 晶体管 (M18)、第十九 NMOS 晶体管 (M19)、第二十 PMOS 晶体管 (M20)、第二十一 PMOS 晶体管 (M21)、第二十二 NMOS 晶体管 (M22)、第二十三 NMOS 晶体管 (M23) ；所述输出端钳位电路包括负载电阻 (R1)、第二十四 PMOS 晶体管 (M24)、运算放大器 (OP) 和实现对非平衡源级交叉耦合对电路以及局部正反馈负载电路的复制的输出偏置电位提供电路 Replica ；在非平衡源级交叉耦合对电路中，第一 PMOS 晶体管 (M1) 和第二 PMOS 晶体管 (M2) 的栅极接射频输入信号的正级，第三 PMOS 晶体管 (M3) 和第四 PMOS 晶体管 (M4) 的栅极接射频输入信号的负级；第一 PMOS 晶体管 (M1) 和第二 PMOS 晶体管 (M2) 的源级接第五 PMOS 晶体管 (M5) 的漏极，第三 PMOS 晶体管 (M3) 和第四 PMOS 晶体管 (M4) 的源级接第六 PMOS 晶体管 (M6) 的漏极；第五 PMOS 晶体管 (M5)、第六 PMOS 晶体管 (M6)、第七 PMOS 晶体管 (M7) 组成电流镜结构，构成提供偏置电流的偏置电路；在局部正反馈负载电路中，第八 NMOS 晶体管 (M8) 和第九 NMOS 晶体管 (M9) 的栅极接第九 NMOS 晶体管 (M9) 的漏极，第八 NMOS 晶体管 (M8) 的漏极接第二十一 NMOS 晶体管 (M21) 的漏极，第九 NMOS 晶体管 (M9) 和第十 NMOS 晶体管 (M10) 的漏极接第一 PMOS 晶体管 (M1) 的漏极，第十 NMOS 晶体管 (M10) 的栅极接第十二 NMOS 晶体管 (M12) 的漏极，第十一 NMOS 晶体管 (M11) 的栅极接第十 NMOS 晶体管 (M10) 的漏极，第十二 NMOS 晶体管 (M12) 和第十三 NMOS 晶体管 (M13) 的栅极都接第十二 NMOS 晶体管 (M12) 漏极，第十三 NMOS 晶体管 (M13) 的漏极接第二十一 NMOS 晶体管 (M21) 的漏极，第十二 NMOS 晶体管 (M12) 的漏极接第三 PMOS 晶体管 (M3) 的漏极；第十四 NMOS 晶体管 (M14) 和第十五 NMOS 晶体管 (M15) 的栅极接第十五 NMOS 晶体管 (M15) 漏极，第十四 NMOS 晶体管 (M14) 的漏极接第二十 NMOS 晶体管 (M20) 的漏极，第十五 NMOS 晶体管 (M15) 和第十六 NMOS 晶体管 (M16) 的漏极接第二 PMOS 晶体管 (M2) 的漏极，第十六 NMOS 晶体管 (M16) 的栅极接第十八 NMOS 晶体管 (M18) 的漏极，第十七 NMOS 晶体管 (M17) 的栅极接第十五 NMOS 晶体管 (M15) 的漏极，第十八 NMOS 晶体管 (M18) 和第十九 NMOS 晶体管 (M19) 的栅极都接第十八 NMOS 晶体管 (M18) 漏极，第十九 NMOS 晶体管 (M19) 的漏极接第二十 NMOS 晶体管 (M20) 的漏极，第十八 NMOS 晶体管 (M12) 的漏极接第四 PMOS 晶体管 (M4) 的漏极；第八 NMOS 晶体管 (M8)、第九 NMOS 晶体管 (M9)、第十 NMOS 晶体管 (M10)、第十一 NMOS 晶体管 (M11)、第十二 NMOS 晶体管 (M12)、第十三 NMOS 晶体管 (M13)、第十四 NMOS 晶体管 (M14)、第十五 NMOS 晶体管 (M15)、第十六 NMOS 晶体管 (M16) 第十七 NMOS 晶体管 (M17) 和 2 第十八 NMOS 晶体管 (M18) 的源极接地；第二十 PMOS 晶体管 (M20) 和第二十一 PMOS 晶体管 (M21) 的栅极都接到第二十 PMOS 晶体管 (M20) 的漏极，第二十 PMOS 晶体管 (M20) 和第二十一 PMOS 晶体管 (M21) 的源极接电源，第二十 PMOS 晶体管 (M20) 的漏极接第十四 NMOS 晶体管 (M14) 和第十九 NMOS 晶体管 (M19) 的漏极，第二十一 PMOS 晶体管 (M21) 的漏极接到第八 NMOS 晶体管 (M8)、第十三 NMOS 晶体管 (M13) 和第二十二 NMOS 晶体管 (M22) 的漏极、第二十二 NMOS 晶体管 (M22) 和第二十三 NMOS 晶体管 (M23) 的栅极都接到第二十二 NMOS 晶体管 (M22) 的漏极，第二十二 NMOS 晶体管 (M22) 和第二十三 NMOS 晶体管 (M23) 的源极都接地，第二十三 NMOS 晶体管 (M23) 的漏极接负载电阻 (R1) 和第二十四 PMOS 晶体管 (M24) 的漏极；在输出端钳位电路中，负载电阻 (R1) 一端接电源，另一端接第二十三 NMOS 晶体管 (M23) 和第二十四 PMOS 晶体管 (M24) 的漏极，第二十四 PMOS 晶体管 (M24) 的源极接电源，第二十四 PMOS 晶体管 (M24) 的栅极接运算放大器 (OP) 的输出；运算放大器 (OP) 的正极接输出偏置电位提供电路 Replica 的输出端，运算放大器 (OP) 的负极接参考电压。
2：根据权利要求 1 所述的接收信号强度检测电路，其特征在于：所述运算放大器 (OP) 包括第二十五 PMOS 晶体管 (M25)、第二十六 PMOS 晶体管 (M26)、第二十七 NMOS 晶体管 (M27)、第二十八 NMOS 晶体管 (M27)、第二十九 NMOS 晶体管 (M29) ；第二十五 PMOS 晶体管 (M25) 和第二十六 PMOS 晶体管 (M26) 的源级接电源，第二十五 PMOS 晶体管 (M25) 和第二十六 PMOS 晶体管 (M26) 的栅极接第二十五 PMOS 晶体管 (M25) 的漏极，第二十五 PMOS 晶体管 (M25) 的漏极接第二十七 PMOS 晶体管 (M27) 的漏极，第二十六 PMOS 晶体管 (M26) 的漏极和第二十八 NMOS 晶体管 (M28) 的漏极接运算放大器 (OP) 的输出端，第二十七 NMOS 晶体管 (M27) 和第二十八 NMOS 晶体管 (M28) 的源极接第二十九 NMOS 晶体管 (M29) 的漏极，第二十九 NMOS 晶体管 (M29) 的栅极接偏置 BIAS，第二十九 NMOS 晶体管 (M29) 的源极接地。

说明书

一种接收信号强度检测电路
    技术领域本发明涉及一种接收信号强度检测电路 (Receive Signal Strength Indicator，简称 RSSI)。
     背景技术在无线收发机结构中，接收信号强度检测电路的作用在于检测链路中信号的强度，将检测结果输出到模拟 / 数字转换器 (A/D)、基带处理电路，进而产生控制信号，调整链路中相关模块 ( 如低噪声放大器、功率放大器、 PGA 等 ) 的工作状态，确保系统能够正常的工作。
     接收信号强度检测电路的主要指标包括监测信号的动态范围、对链路的影响、线性、稳定性。监测信号动态范围应该尽可能的大，覆盖链路中信号的整个变化范围。对链路影响应该小，不影响链路的正常工作。具有优良的线性，避免产生检测误差。具有好的稳定性，避免电路工作状态受外界环境的影响，如温度。
     一般的接收信号强度检测电路可以根据信号检测模式分类，包括峰值检测、 RMS 检测和功率检测。峰值检测是指对接收信号的峰值进行检测。RMS 检测是指对信号的均方根值进行检测。功率检测是指对信号的功率 ( 即 dBm 值 ) 进行检测。
     基于对数放大器的接收信号强度检测电路是针对信号的功率检测，主要是根据 dBm 值计算公式：
     由公式可见， dBm 值与信号幅度呈对数关系，所以可以利用对数放大器实现接收信号强度检测电路。
     传统的基于对数放大器的接收信号强度检测电路，如参考文献《A CMOS Logarithmic IF Amplifier with Unbalanced Source-Coupled Pairs》所介绍，采用非平衡的源级耦合对、交叉耦合的输入级和平行连接的输出级。非平衡的源级耦合对中的晶体管采用两种不同尺寸 (β 和 Kβ)，根据 K 值的不同，得到不同的输入输出关系曲线。对数放大器的输入输出关系在输入信号的一定范围内呈现对数关系，这个范围即接收信号强度检测电路的工作范围。
     实际应用时可以将多组不同尺寸 (β) 的非平衡的源级耦合对并联，扩展接收信号强度检测电路的检测范围。
     发明内容发明目的：为了克服现有技术中存在的不足，本发明提供一种宽动态范围、线性度优良、稳定性好的的新型接收信号强度检测电路。
     技术方案：为实现上述目的，本发明采用的技术方案为：
     一种接收信号强度检测电路，采用非平衡源级交叉耦合对、局部正反馈负载和输出端钳位电路三部分级联，在检测范围内，使输入信号强度 (dBm) 和输出直流电平 (V) 之间实现线性关系。该接收信号强度检测电路主要包括非平衡源级交叉耦合对电路、局部正反馈负载电路和输出端钳位电路三部分：
     所述非平衡源级交叉耦合对电路包括第一 PMOS 晶体管、第二 PMOS 晶体管、第三 PMOS 晶体管、第四 PMOS 晶体管、第五 PMOS 晶体管、第六 PMOS 晶体管、第七 PMOS 晶体管；
     所述局部正反馈负载电路包括第八 NMOS 晶体管、第九 NMOS 晶体管、第十 NMOS 晶体管、第十一 NMOS 晶体管、第十二 NMOS 晶体管、第十三 NMOS 晶体管、第十四 NMOS 晶体管、第十五 NMOS 晶体管、第十六 NMOS 晶体管、第十七 NMOS 晶体管、第十八 NMOS 晶体管、第十九 NMOS 晶体管、第二十 PMOS 晶体管、第二十一 PMOS 晶体管、第二十二 NMOS 晶体管、第二十三 NMOS 晶体管；
     所述输出端钳位电路包括负载电阻、第二十四 PMOS 晶体管、运算放大器和实现对非平衡源级交叉耦合对电路以及局部正反馈负载电路的复制的输出偏置电位提供电路 Replica ；
     在非平衡源级交叉耦合对电路中，第一 PMOS 晶体管和第二 PMOS 晶体管的栅极接射频输入信号的正级，第三 PMOS 晶体管和第四 PMOS 晶体管的栅极接射频输入信号的负级；第一 PMOS 晶体管和第二 PMOS 晶体管的源级接第五 PMOS 晶体管的漏极，第三 PMOS 晶体管和第四 PMOS 晶体管的源级接第六 PMOS 晶体管的漏极；第五 PMOS 晶体管、第六 PMOS 晶体管、第七 PMOS 晶体管组成电流镜结构，构成提供偏置电流的偏置电路；
     在局部正反馈负载电路中，第八 NMOS 晶体管和第九 NMOS 晶体管的栅极接第九 NMOS 晶体管的漏极，第八 NMOS 晶体管的漏极接第二十一 NMOS 晶体管的漏极，第九 NMOS 晶体管和第十 NMOS 晶体管的漏极接第一 PMOS 晶体管的漏极，第十 NMOS 晶体管的栅极接第十二 NMOS 晶体管的漏极，第十一 NMOS 晶体管的栅极接第十 NMOS 晶体管的漏极，第十二 NMOS 晶体管和第十三 NMOS 晶体管的栅极都接第十二 NMOS 晶体管漏极，第十三 NMOS 晶体管的漏极接第二十一 NMOS 晶体管的漏极，第十二 NMOS 晶体管的漏极接第三 PMOS 晶体管的漏极；
     第十四 NMOS 晶体管和第十五 NMOS 晶体管的栅极接第十五 NMOS 晶体管漏极，第十四 NMOS 晶体管的漏极接第二十 NMOS 晶体管的漏极，第十五 NMOS 晶体管和第十六 NMOS 晶体管的漏极接第二 PMOS 晶体管的漏极，第十六 NMOS 晶体管的栅极接第十八 NMOS 晶体管的漏极，第十七 NMOS 晶体管的栅极接第十五 NMOS 晶体管的漏极，第十八 NMOS 晶体管和第十九 NMOS 晶体管的栅极都接第十八 NMOS 晶体管漏极，第十九 NMOS 晶体管的漏极接第二十 NMOS 晶体管的漏极，第十八 NMOS 晶体管的漏极接第四 PMOS 晶体管的漏极；
     第八 NMOS 晶体管、第九 NMOS 晶体管、第十 NMOS 晶体管、第十一 NMOS 晶体管、第十二 NMOS 晶体管、第十三 NMOS 晶体管、第十四 NMOS 晶体管、第十五 NMOS 晶体管、第十六 NMOS 晶体管第十七 NMOS 晶体管和第十八 NMOS 晶体管的源极接地；
     第二十 PMOS 晶体管和第二十一 PMOS 晶体管的栅极都接到第二十 PMOS 晶体管的漏极，第二十 PMOS 晶体管和第二十一 PMOS 晶体管的源极接电源，第二十 PMOS 晶体管的漏极接第十四 NMOS 晶体管和第十九 NMOS 晶体管的漏极，第二十一 PMOS 晶体管的漏极接到第八 NMOS 晶体管、第十三 NMOS 晶体管和第二十二 NMOS 晶体管的漏极、第二十二 NMOS 晶体管和第二十三 NMOS 晶体管的栅极都接到第二十二 NMOS 晶体管的漏极，第二十二 NMOS 晶体管和第二十三 NMOS 晶体管的源极都接地，第二十三 NMOS 晶体管的漏极接负载电阻和第二十四 PMOS 晶体管的漏极；
     在输出端钳位电路中，负载电阻一端接电源，另一端接第二十三 NMOS 晶体管和第二十四 PMOS 晶体管的漏极，第二十四 PMOS 晶体管的源极接电源，第二十四 PMOS 晶体管的栅极接运算放大器的输出；运算放大器的正极接输出偏置电位提供电路 Replica，运算放大器的负极接参考电压。
     所述运算放大器包括第二十五 PMOS 晶体管、第二十六 PMOS 晶体管、第二十七 NMOS 晶体管、第二十八 NMOS 晶体管、第二十九 NMOS 晶体管；第二十五 PMOS 晶体管和第二十六 PMOS 晶体管的源级接电源，第二十五 PMOS 晶体管和第二十六 PMOS 晶体管的栅极接第二十五 PMOS 晶体管的漏极，第二十五 PMOS 晶体管的漏极接第二十七 PMOS 晶体管的漏极，第二十六 PMOS 晶体管的漏极和第二十八 NMOS 晶体管的漏极接运算放大器的输出端，第二十七 NMOS 晶体管和第二十八 NMOS 晶体管的源极接第二十九 NMOS 晶体管的漏极，第二十九 NMOS 晶体管的栅极接偏置 BIAS，第二十九 NMOS 晶体管的源极接地。
     有益效果：本发明提供的接收信号强度检测电路，主体电路由非平衡源级交叉耦合对、局部正反馈负载和输出端钳位电路三部分级联构成。有效扩展检测信号范围，提供优良的线性度和稳定性，提高信号检测的灵敏度和精度。附图说明
     图 1 为本发明的结构示意图；图 2a 和图 2b 为本发明的电路原理示意图；图 3 为运算放大器的电路原理示意图；图 4 为传统的机遇对数放大器的接收信号强度检测电路原理示意图；图 5 为本发明提供的接收信号强度检测电路对输入信号强度检测的效果图。具体实施方式
     下面结合附图对本发明作更进一步的说明。
     如图 1 所示为本发明提供的接收信号强度检测电路的结构示意图，图 1 中的 Vout， cm 是由 Replica 模块电路产生的； Replica 模块电路与图 2a 和图 2b 所示的结构相同，只是输入端没有加入待检测的信号 ( 只输入偏置电压 )，这样在输出端产生钳位电平。
     图 2a 和图 2b 为所述检测电路的电路原理示意图，在图 2a 和图 2b 中，图 2a 中的 L1 和图 2b 中的 L1 是连接在一起的，图 2a 中的 L2 和图 2b 中的 L2 是连接在一起的。该接收信号强度检测电路包括非平衡源级交叉耦合对电路、局部正反馈负载电路和输出端钳位电路：
     所述非平衡源级交叉耦合对电路包括第一 PMOS 晶体管 M1、第二 PMOS 晶体管 M2、第三 PMOS 晶体管 M3、第四 PMOS 晶体管 M4、第五 PMOS 晶体管 M5、第六 PMOS 晶体管 M6、第七 PMOS 晶体管 M7 ；
     所述局部正反馈负载电路包括第八 NMOS 晶体管 M8、第九 NMOS 晶体管 M9、第十 NMOS 晶体管 M10、第十一 NMOS 晶体管 M11、第十二 NMOS 晶体管 M12、第十三 NMOS 晶体管 M13、第十四 NMOS 晶体管 M14、第十五 NMOS 晶体管 M15、第十六 NMOS 晶体管 M16、第十七 NMOS 晶体管 M17、第十八 NMOS 晶体管 M18、第十九 NMOS 晶体管 M19、第二十 PMOS 晶体管 M20、第二十一 PMOS 晶体管 M21、第二十二 NMOS 晶体管 M22、第二十三 NMOS 晶体管 M23 ；
     所述输出端钳位电路包括负载电阻 R1、第二十四 PMOS 晶体管 M24、运算放大器 OP 和实现对非平衡源级交叉耦合对电路以及局部正反馈负载电路的复制的输出偏置电位提供电路 Replica ；
     在非平衡源级交叉耦合对电路中，第一 PMOS 晶体管 M1 和第二 PMOS 晶体管 M2 的栅极接射频输入信号的正级，第三 PMOS 晶体管 M3 和第四 PMOS 晶体管 M4 的栅极接射频输入信号的负级；第一 PMOS 晶体管 M1 和第二 PMOS 晶体管 M2 的源级接第五 PMOS 晶体管 M5 的漏极，第三 PMOS 晶体管 M3 和第四 PMOS 晶体管 M4 的源级接第六 PMOS 晶体管 M6 的漏极；第五 PMOS 晶体管 M5、第六 PMOS 晶体管 M6、第七 PMOS 晶体管 M7 组成电流镜结构，构成提供偏置电流的偏置电路；
     在局部正反馈负载电路中，第八 NMOS 晶体管 M8 和第九 NMOS 晶体管 M9 的栅极接第九 NMOS 晶体管 M9 的漏极，第八 NMOS 晶体管 M8 的漏极接第二十一 NMOS 晶体管 M21 的漏极 L1 处，第九 NMOS 晶体管 M9 和第十 NMOS 晶体管 M10 的漏极接第一 PMOS 晶体管 M1 的漏极，第十 NMOS 晶体管 M10 的栅极接第十二 NMOS 晶体管 M12 的漏极，第十一 NMOS 晶体管 M11 的栅极接第十 NMOS 晶体管 M10 的漏极，第十二 NMOS 晶体管 M12 和第十三 NMOS 晶体管 M13 的栅极都接第十二 NMOS 晶体管 M12 漏极，第十三 NMOS 晶体管 M13 的漏极接第二十一 NMOS 晶体管 M21 的漏极 L1 处，第十二 NMOS 晶体管 M12 的漏极接第三 PMOS 晶体管 M3 的漏极；第十四 NMOS 晶体管 M14 和第十五 NMOS 晶体管 M15 的栅极接第十五 NMOS 晶体管 M15 漏极，第十四 NMOS 晶体管 M14 的漏极接第二十 NMOS 晶体管 M20 的漏极 L2 处，第十五 NMOS 晶体管 M15 和第十六 NMOS 晶体管 M16 的漏极接第二 PMOS 晶体管 M2 的漏极，第十六 NMOS 晶体管 M16 的栅极接第十八 NMOS 晶体管 M18 的漏极，第十七 NMOS 晶体管 M17 的栅极接第十五 NMOS 晶体管 M15 的漏极，第十八 NMOS 晶体管 M18 和第十九 NMOS 晶体管 M19 的栅极都接第十八 NMOS 晶体管 M18 漏极，第十九 NMOS 晶体管 M19 的漏极接第二十 NMOS 晶体管 M20 的漏极 L2 处，第十八 NMOS 晶体管 M12 的漏极接第四 PMOS 晶体管 M4 的漏极；
     第八 NMOS 晶体管 M8、第九 NMOS 晶体管 M9、第十 NMOS 晶体管 M10、第十一 NMOS 晶体管 M11、第十二 NMOS 晶体管 M12、第十三 NMOS 晶体管 M13、第十四 NMOS 晶体管 M14、第十五 NMOS 晶体管 M15、第十六 NMOS 晶体管 M16 第十七 NMOS 晶体管 M17 和第十八 NMOS 晶体管 M18 的源极接地；
     第二十 PMOS 晶体管 M20 和第二十一 PMOS 晶体管 M21 的栅极都接到第二十 PMOS 晶体管 M20 的漏极，第二十 PMOS 晶体管 M20 和第二十一 PMOS 晶体管 M21 的源极接电源，第二十 PMOS 晶体管 M20 的漏极接第十四 NMOS 晶体管 M14 和第十九 NMOS 晶体管 M19 的漏极，第二十一 PMOS 晶体管 M21 的漏极接到第八 NMOS 晶体管 M8、第十三 NMOS 晶体管 M13 和第二十二 NMOS 晶体管 M22 的漏极、第二十二 NMOS 晶体管 M22 和第二十三 NMOS 晶体管 M23 的栅极都接到第二十二 NMOS 晶体管 M22 的漏极，第二十二 NMOS 晶体管 M22 和第二十三 NMOS 晶体管 M23 的源极都接地，第二十三 NMOS 晶体管 M23 的漏极接负载电阻 R1 和第二十四 PMOS 晶体管 M24 的漏极；
     在输出端钳位电路中，负载电阻 R1 一端接电源，另一端接第二十三 NMOS 晶体管
     M23 和第二十四 PMOS 晶体管 M24 的漏极，第二十四 PMOS 晶体管 M24 的源极接电源，第二十四 PMOS 晶体管 M24 的栅极接运算放大器 OP 的输出；运算放大器 OP 的正极接输出偏置电位提供电路 Replica，运算放大器 OP 的负极接参考电压 Vref ；
     所述运算放大器 OP 的电路原理图如图 3 所示，包括第二十五 PMOS 晶体管 M25、第二十六 PMOS 晶体管 M26、第二十七 NMOS 晶体管 M27、第二十八 NMOS 晶体管 M27、第二十九 NMOS 晶体管 M29 ；第二十五 PMOS 晶体管 M25 和第二十六 PMOS 晶体管 M26 的源级接电源，第二十五 PMOS 晶体管 M25 和第二十六 PMOS 晶体管 M26 的栅极接第二十五 PMOS 晶体管 M25 的漏极，第二十五 PMOS 晶体管 M25 的漏极接第二十七 PMOS 晶体管 M27 的漏极，第二十六 PMOS 晶体管 M26 的漏极和第二十八 NMOS 晶体管 M28 的漏极接运算放大器 OP 的输出端 OUT1，第二十七 NMOS 晶体管 M27 和第二十八 NMOS 晶体管 M28 的源极接第二十九 NMOS 晶体管 M29 的漏极，第二十九 NMOS 晶体管 M29 的栅极接偏置 BIAS，第二十九 NMOS 晶体管 M29 的源极接地。
     传统的基于对数放大器的接收信号强度检测电路原理十分直观，如图 4 所示，采用非平衡的源级耦合对、交叉耦合的输入级和平行连接的输出级。非平衡的源级耦合对中的晶体管采用两种不同尺寸 (β 和 Kβ)，根据 K 值的不同，得到不同的输入输出关系曲线。对数放大器的输入输出关系在输入信号的一定范围内呈现对数关系，这个范围即接收信号强度检测电路的工作范围。传统的基于对数放大器的接收信号强度检测电路存在稳定性较差、较小的动态范围、较差的线性度的不足。因此，本专利改进了传统的设计，增加附加电路模块，力图克服上述缺陷。本发明中局部正反馈负载电路提供局部的正反馈环路，在不增加电路偏置电流的前提下，提高电路的跨导。较大的电路跨导可以有效地增加电路可处理的信号范围，增强处理小强度信号的能力。一般情况下，通过增加电路的偏置电流来增强跨导，这样将会导致功耗的增加。在深亚微米工艺条件下，电路设计对功耗的要求越来越严格。因此，需要尽可能的避免通过牺牲功耗来增加跨导。采用局部正反馈负载，有效地解决了在跨导和功耗之间的折中，增加了电路的等效跨导。此外，采用本发明的局部正反馈结构，可以避免出现振荡，保证环路的稳定性。
     本发明中输出端钳位电路的目的主要实现两方面功能，首先通过增加一条分流支路，第二十四 PMOS 晶体管 M24 和负载电阻 R1 并联，实现更好的线性度。其次，反馈环路可以实现对输出端电位的钳位功能，避免外界环境的影响，提高稳定性。
     反馈环路的参考电压是由模块 Replica 提供的，该模块模拟核心电路在无信号输入时的工作状态，产生输出共模电平。
     使用时，同样可以将多组不同尺寸 (β) 的非平衡的源级交叉耦合对并联，并采用局部正反馈负载、输出端钳位电路，扩展接收信号强度检测电路的检测范围。
     图 5 是本专利提出的新型基于对数放大器的接收信号强度检测电路在 0.18umCMOS 工艺条件下的仿真结果，根据图中曲线可以得出在 -20dBm-0dBm 的范围内，电路具有良好的线性传输特性。
     以上所述仅是本发明的优选实施方式，应当指出：对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

资源描述

《一种接收信号强度检测电路.pdf》由会员分享，可在线阅读，更多相关《一种接收信号强度检测电路.pdf（11页珍藏版）》请在专利查询网上搜索。

1、(10)申请公布号 CN 101969351 A(43)申请公布日 2011.02.09CN101969351A*CN101969351A*(21)申请号 201010289324.3(22)申请日 2010.09.20H04B 17/00(2006.01)(71)申请人东南大学地址 210096 江苏省南京市四牌楼2号(72)发明人吴建辉徐震陈超竺磊徐毅(74)专利代理机构南京苏高专利商标事务所(普通合伙) 32204代理人柏尚春(54) 发明名称一种接收信号强度检测电路(57) 摘要本发明公开了一种接收信号强度检测电路，包括非平衡源级交叉耦合对、局部正反馈负载和输出端钳位电路三部分。

2、，在检测范围内，输入信号强度和输出直流电平之间呈线性关系；通过非平衡源级耦合对电路实现传统的对数放大器功能。并且采用局部正反馈负载和输出端钳位电路与非平衡源级耦合对电路级联，优化接收信号强度检测电路的性能。本发明提供的接收信号强度检测电路，相对于传统的基于对数放大器的接收信号强度检测电路，具有更宽的检测范围、更优良的线性度、更好的稳定性。(51)Int.Cl.(19)中华人民共和国国家知识产权局(12)发明专利申请权利要求书 2 页说明书 5 页附图 3 页CN 101969351 A 1/2页21.一种接收信号强度检测电路，其特征在于：所述接收信号强度检测电路包括非平衡源级交叉耦合对电路。

3、、局部正反馈负载电路和输出端钳位电路：所述非平衡源级交叉耦合对电路包括第一PMOS晶体管(M1)、第二PMOS晶体管(M2)、第三PMOS晶体管(M3)、第四PMOS晶体管(M4)、第五PMOS晶体管(M5)、第六PMOS晶体管(M6)、第七PMOS晶体管(M7)；所述局部正反馈负载电路包括第八NMOS晶体管(M8)、第九NMOS晶体管(M9)、第十NMOS晶体管(M10)、第十一NMOS晶体管(M11)、第十二NMOS晶体管(M12)、第十三NMOS晶体管(M13)、第十四NMOS晶体管(M14)、第十五NMOS晶体管(M15)、第十六NMOS晶体管(M16)、第十七NMOS晶体管(M17)。

4、、第十八NMOS晶体管(M18)、第十九NMOS晶体管(M19)、第二十PMOS晶体管(M20)、第二十一PMOS晶体管(M21)、第二十二NMOS晶体管(M22)、第二十三NMOS晶体管(M23)；所述输出端钳位电路包括负载电阻(R1)、第二十四PMOS晶体管(M24)、运算放大器(OP)和实现对非平衡源级交叉耦合对电路以及局部正反馈负载电路的复制的输出偏置电位提供电路Replica；在非平衡源级交叉耦合对电路中，第一PMOS晶体管(M1)和第二PMOS晶体管(M2)的栅极接射频输入信号的正级，第三PMOS晶体管(M3)和第四PMOS晶体管(M4)的栅极接射频输入信号的负级；第一PMOS晶体。

5、管(M1)和第二PMOS晶体管(M2)的源级接第五PMOS晶体管(M5)的漏极，第三PMOS晶体管(M3)和第四PMOS晶体管(M4)的源级接第六PMOS晶体管(M6)的漏极；第五PMOS晶体管(M5)、第六PMOS晶体管(M6)、第七PMOS晶体管(M7)组成电流镜结构，构成提供偏置电流的偏置电路；在局部正反馈负载电路中，第八NMOS晶体管(M8)和第九NMOS晶体管(M9)的栅极接第九NMOS晶体管(M9)的漏极，第八NMOS晶体管(M8)的漏极接第二十一NMOS晶体管(M21)的漏极，第九NMOS晶体管(M9)和第十NMOS晶体管(M10)的漏极接第一PMOS晶体管(M1)的漏极，第十N。

6、MOS晶体管(M10)的栅极接第十二NMOS晶体管(M12)的漏极，第十一NMOS晶体管(M11)的栅极接第十NMOS晶体管(M10)的漏极，第十二NMOS晶体管(M12)和第十三NMOS晶体管(M13)的栅极都接第十二NMOS晶体管(M12)漏极，第十三NMOS晶体管(M13)的漏极接第二十一NMOS晶体管(M21)的漏极，第十二NMOS晶体管(M12)的漏极接第三PMOS晶体管(M3)的漏极；第十四NMOS晶体管(M14)和第十五NMOS晶体管(M15)的栅极接第十五NMOS晶体管(M15)漏极，第十四NMOS晶体管(M14)的漏极接第二十NMOS晶体管(M20)的漏极，第十五NMOS晶体。

7、管(M15)和第十六NMOS晶体管(M16)的漏极接第二PMOS晶体管(M2)的漏极，第十六NMOS晶体管(M16)的栅极接第十八NMOS晶体管(M18)的漏极，第十七NMOS晶体管(M17)的栅极接第十五NMOS晶体管(M15)的漏极，第十八NMOS晶体管(M18)和第十九NMOS晶体管(M19)的栅极都接第十八NMOS晶体管(M18)漏极，第十九NMOS晶体管(M19)的漏极接第二十NMOS晶体管(M20)的漏极，第十八NMOS晶体管(M12)的漏极接第四PMOS晶体管(M4)的漏极；第八NMOS晶体管(M8)、第九NMOS晶体管(M9)、第十NMOS晶体管(M10)、第十一NMOS晶体管。

8、(M11)、第十二NMOS晶体管(M12)、第十三NMOS晶体管(M13)、第十四NMOS晶体管(M14)、第十五NMOS晶体管(M15)、第十六NMOS晶体管(M16)第十七NMOS晶体管(M17)和权利要求书CN 101969351 A 2/2页3第十八NMOS晶体管(M18)的源极接地；第二十PMOS晶体管(M20)和第二十一PMOS晶体管(M21)的栅极都接到第二十PMOS晶体管(M20)的漏极，第二十PMOS晶体管(M20)和第二十一PMOS晶体管(M21)的源极接电源，第二十PMOS晶体管(M20)的漏极接第十四NMOS晶体管(M14)和第十九NMOS晶体管(M19)的漏极。

9、，第二十一PMOS晶体管(M21)的漏极接到第八NMOS晶体管(M8)、第十三NMOS晶体管(M13)和第二十二NMOS晶体管(M22)的漏极、第二十二NMOS晶体管(M22)和第二十三NMOS晶体管(M23)的栅极都接到第二十二NMOS晶体管(M22)的漏极，第二十二NMOS晶体管(M22)和第二十三NMOS晶体管(M23)的源极都接地，第二十三NMOS晶体管(M23)的漏极接负载电阻(R1)和第二十四PMOS晶体管(M24)的漏极；在输出端钳位电路中，负载电阻(R1)一端接电源，另一端接第二十三NMOS晶体管(M23)和第二十四PMOS晶体管(M24)的漏极，第二十四PMOS晶体管(M24。

10、)的源极接电源，第二十四PMOS晶体管(M24)的栅极接运算放大器(OP)的输出；运算放大器(OP)的正极接输出偏置电位提供电路Replica的输出端，运算放大器(OP)的负极接参考电压。2.根据权利要求1所述的接收信号强度检测电路，其特征在于：所述运算放大器(OP)包括第二十五PMOS晶体管(M25)、第二十六PMOS晶体管(M26)、第二十七NMOS晶体管(M27)、第二十八NMOS晶体管(M27)、第二十九NMOS晶体管(M29)；第二十五PMOS晶体管(M25)和第二十六PMOS晶体管(M26)的源级接电源，第二十五PMOS晶体管(M25)和第二十六PMOS晶体管(M26)的栅极接第二。

11、十五PMOS晶体管(M25)的漏极，第二十五PMOS晶体管(M25)的漏极接第二十七PMOS晶体管(M27)的漏极，第二十六PMOS晶体管(M26)的漏极和第二十八NMOS晶体管(M28)的漏极接运算放大器(OP)的输出端，第二十七NMOS晶体管(M27)和第二十八NMOS晶体管(M28)的源极接第二十九NMOS晶体管(M29)的漏极，第二十九NMOS晶体管(M29)的栅极接偏置BIAS，第二十九NMOS晶体管(M29)的源极接地。权利要求书CN 101969351 A 1/5页4一种接收信号强度检测电路技术领域0001 本发明涉及一种接收信号强度检测电路(Receive Signal。

12、 Strength Indicator，简称RSSI)。背景技术0002 在无线收发机结构中，接收信号强度检测电路的作用在于检测链路中信号的强度，将检测结果输出到模拟/数字转换器(A/D)、基带处理电路，进而产生控制信号，调整链路中相关模块(如低噪声放大器、功率放大器、PGA等)的工作状态，确保系统能够正常的工作。0003 接收信号强度检测电路的主要指标包括监测信号的动态范围、对链路的影响、线性、稳定性。监测信号动态范围应该尽可能的大，覆盖链路中信号的整个变化范围。对链路影响应该小，不影响链路的正常工作。具有优良的线性，避免产生检测误差。具有好的稳定性，避免电路工作状态受外界环境的影响，如温度。

13、。0004 一般的接收信号强度检测电路可以根据信号检测模式分类，包括峰值检测、RMS检测和功率检测。峰值检测是指对接收信号的峰值进行检测。RMS检测是指对信号的均方根值进行检测。功率检测是指对信号的功率(即dBm值)进行检测。0005 基于对数放大器的接收信号强度检测电路是针对信号的功率检测，主要是根据dBm值计算公式：0006 0007 由公式可见，dBm值与信号幅度呈对数关系，所以可以利用对数放大器实现接收信号强度检测电路。0008 传统的基于对数放大器的接收信号强度检测电路，如参考文献A CMOS Logarithmic IF Amplifier with Unbalanced Sour。

14、ce-Coupled Pairs所介绍，采用非平衡的源级耦合对、交叉耦合的输入级和平行连接的输出级。非平衡的源级耦合对中的晶体管采用两种不同尺寸(和K)，根据K值的不同，得到不同的输入输出关系曲线。对数放大器的输入输出关系在输入信号的一定范围内呈现对数关系，这个范围即接收信号强度检测电路的工作范围。0009 实际应用时可以将多组不同尺寸()的非平衡的源级耦合对并联，扩展接收信号强度检测电路的检测范围。发明内容0010 发明目的：为了克服现有技术中存在的不足，本发明提供一种宽动态范围、线性度优良、稳定性好的的新型接收信号强度检测电路。0011 技术方案：为实现上述目的，本发明采用的技术方案为：说。

15、明书CN 101969351 A 2/5页50012 一种接收信号强度检测电路，采用非平衡源级交叉耦合对、局部正反馈负载和输出端钳位电路三部分级联，在检测范围内，使输入信号强度(dBm)和输出直流电平(V)之间实现线性关系。该接收信号强度检测电路主要包括非平衡源级交叉耦合对电路、局部正反馈负载电路和输出端钳位电路三部分：0013 所述非平衡源级交叉耦合对电路包括第一PMOS晶体管、第二PMOS晶体管、第三PMOS晶体管、第四PMOS晶体管、第五PMOS晶体管、第六PMOS晶体管、第七PMOS晶体管；0014 所述局部正反馈负载电路包括第八NMOS晶体管、第九NMOS晶体管、第十NMOS晶体。

16、管、第十一NMOS晶体管、第十二NMOS晶体管、第十三NMOS晶体管、第十四NMOS晶体管、第十五NMOS晶体管、第十六NMOS晶体管、第十七NMOS晶体管、第十八NMOS晶体管、第十九NMOS晶体管、第二十PMOS晶体管、第二十一PMOS晶体管、第二十二NMOS晶体管、第二十三NMOS晶体管；0015 所述输出端钳位电路包括负载电阻、第二十四PMOS晶体管、运算放大器和实现对非平衡源级交叉耦合对电路以及局部正反馈负载电路的复制的输出偏置电位提供电路Replica；0016 在非平衡源级交叉耦合对电路中，第一PMOS晶体管和第二PMOS晶体管的栅极接射频输入信号的正级，第三PMOS晶体管和第四。

17、PMOS晶体管的栅极接射频输入信号的负级；第一PMOS晶体管和第二PMOS晶体管的源级接第五PMOS晶体管的漏极，第三PMOS晶体管和第四PMOS晶体管的源级接第六PMOS晶体管的漏极；第五PMOS晶体管、第六PMOS晶体管、第七PMOS晶体管组成电流镜结构，构成提供偏置电流的偏置电路；0017 在局部正反馈负载电路中，第八NMOS晶体管和第九NMOS晶体管的栅极接第九NMOS晶体管的漏极，第八NMOS晶体管的漏极接第二十一NMOS晶体管的漏极，第九NMOS晶体管和第十NMOS晶体管的漏极接第一PMOS晶体管的漏极，第十NMOS晶体管的栅极接第十二NMOS晶体管的漏极，第十一NMOS晶体管的栅。

18、极接第十NMOS晶体管的漏极，第十二NMOS晶体管和第十三NMOS晶体管的栅极都接第十二NMOS晶体管漏极，第十三NMOS晶体管的漏极接第二十一NMOS晶体管的漏极，第十二NMOS晶体管的漏极接第三PMOS晶体管的漏极；0018 第十四NMOS晶体管和第十五NMOS晶体管的栅极接第十五NMOS晶体管漏极，第十四NMOS晶体管的漏极接第二十NMOS晶体管的漏极，第十五NMOS晶体管和第十六NMOS晶体管的漏极接第二PMOS晶体管的漏极，第十六NMOS晶体管的栅极接第十八NMOS晶体管的漏极，第十七NMOS晶体管的栅极接第十五NMOS晶体管的漏极，第十八NMOS晶体管和第十九NMOS晶体管的栅极都。

19、接第十八NMOS晶体管漏极，第十九NMOS晶体管的漏极接第二十NMOS晶体管的漏极，第十八NMOS晶体管的漏极接第四PMOS晶体管的漏极；0019 第八NMOS晶体管、第九NMOS晶体管、第十NMOS晶体管、第十一NMOS晶体管、第十二NMOS晶体管、第十三NMOS晶体管、第十四NMOS晶体管、第十五NMOS晶体管、第十六NMOS晶体管第十七NMOS晶体管和第十八NMOS晶体管的源极接地；0020 第二十PMOS晶体管和第二十一PMOS晶体管的栅极都接到第二十PMOS晶体管的漏极，第二十PMOS晶体管和第二十一PMOS晶体管的源极接电源，第二十PMOS晶体管的漏极接第十四NMOS晶体管和第十九。

20、NMOS晶体管的漏极，第二十一PMOS晶体管的漏极接到第八NMOS晶体管、第十三NMOS晶体管和第二十二NMOS晶体管的漏极、第二十二NMOS晶体说明书CN 101969351 A 3/5页6管和第二十三NMOS晶体管的栅极都接到第二十二NMOS晶体管的漏极，第二十二NMOS晶体管和第二十三NMOS晶体管的源极都接地，第二十三NMOS晶体管的漏极接负载电阻和第二十四PMOS晶体管的漏极；0021 在输出端钳位电路中，负载电阻一端接电源，另一端接第二十三NMOS晶体管和第二十四PMOS晶体管的漏极，第二十四PMOS晶体管的源极接电源，第二十四PMOS晶体管的栅极接运算放大器的输出；运算放大器。

21、的正极接输出偏置电位提供电路Replica，运算放大器的负极接参考电压。0022 所述运算放大器包括第二十五PMOS晶体管、第二十六PMOS晶体管、第二十七NMOS晶体管、第二十八NMOS晶体管、第二十九NMOS晶体管；第二十五PMOS晶体管和第二十六PMOS晶体管的源级接电源，第二十五PMOS晶体管和第二十六PMOS晶体管的栅极接第二十五PMOS晶体管的漏极，第二十五PMOS晶体管的漏极接第二十七PMOS晶体管的漏极，第二十六PMOS晶体管的漏极和第二十八NMOS晶体管的漏极接运算放大器的输出端，第二十七NMOS晶体管和第二十八NMOS晶体管的源极接第二十九NMOS晶体管的漏极，第二十九NM。

22、OS晶体管的栅极接偏置BIAS，第二十九NMOS晶体管的源极接地。0023 有益效果：本发明提供的接收信号强度检测电路，主体电路由非平衡源级交叉耦合对、局部正反馈负载和输出端钳位电路三部分级联构成。有效扩展检测信号范围，提供优良的线性度和稳定性，提高信号检测的灵敏度和精度。附图说明0024 图1为本发明的结构示意图；0025 图2a和图2b为本发明的电路原理示意图；0026 图3为运算放大器的电路原理示意图；0027 图4为传统的机遇对数放大器的接收信号强度检测电路原理示意图；0028 图5为本发明提供的接收信号强度检测电路对输入信号强度检测的效果图。具体实施方式0029 下面结合附图对本发明。

23、作更进一步的说明。0030 如图1所示为本发明提供的接收信号强度检测电路的结构示意图，图1中的Vout，cm是由Replica模块电路产生的；Replica模块电路与图2a和图2b所示的结构相同，只是输入端没有加入待检测的信号(只输入偏置电压)，这样在输出端产生钳位电平。0031 图2a和图2b为所述检测电路的电路原理示意图，在图2a和图2b中，图2a中的L1和图2b中的L1是连接在一起的，图2a中的L2和图2b中的L2是连接在一起的。该接收信号强度检测电路包括非平衡源级交叉耦合对电路、局部正反馈负载电路和输出端钳位电路：0032 所述非平衡源级交叉耦合对电路包括第一PMOS晶体管M1、第二P。

24、MOS晶体管M2、第三PMOS晶体管M3、第四PMOS晶体管M4、第五PMOS晶体管M5、第六PMOS晶体管M6、第七PMOS晶体管M7；0033 所述局部正反馈负载电路包括第八NMOS晶体管M8、第九NMOS晶体管M9、第十NMOS晶体管M10、第十一NMOS晶体管M11、第十二NMOS晶体管M12、第十三NMOS晶体管M13、说明书CN 101969351 A 4/5页7第十四NMOS晶体管M14、第十五NMOS晶体管M15、第十六NMOS晶体管M16、第十七NMOS晶体管M17、第十八NMOS晶体管M18、第十九NMOS晶体管M19、第二十PMOS晶体管M20、第二十一PMOS晶体管。

25、M21、第二十二NMOS晶体管M22、第二十三NMOS晶体管M23；0034 所述输出端钳位电路包括负载电阻R1、第二十四PMOS晶体管M24、运算放大器OP和实现对非平衡源级交叉耦合对电路以及局部正反馈负载电路的复制的输出偏置电位提供电路Replica；0035 在非平衡源级交叉耦合对电路中，第一PMOS晶体管M1和第二PMOS晶体管M2的栅极接射频输入信号的正级，第三PMOS晶体管M3和第四PMOS晶体管M4的栅极接射频输入信号的负级；第一PMOS晶体管M1和第二PMOS晶体管M2的源级接第五PMOS晶体管M5的漏极，第三PMOS晶体管M3和第四PMOS晶体管M4的源级接第六PMOS晶体管。

26、M6的漏极；第五PMOS晶体管M5、第六PMOS晶体管M6、第七PMOS晶体管M7组成电流镜结构，构成提供偏置电流的偏置电路；0036 在局部正反馈负载电路中，第八NMOS晶体管M8和第九NMOS晶体管M9的栅极接第九NMOS晶体管M9的漏极，第八NMOS晶体管M8的漏极接第二十一NMOS晶体管M21的漏极L1处，第九NMOS晶体管M9和第十NMOS晶体管M10的漏极接第一PMOS晶体管M1的漏极，第十NMOS晶体管M10的栅极接第十二NMOS晶体管M12的漏极，第十一NMOS晶体管M11的栅极接第十NMOS晶体管M10的漏极，第十二NMOS晶体管M12和第十三NMOS晶体管M13的栅极都接第。

27、十二NMOS晶体管M12漏极，第十三NMOS晶体管M13的漏极接第二十一NMOS晶体管M21的漏极L1处，第十二NMOS晶体管M12的漏极接第三PMOS晶体管M3的漏极；0037 第十四NMOS晶体管M14和第十五NMOS晶体管M15的栅极接第十五NMOS晶体管M15漏极，第十四NMOS晶体管M14的漏极接第二十NMOS晶体管M20的漏极L2处，第十五NMOS晶体管M15和第十六NMOS晶体管M16的漏极接第二PMOS晶体管M2的漏极，第十六NMOS晶体管M16的栅极接第十八NMOS晶体管M18的漏极，第十七NMOS晶体管M17的栅极接第十五NMOS晶体管M15的漏极，第十八NMOS晶体管M1。

28、8和第十九NMOS晶体管M19的栅极都接第十八NMOS晶体管M18漏极，第十九NMOS晶体管M19的漏极接第二十NMOS晶体管M20的漏极L2处，第十八NMOS晶体管M12的漏极接第四PMOS晶体管M4的漏极；0038 第八NMOS晶体管M8、第九NMOS晶体管M9、第十NMOS晶体管M10、第十一NMOS晶体管M11、第十二NMOS晶体管M12、第十三NMOS晶体管M13、第十四NMOS晶体管M14、第十五NMOS晶体管M15、第十六NMOS晶体管M16第十七NMOS晶体管M17和第十八NMOS晶体管M18的源极接地；0039 第二十PMOS晶体管M20和第二十一PMOS晶体管M21的栅极都。

29、接到第二十PMOS晶体管M20的漏极，第二十PMOS晶体管M20和第二十一PMOS晶体管M21的源极接电源，第二十PMOS晶体管M20的漏极接第十四NMOS晶体管M14和第十九NMOS晶体管M19的漏极，第二十一PMOS晶体管M21的漏极接到第八NMOS晶体管M8、第十三NMOS晶体管M13和第二十二NMOS晶体管M22的漏极、第二十二NMOS晶体管M22和第二十三NMOS晶体管M23的栅极都接到第二十二NMOS晶体管M22的漏极，第二十二NMOS晶体管M22和第二十三NMOS晶体管M23的源极都接地，第二十三NMOS晶体管M23的漏极接负载电阻R1和第二十四PMOS晶体管M24的漏极；004。

30、0 在输出端钳位电路中，负载电阻R1一端接电源，另一端接第二十三NMOS晶体管说明书CN 101969351 A 5/5页8M23和第二十四PMOS晶体管M24的漏极，第二十四PMOS晶体管M24的源极接电源，第二十四PMOS晶体管M24的栅极接运算放大器OP的输出；运算放大器OP的正极接输出偏置电位提供电路Replica，运算放大器OP的负极接参考电压Vref；0041 所述运算放大器OP的电路原理图如图3所示，包括第二十五PMOS晶体管M25、第二十六PMOS晶体管M26、第二十七NMOS晶体管M27、第二十八NMOS晶体管M27、第二十九NMOS晶体管M29；第二十五PMOS晶体管M。

31、25和第二十六PMOS晶体管M26的源级接电源，第二十五PMOS晶体管M25和第二十六PMOS晶体管M26的栅极接第二十五PMOS晶体管M25的漏极，第二十五PMOS晶体管M25的漏极接第二十七PMOS晶体管M27的漏极，第二十六PMOS晶体管M26的漏极和第二十八NMOS晶体管M28的漏极接运算放大器OP的输出端OUT1，第二十七NMOS晶体管M27和第二十八NMOS晶体管M28的源极接第二十九NMOS晶体管M29的漏极，第二十九NMOS晶体管M29的栅极接偏置BIAS，第二十九NMOS晶体管M29的源极接地。0042 传统的基于对数放大器的接收信号强度检测电路原理十分直观，如图4所示，采用。

32、非平衡的源级耦合对、交叉耦合的输入级和平行连接的输出级。非平衡的源级耦合对中的晶体管采用两种不同尺寸(和K)，根据K值的不同，得到不同的输入输出关系曲线。对数放大器的输入输出关系在输入信号的一定范围内呈现对数关系，这个范围即接收信号强度检测电路的工作范围。传统的基于对数放大器的接收信号强度检测电路存在稳定性较差、较小的动态范围、较差的线性度的不足。因此，本专利改进了传统的设计，增加附加电路模块，力图克服上述缺陷。0043 本发明中局部正反馈负载电路提供局部的正反馈环路，在不增加电路偏置电流的前提下，提高电路的跨导。较大的电路跨导可以有效地增加电路可处理的信号范围，增强处理小强度信号的能力。一般。

33、情况下，通过增加电路的偏置电流来增强跨导，这样将会导致功耗的增加。在深亚微米工艺条件下，电路设计对功耗的要求越来越严格。因此，需要尽可能的避免通过牺牲功耗来增加跨导。采用局部正反馈负载，有效地解决了在跨导和功耗之间的折中，增加了电路的等效跨导。此外，采用本发明的局部正反馈结构，可以避免出现振荡，保证环路的稳定性。0044 本发明中输出端钳位电路的目的主要实现两方面功能，首先通过增加一条分流支路，第二十四PMOS晶体管M24和负载电阻R1并联，实现更好的线性度。其次，反馈环路可以实现对输出端电位的钳位功能，避免外界环境的影响，提高稳定性。0045 反馈环路的参考电压是由模块Replica提供的，。

34、该模块模拟核心电路在无信号输入时的工作状态，产生输出共模电平。0046 使用时，同样可以将多组不同尺寸()的非平衡的源级交叉耦合对并联，并采用局部正反馈负载、输出端钳位电路，扩展接收信号强度检测电路的检测范围。0047 图5是本专利提出的新型基于对数放大器的接收信号强度检测电路在0.18umCMOS工艺条件下的仿真结果，根据图中曲线可以得出在-20dBm-0dBm的范围内，电路具有良好的线性传输特性。0048 以上所述仅是本发明的优选实施方式，应当指出：对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。说明书CN 101969351 A 1/3页9图1图2a说明书附图CN 101969351 A 2/3页10图2b图3图4说明书附图。

展开阅读全文