比较器及包含该比较器的D类音频功率放大器.pdf

本发明公开了一种比较器及包含该比较器的D类音频功率放大器。所述比较器包括：输入电路，用于接收差分信号，产生放大输出信号；迟滞调节电路，用于设置迟滞窗口，调节所述输入电路的输出信号；输出电路，用于接收所述输入电路的输出信号，产生宽摆幅输出信号。本发明提供一种输入电压范围为电源电压到接地电压大范围内正常工作的比较器，通过迟滞调节电路的调节，可以精确的设置迟滞窗口，从而很好的抑制噪声，输出电路不仅响应快，而且具有输出摆幅大的特点。

1.  一种比较器，其特征在于，包括：
输入电路，用于接收差分信号，产生放大输出信号；
迟滞调节电路，用于设置迟滞窗口，调节所述输入电路的输出信号；
输出电路，用于接收所述输入电路的输出信号，产生宽摆幅输出信号。

2.  根据权利要求1所述的比较器，其特征在于：
所述输入电路被配置成互补的差分对形式，其共模输入电压范围从电源电压到接地电压。

3.  根据权利要求2所述的比较器，其特征在于：
所述输入电路包括一对第一导电类型的差动晶体管、一对第二导电类型的差动晶体管；
所述一对第一导电类型的差动晶体管和所述一对第二导电类型的差动晶体管互补，对所述差分信号进行采样。

4.  根据权利要求3所述的比较器，其特征在于：
所述输入电路包括第一NMOS晶体管、第二NMOS晶体管、第三PMOS晶体管、第四PMOS晶体管、第一电流源和第二电流源，所述一对第一导电类型的差动晶体管由所述第一NMOS晶体管和所述第二NMOS晶体管组成，所述一对第二导电类型的差动晶体管由所述第三PMOS晶体管和所述第四PMOS晶体管组成；
所述第一NMOS晶体管的栅极和所述第四PMOS晶体管的栅极连接作为所述输入电路的第一输入端子，所述第二NMOS晶体管的栅极和所述第三PMOS晶体管的栅极连接作为所述输入电路的第二输入端子，所述输入电路通过所述第一输入端子和所述第二输入端子接收所述差分信号；
所述第一NMOS晶体管的源极和所述第二NMOS晶体管的源极与所述第二电流源的正极连接，所述第三PMOS晶体管的源极和所述第四PMOS晶体管的源极与所述第一电流源的负极连接，所述第二电流源的负极接接地电压，所述第一电流源的正极接电源电压；
所述第一NMOS晶体管的漏极作为第一输出端子，所述第二NMOS晶体管的漏极作为第二输出端子，所述第四PMOS晶体管的漏极作为第三输出端子，所述第三PMOS晶体管的漏极作为第四输出端子。

5.  根据权利要求4所述的比较器，其特征在于：
所述迟滞调节电路包括第五PMOS晶体管、第六PMOS晶体管、第七PMOS晶体管、第八PMOS晶体管、第九PMOS晶体管、第十PMOS晶体管、第十一NMOS晶体管、第十二NMOS晶体管、第十三NMOS晶体管、第十四NMOS晶体管、第十五NMOS晶体管和第十六NMOS晶体管；
所述第五PMOS晶体管的栅极和漏极短接后接所述第二输出端子，所述第六PMOS晶体管的栅极、所述第七PMOS晶体管的漏极、所述第八PMOS晶体管的栅极、所述第十一NMOS晶体管的漏极连接到所述第五PMOS晶体管的漏极；
所述第十PMOS晶体管的栅极和漏极短接后接所述第一输出端子，所述第九PMOS晶体管的栅极、所述第八PMOS晶体管的漏极、所述第七PMOS晶体管的栅极、所述第十六NMOS晶体管的漏极连接到所述第十PMOS晶体管的漏极；
所述第十二NMOS晶体管的栅极和漏极短接后接所述第三输出端子，所述第十一NMOS晶体管的栅极、所述第十三NMOS晶体管的漏极、所述第十四NMOS晶体管的栅极连接到所述第十二NMOS晶体管的漏极；
所述第十五NMOS晶体管的栅极和漏极短接后接所述第四输出端子，所述第十六NMOS晶体管的栅极、所述第十四NMOS晶体管的漏极、所述第十三NMOS晶体管的栅极连接到所述第十五NMOS晶体管的漏极；
所述第十一NMOS晶体管的源极、所述第十二NMOS晶体管的源极、所述第十三NMOS晶体管的源极、所述第十四NMOS晶体管的源极、所述第十五NMOS晶体管的源极、所述第十六NMOS晶体管的源极分别连接接地电压；
所述第五PMOS晶体管的源极、所述第六PMOS晶体管的源极、所述第七PMOS晶体管的源极、所述第八PMOS晶体管的源极、所述第九PMOS晶体管的源极、所述第十PMOS晶体管的源极分别连接电源电压。

6.  根据权利要求5所述的比较器，其特征在于：
所述第七PMOS晶体管和所述第八PMOS晶体管的宽长比相同，所述第五PMOS晶体管和所述第九PMOS晶体管的宽长比相同，所述第十二NMOS晶体管和所述第十五NMOS晶体管的宽长比相同，所述第十三NMOS晶体管和所述第十四NMOS晶体管的宽长比相同，通过所述晶体管尺寸的对称形成对称的迟滞窗口。

7.  根据权利要求6所述的比较器，其特征在于：
所述输出电路包括第十七NMOS晶体管、第十八NMOS晶体管、第十九PMOS晶体管和第二十PMOS晶体管；
所述第十九PMOS晶体管的栅极和漏极短接，所述第十七NMOS晶体管的漏极连接所述第十九PMOS晶体管的漏极，所述第二十PMOS晶体管的栅极连接所述第十九PMOS晶体管的栅极，所述第二十PMOS晶体管的漏极连接所述第十八NMOS晶体管的漏极作为所述输出电路的输出端子，用于输出宽摆幅输出信号，所述第十九PMOS晶体管的源极接电源，所述第二十PMOS晶体管的源极接电源，所述第十七NMOS晶体管的源极接地，所述第十八NMOS晶体管的源极接地，所述第十七NMOS晶体管的栅极接所述第三输出端子，所述第十八NMOS晶体管的栅极接所述第四输出端子。

8.  一种D类音频功率放大器，其特征在于，包括比较器，所述比较器包括：
输入电路，用于接收差分信号，产生放大输出信号；
迟滞调节电路，用于设置迟滞窗口，调节所述输入电路的输出；
输出电路，用于接收所述输入电路的输出信号，产生宽摆幅输出信号。

9.  根据权利要求8所述的D类音频功率放大器，其特征在于：
所述输入电路被配置成互补的差分对形式，其共模输入电压范围从电源电压到接地电压。

10.  根据权利要求9所述的D类音频功率放大器，其特征在于：
所述输入电路包括一对第一导电类型的差动晶体管、一对第二导电类型的差动晶体管；
所述一对第一导电类型的差动晶体管和所述一对第二导电类型的差动晶体管互补，对所述差分信号进行采样。

11.  根据权利要求10所述的D类音频功率放大器，其特征在于：
所述输入电路包括第一NMOS晶体管、第二NMOS晶体管、第三PMOS晶体管、第四PMOS晶体管、第一电流源和第二电流源，所述一对第一导电类型的差动晶体管由所述第一NMOS晶体管和所述第二NMOS晶体管组成，所述一对第二导电类型的差动晶体管由所述第三PMOS晶体管和所述第四PMOS晶体管组成；
所述第一NMOS晶体管的栅极和所述第四PMOS晶体管的栅极连接作为所述输入电路的第一输入端子，所述第二NMOS晶体管的栅极和所述第三PMOS晶体管的栅极连接作为所述输入电路的第二输入端子，所述输入电路通过所述第一输入端子和所述第二输入端子接收所述差分信号；
所述第一NMOS晶体管的源极和所述第二NMOS晶体管的源极与所述第二电流源的正极连接，所述第三PMOS晶体管的源极和所述第四PMOS晶体管的源极与所述第一电流源的负极连接，所述第二电流源的负极接接地电压，所述第一电流源的正极接电源电压；
所述第一NMOS晶体管的漏极作为第一输出端子，所述第二NMOS晶体管的漏极作为第二输出端子，所述第四PMOS晶体管的漏极作为第三输出端子，所述第三PMOS晶体管的漏极作为第四输出端子。

12.  根据权利要求11所述的D类音频功率放大器，其特征在于：
所述迟滞调节电路包括第五PMOS晶体管、第六PMOS晶体管、第七PMOS晶体管、第八PMOS晶体管、第九PMOS晶体管、第十PMOS晶体管、第十一NMOS晶体管、第十二NMOS晶体管、第十三NMOS晶体管、第十四NMOS晶体管、第十五NMOS晶体管和第十六NMOS晶体管；
所述第五PMOS晶体管的栅极和漏极短接后接所述第二输出端子，所述第六PMOS晶体管的栅极、所述第七PMOS晶体管的漏极、所述第八PMOS晶体管的栅极、所述第十一NMOS晶体管的漏极连接到所述第五PMOS晶体管的漏极；
所述第十PMOS晶体管的栅极和漏极短接后接所述第一输出端子，所述第九PMOS晶体管的栅极、所述第八PMOS晶体管的漏极、所述第七PMOS晶体管的栅极、所述第十六NMOS晶体管的漏极连接到所述第十PMOS晶体管的漏极；
所述第十二NMOS晶体管的栅极和漏极短接后接所述第三输出端子，所述第十一NMOS晶体管的栅极、所述第十三NMOS晶体管的漏极、所述第十四NMOS晶体管的栅极连接到所述第十二NMOS晶体管的漏极；
所述第十五NMOS晶体管的栅极和漏极短接后接所述第四输出端子，所述第十六NMOS晶体管的栅极、所述第十四NMOS晶体管的漏极、所述第十三NMOS晶体管的栅极连接到所述第十五NMOS晶体管的漏极；
所述第十一NMOS晶体管的源极、所述第十二NMOS晶体管的源极、所述第十三NMOS晶体管的源极、所述第十四NMOS晶体管的源极、所述第十五NMOS晶体管的源极、所述第十六NMOS晶体管的源极分别连接接地电压；
所述第五PMOS晶体管的源极、所述第六PMOS晶体管的源极、所述第七PMOS晶体管的源极、所述第八PMOS晶体管的源极、所述第九PMOS晶体管的源极、所述第十PMOS晶体管的源极分别连接电源电压。

13.  根据权利要求12所述的D类音频功率放大器，其特征在于：
所述第七PMOS晶体管和所述第八PMOS晶体管的宽长比相同，所述第五PMOS晶体管和所述第九PMOS晶体管的宽长比相同，所述第十二NMOS晶体管和所述第十五NMOS晶体管的宽长比相同，所述第十三NMOS晶体管和所述第十四NMOS晶体管的宽长比相同，通过所述晶体管尺寸的对称形成对称的迟滞窗口。

14.  根据权利要求13所述的D类音频功率放大器，其特征在于：
所述输出电路包括第十七NMOS晶体管、第十八NMOS晶体管、第十九PMOS晶体管和第二十PMOS晶体管；
所述第十九PMOS晶体管的栅极和漏极短接，所述第十七NMOS晶体管的漏极连接所述第十九PMOS晶体管的漏极，所述第二十PMOS晶体管的栅极连接所述第十九PMOS晶体管的栅极，所述第二十PMOS晶体管的漏极连接所述第十八NMOS晶体管的漏极作为所述输出电路的输出端子，用于输出宽摆幅输出信号，所述第十九PMOS晶体管的源极接电源，所述第二十PMOS晶体管的源极接电源，所述第十七NMOS晶体管的源极接地，所述第十八NMOS晶体管的源极接地，所述第十七NMOS晶体管的栅极接所述第三输出端子，所述第十八NMOS晶体管的栅极接所述第四输出端子。

比较器及包含该比较器的D类音频功率放大器
技术领域
本发明主要涉及模拟集成电路领域，特别涉及一种宽共模输入迟滞电压比较器及包含该比较器的D类音频功率放大器。
背景技术
传统的A类、B类或AB类音频放大器直接对模拟信号进行放大，放大器必须工作在线性放大区。虽然AB类音频放大器具有较高的保真度，但功率耗损很大，转换效率小于50％，已经不符合绿色节能的需要。D类放大器与之相比则具有巨大的优势，其工作在开关状态的特性，使它的理论效率能达到100％，实际情况中也在80％以上，从而大大减小了功率耗损，同时也减小了芯片和PCB(Printed Circuit Board，印刷电路板)所占的面积，在当今电子行业所追求的体积小、功耗低、效率高的大趋势下具有广阔的应用前景。
在D类音频功率放大器中，通过将音频信号与高频固定频率信号比较，结果数字音频信号被转换成了PWM(Pulse Width Modulation，脉宽调制)信号，形成的PWM信号是可变脉宽的固定载波频率(通常在几百kHz)，然后由功率MOSFET对PWM信号进行放大，放大后的PWM信号再通过LC低通滤波器去掉载频，恢复出原始基带音频信号去驱动扬声器。
采用PWM模式的D类音频功率放大器的核心单元电路为PWM比较器，因为PWM比较器的性能直接影响到D类音频功率放大器的输出性能。所以一款适合D类音频功率放大器的PWM比较器是相当重要的，然而作为D类音频功率放大器的PWM比较器有其独特的性能要求，主要表现在：共模输入范围要宽，增益高，响应快，输出摆幅大，并且要有高的抑制噪声的能力。
现有的各类比较器中，多数采用单一的差分输入模式，并不具备大的共模输入范围。
图2是现有的一种比较器的结构电路图。该比较器包括：一对N沟道的差动MOS晶体管MN211、MN22，连接成电流镜的一对P沟道型MOS晶体管MP23、MP24和电流源I25。该结构中，使用一对N沟道差动MOS晶体管MN21，MN22作为输入，MN21的栅极相当于正输入端子205，MN22的栅极相当于负输入端子206，MP24和MN22的连接节点相当于正输出端子207，MP23和MN21的连接节点相当于负输出端子208，其共模电平为V_SS+V_DS+V_GS＜V_CM＜V_DD。
图3是现有的另一种比较器的结构电路图。该比较器包括：一对P沟道的差动MOS晶体管MP33、MP34，连接的电流镜的一对N沟道型MOS晶体管MN31，MN32和恒定电流源135。该结构中，使用一对P沟道差动MOS晶体管MP33，MP34作为输入，MP33的栅极相当于正输入端子309，MP34的栅极相当于负输入端子311，MP34和MN32的连接节点相当于正输出端子312，MP33和MN31的连接节点相当于负输出端子310。其共模电平为V_SS＜V_CM＜V_DD-|V_DS|-|V_GS|。
上述比较器正常工作时，共模输入被限制在V_SS+V_DS+V_GS＜V_CM＜V_DD或V_SS＜V_CM＜V_DD-|V_DS|-|V_GS|，并不能满足PWM比较器宽共模输入的要求。同时输出摆幅和噪声也是限制其作为PWM比较器的主要原因，因而上述比较器并不能满足D类音频功率放大器中PWM比较器的要求。
发明内容
本发明提出一种比较器及包含该比较器的D类音频功率放大器，不仅能在宽的共模电平下工作，而且具有高增益、抑制噪声能力强、功耗低的特点。
本发明实施例的技术方案是这样实现的：
一种比较器，包括：
输入电路，用于接收差分信号，产生放大输出信号；
迟滞调节电路，用于设置迟滞窗口，调节所述输入电路的输出信号；
输出电路，用于接收所述输入电路的输出信号，产生宽摆幅输出信号。
优选的，所述输入电路被配置成互补的差分对形式，其共模输入电压范围从电源电压到接地电压。
优选的，所述输入电路包括一对第一导电类型的差动晶体管、一对第二导电类型的差动晶体管；
所述一对第一导电类型的差动晶体管和所述一对第二导电类型的差动晶体管互补，对所述差分信号进行采样。
优选的，所述输入电路包括第一NMOS晶体管、第二NMOS晶体管、第三PMOS晶体管、第四PMOS晶体管、第一电流源和第二电流源，所述一对第一导电类型的差动晶体管由所述第一NMOS晶体管和所述第二NMOS晶体管组成，所述一对第二导电类型的差动晶体管由所述第三PMOS晶体管和所述第四PMOS晶体管组成；
所述第一NMOS晶体管的栅极和所述第四PMOS晶体管的栅极连接作为所述输入电路的第一输入端子，所述第二NMOS晶体管的栅极和所述第三PMOS晶体管的栅极连接作为所述输入电路的第二输入端子，所述输入电路通过所述第一输入端子和所述第二输入端子接收所述差分信号；
所述第一NMOS晶体管的源极和所述第二NMOS晶体管的源极与所述第二电流源的正极连接，所述第三PMOS晶体管的源极和所述第四PMOS晶体管的源极与所述第一电流源的负极连接，所述第二电流源的负极接接地电压，所述第一电流源的正极接电源电压；
所述第一NMOS晶体管的漏极作为第一输出端子，所述第二NMOS晶体管的漏极作为第二输出端子，所述第四PMOS晶体管的漏极作为第三输出端子，所述第三PMOS晶体管的漏极作为第四输出端子。
优选的，所述迟滞调节电路包括第五PMOS晶体管、第六PMOS晶体管、第七PMOS晶体管、第八PMOS晶体管、第九PMOS晶体管、第十PMOS晶体管、第十一NMOS晶体管、第十二NMOS晶体管、第十三NMOS晶体管、第十四NMOS晶体管、第十五NMOS晶体管和第十六NMOS晶体管；
所述第五PMOS晶体管的栅极和漏极短接后接所述第二输出端子，所述第六PMOS晶体管的栅极、所述第七PMOS晶体管的漏极、所述第八PMOS晶体管的栅极、所述第十一NMOS晶体管的漏极连接到所述第五PMOS晶体管的漏极；
所述第十PMOS晶体管的栅极和漏极短接后接所述第一输出端子，所述第九PMOS晶体管的栅极、所述第八PMOS晶体管的漏极、所述第七PMOS晶体管的栅极、所述第十六NMOS晶体管的漏极连接到所述第十PMOS晶体管的漏极；
所述第十二NMOS晶体管的栅极和漏极短接后接所述第三输出端子，所述第十一NMOS晶体管的栅极、所述第十三NMOS晶体管的漏极、所述第十四NMOS晶体管的栅极连接到所述第十二NMOS晶体管的漏极；
所述第十五NMOS晶体管的栅极和漏极短接后接所述第四输出端子，所述第十六NMOS晶体管的栅极、所述第十四NMOS晶体管的漏极、所述第十三NMOS晶体管的栅极连接到所述第十五NMOS晶体管的漏极；
所述第十一NMOS晶体管的源极、所述第十二NMOS晶体管的源极、所述第十三NMOS晶体管的源极、所述第十四NMOS晶体管的源极、所述第十五NMOS晶体管的源极、所述第十六NMOS晶体管的源极分别连接接地电压；
所述第五PMOS晶体管的源极、所述第六PMOS晶体管的源极、所述第七PMOS晶体管的源极、所述第八PMOS晶体管的源极、所述第九PMOS晶体管的源极、所述第十PMOS晶体管的源极分别连接电源电压。
优选的，所述第七PMOS晶体管和所述第八PMOS晶体管的宽长比相同，所述第五PMOS晶体管和所述第九PMOS晶体管的宽长比相同，所述第十二NMOS晶体管和所述第十五NMOS晶体管的宽长比相同，所述第十三NMOS晶体管和所述第十四NMOS晶体管的宽长比相同，通过所述晶体管尺寸的对称形成对称的迟滞窗口。
优选的，所述输出电路包括第十七NMOS晶体管、第十八NMOS晶体管、第十九PMOS晶体管和第二十PMOS晶体管；
所述第十九PMOS晶体管的栅极和漏极短接，所述第十七NMOS晶体管的漏极连接所述第十九PMOS晶体管的漏极，所述第二十PMOS晶体管的栅极连接所述第十九PMOS晶体管的栅极，所述第二十PMOS晶体管的漏极连接所述第十八NMOS晶体管的漏极作为所述输出电路的输出端子，用于输出宽摆幅输出信号，所述第十九PMOS晶体管的源极接电源，所述第二十PMOS晶体管的源极接电源，所述第十七NMOS晶体管的源极接地，所述第十八NMOS晶体管的源极接地，所述第十七NMOS晶体管的栅极接所述第三输出端子，所述第十八NMOS晶体管的栅极接所述第四输出端子。
一种D类音频功率放大器，包括比较器，所述比较器包括：
输入电路，用于接收差分信号，产生放大输出信号；
迟滞调节电路，用于设置迟滞窗口，调节所述输入电路的输出；
输出电路，用于接收所述输入电路的输出信号，产生宽摆幅输出信号。
优选的，所述输入电路被配置成互补的差分对形式，其共模输入电压范围从电源电压到接地电压。
优选的，所述输入电路包括一对第一导电类型的差动晶体管、一对第二导电类型的差动晶体管；
所述一对第一导电类型的差动晶体管和所述一对第二导电类型的差动晶体管互补，对所述差分信号进行采样。
优选的，所述输入电路包括第一NMOS晶体管、第二NMOS晶体管、第三PMOS晶体管、第四PMOS晶体管、第一电流源和第二电流源，所述一对第一导电类型的差动晶体管由所述第一NMOS晶体管和所述第二NMOS晶体管组成，所述一对第二导电类型的差动晶体管由所述第三PMOS晶体管和所述第四PMOS晶体管组成；
所述第一NMOS晶体管的栅极和所述第四PMOS晶体管的栅极连接作为所述输入电路的第一输入端子，所述第二NMOS晶体管的栅极和所述第三PMOS晶体管的栅极连接作为所述输入电路的第二输入端子，所述输入电路通过所述第一输入端子和所述第二输入端子接收所述差分信号；
所述第一NMOS晶体管的源极和所述第二NMOS晶体管的源极与所述第二电流源的正极连接，所述第三PMOS晶体管的源极和所述第四PMOS晶体管的源极与所述第一电流源的负极连接，所述第二电流源的负极接接地电压，所述第一电流源的正极接电源电压；
所述第一NMOS晶体管的漏极作为第一输出端子，所述第二NMOS晶体管的漏极作为第二输出端子，所述第四PMOS晶体管的漏极作为第三输出端子，所述第三PMOS晶体管的漏极作为第四输出端子。
优选的，所述迟滞调节电路包括第五PMOS晶体管、第六PMOS晶体管、第七PMOS晶体管、第八PMOS晶体管、第九PMOS晶体管、第十PMOS晶体管、第十一NMOS晶体管、第十二NMOS晶体管、第十三NMOS晶体管、第十四NMOS晶体管、第十五NMOS晶体管和第十六NMOS晶体管；
所述第五PMOS晶体管的栅极和漏极短接后接所述第二输出端子，所述第六PMOS晶体管的栅极、所述第七PMOS晶体管的漏极、所述第八PMOS晶体管的栅极、所述第十一NMOS晶体管的漏极连接到所述第五PMOS晶体管的漏极；
所述第十PMOS晶体管的栅极和漏极短接后接所述第一输出端子，所述第九PMOS晶体管的栅极、所述第八PMOS晶体管的漏极、所述第七PMOS晶体管的栅极、所述第十六NMOS晶体管的漏极连接到所述第十PMOS晶体管的漏极；
所述第十二NMOS晶体管的栅极和漏极短接后接所述第三输出端子，所述第十一NMOS晶体管的栅极、所述第十三NMOS晶体管的漏极、所述第十四NMOS晶体管的栅极连接到所述第十二NMOS晶体管的漏极；
所述第十五NMOS晶体管的栅极和漏极短接后接所述第四输出端子，所述第十六NMOS晶体管的栅极、所述第十四NMOS晶体管的漏极、所述第十三NMOS晶体管的栅极连接到所述第十五NMOS晶体管的漏极；
所述第十一NMOS晶体管的源极、所述第十二NMOS晶体管的源极、所述第十三NMOS晶体管的源极、所述第十四NMOS晶体管的源极、所述第十五NMOS晶体管的源极、所述第十六NMOS晶体管的源极分别连接接地电压；
所述第五PMOS晶体管的源极、所述第六PMOS晶体管的源极、所述第七PMOS晶体管的源极、所述第八PMOS晶体管的源极、所述第九PMOS晶体管的源极、所述第十PMOS晶体管的源极分别连接电源电压。
优选的，所述第七PMOS晶体管和所述第八PMOS晶体管的宽长比相同，所述第五PMOS晶体管和所述第九PMOS晶体管的宽长比相同，所述第十二NMOS晶体管和所述第十五NMOS晶体管的宽长比相同，所述第十三NMOS晶体管和所述第十四NMOS晶体管的宽长比相同，通过所述晶体管尺寸的对称形成对称的迟滞窗口。
优选的，所述输出电路包括第十七NMOS晶体管、第十八NMOS晶体管、第十九PMOS晶体管和第二十PMOS晶体管；
所述第十九PMOS晶体管的栅极和漏极短接，所述第十七NMOS晶体管的漏极连接所述第十九PMOS晶体管的漏极，所述第二十PMOS晶体管的栅极连接所述第十九PMOS晶体管的栅极，所述第二十PMOS晶体管的漏极连接所述第十八NMOS晶体管的漏极作为所述输出电路的输出端子，用于输出宽摆幅输出信号，所述第十九PMOS晶体管的源极接电源，所述第二十PMOS晶体管的源极接电源，所述第十七NMOS晶体管的源极接地，所述第十八NMOS晶体管的源极接地，所述第十七NMOS晶体管的栅极接所述第三输出端子，所述第十八NMOS晶体管的栅极接所述第四输出端子。
本发明提供一种输入电压范围为电源电压到接地电压大范围内正常工作的比较器，通过迟滞调节电路的调节，可以精确的设置迟滞窗口，从而很好的抑制噪声，输出电路不仅响应快，而且具有输出摆幅大的特点。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明一种比较器第一实施例的组成结构图；
图2为现有的一种比较器的结构电路图；
图3为现有的另一种比较器的结构电路图；
图4为本发明一种比较器中输入电路的具体电路图；
图5为本发明一种比较器中迟滞调节电路的具体电路图；
图6为本发明一种比较器中输出电路的具体电路图；
图7为本发明一种比较器的具体电路图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
首先对本发明所涉及的专业术语进行说明：
MOS：metal oxide semiconductor，金属氧化物半导体；
CMOS：complementary metal-oxide semiconductor，互补金属氧化物半导体；
PMOS：P-channel metal oxide semiconductor FET，P沟道金属氧化物半导体场效应晶体管；
NMOS：N-channel metal oxide semiconductor FET，N沟道金属氧化物半导体场效应晶体管。
参照图1，示出了本发明一种比较器第一实施例的组成结构图。所述比较器包括输入电路110、迟滞调节电路120和输出电路130。
所述输入电路110，用于接收宽共模输入的差分信号IN1、IN2，所述输入电路110采用互补的差分对形式。
所述输入电路110采用互补的差分对形式，接收差分信号IN1、IN2的输入，所述输入电路110被配置成共模输入电压范围从电源电压到接地电压。
所述输入电路110包括一对第一导电类型的差动晶体管、一对第二导电类型的差动晶体管；
所述一对第一导电类型的差动晶体管和所述一对第二导电类型的差动晶体管互补，对所述宽共模输入的差分信号进行采样。
所述迟滞调节电路120，用于设置迟滞窗口，调节所述输入电路110的输出。
所述输出电路130，用于接收所述输入电路110的输出信号，产生宽摆幅输出信号C1。
参照图4，示出了本发明一种比较器中输入电路的具体电路图。
所述输入电路110包括第一NMOS晶体管MN41、第二NMOS晶体管MN42、第三PMOS晶体管MP43、第四PMOS晶体管MP44、第一电流源I405和第一电流源I406，所述一对第一导电类型的差动晶体管由所述第一NMOS晶体管MN41和所述第二NMOS晶体管MN42组成，所述一对第二导电类型的差动晶体管由所述第三PMOS晶体管MP43和所述第四PMOS晶体管MP44组成。
所述第一NMOS晶体管MN41的栅极和所述第四PMOS晶体管MP44的栅极连接作为所述输入电路110的第一输入端子，所述第二NMOS晶体管MN42的栅极和所述第三PMOS晶体管MP43的栅极连接作为所述输入电路110的第二输入端子，所述输入电路110通过所述第一输入端子和所述第二输入端子接收宽共模输入的差分信号IN1、IN2。
所述第一NMOS晶体管MN41的源极和所述第二NMOS晶体管MN42的源极与所述第一电流源I406的正极连接，所述第三PMOS晶体管MP43的源极和所述第四PMOS晶体管MP44的源极与所述第一电流源I405的负极连接，所述第一电流源I406的负极接接地电压，所述第一电流源I405的正极接电源电压。
所述第一NMOS晶体管MN41的漏极形成第一输出端子401，所述第二NMOS晶体管MN42的漏极形成第二输出端子402，所述第四PMOS晶体管MP44的漏极形成第三输出端子403，所述第三PMOS晶体管MP43的漏极形成第四输出端子404。
作为输入电路，其共模输入范围内可划分为三个工作区：在较低的共模电压输入时，即共模电压V_CM＜V_SS+V_DS+V_GS时，所述第三PMOS晶体管MP43和所述第四PMOS晶体管MP44导通，所述第一NMOS晶体管MN41和所述第二NMOS晶体管MN42截止，偏置电流由所述第一电流源I405提供。
在较高的共模电压输入时，即共模电压V_CM＞V_DD-|V_DS|-|V_GS|时，所述第一NMOS晶体管MN41和所述第二NMOS晶体管MN42导通，所述第三PMOS晶体管MP43和所述第四PMOS晶体管MP44截止，偏置电流由第一电流源I406提供。
当输入共模电压为V_SS+V_DS+V_GS＜V_CM＜V_DD-|V_DS|-|V_GS|，即输入共模电压在中间范围时，所述第一NMOS晶体管MN41、所述第二NMOS晶体管MN42、所述第三PMOS晶体管MP43和所述第四PMOS晶体管MP44都导通，偏置电流由所述第一电流源I405和所述第一电流源I406共同提供。
采用这种NMOS晶体管和PMOS晶体管互补的输入结构，即可实现共模输入从电源电压到接地电压的范围内，输入电路正常工作的性能要求。
参照图5，示出了本发明一种比较器中迟滞调节电路的具体电路图。
所述迟滞调节电路120包括第五PMOS晶体管MP501、第六PMOS晶体管MP502、第七PMOS晶体管MP503、第八PMOS晶体管MP504、第九PMOS晶体管MP505、第十PMOS晶体管MP506、第十一NMOS晶体管MN507、第十二NMOS晶体管MN508、第十三NMOS晶体管MN509、第十四NMOS晶体管MN510、第十五NMOS晶体管MN511和第十六NMOS晶体管MN512。
所述第五PMOS晶体管MP501的栅极和漏极短接后接所述第二输出端子402，所述第六PMOS晶体管MP502的栅极、所述第七PMOS晶体管MP503的漏极、所述第八PMOS晶体管的栅极、所述第十一NMOS晶体管MN507的漏极连接到所述第五PMOS晶体管MP501的漏极。
所述第十PMOS晶体管MP506的栅极和漏极短接后接所述第一输出端子401，所述第九PMOS晶体管MP505的栅极、所述第八PMOS晶体管MP504的漏极、所述第七PMOS晶体管MP503的栅极、所述第十六NMOS晶体管MN512的漏极连接到所述第十PMOS晶体管MP506的漏极。
所述第十二NMOS晶体管MN508的栅极和漏极短接后接所述第三输出端子403，所述第十一NMOS晶体管MN507的栅极、所述第十三NMOS晶体管MN509的漏极、所述第十四NMOS晶体管MN510的栅极连接到所述第十二NMOS晶体管MN508的漏极。
所述第十五NMOS晶体管MN511的栅极和漏极短接后接所述第四输出端子404，所述第十六NMOS晶体管MN512的栅极、所述第十四NMOS晶体管MN510的漏极、所述第十三NMOS晶体管MN509的栅极连接到所述第十五NMOS晶体管MN511的漏极。
所述第十一NMOS晶体管MN507的源极、所述第十二NMOS晶体管MN508的源极、所述第十三NMOS晶体管MN509的源极、所述第十四NMOS晶体管MN510的源极、所述第十五NMOS晶体管MN511的源极、所述第十六NMOS晶体管MN512的源极分别连接接地电压。
所述第五PMOS晶体管MP501的源极、所述第六PMOS晶体管MP502的源极、所述第七PMOS晶体管MP503的源极、所述第八PMOS晶体管MP504的源极、所述第九PMOS晶体管MP505的源极、所述第十PMOS晶体管MP506的源极分别连接电源电压。
其中，所述第七PMOS晶体管MP503和所述第八PMOS晶体管MP504的宽长比相同，所述第五PMOS晶体管MP501和所述第九PMOS晶体管MP505的宽长比相同，所述第十二NMOS晶体管MN508和所述第十五NMOS晶体管MN511的宽长比相同，所述第十三NMOS晶体管MN509和所述第十四NMOS晶体管MN510的宽长比相同，通过所述晶体管尺寸的对称形成对称的迟滞窗口。采用所述迟滞调节电路可以很好的抑制噪音。
参见图6，示出了本发明一种比较器中输出电路的具体电路图。
所述输出电路130包括第十七NMOS晶体管MN615、第十八NMOS晶体管MN616、第十九PMOS晶体管MP617和第二十PMOS晶体管MP618。
所述第十九PMOS晶体管MP617的栅极和漏极短接，所述第十七NMOS晶体管MN615的漏极连接所述第十九PMOS晶体管MP617的漏极，所述第二十PMOS晶体管MP618的栅极连接所述第十九PMOS晶体管MP617的栅极，所述第二十PMOS晶体管MP618的漏极连接所述第十八NMOS晶体管MN616的漏极作为所述输出电路130的输出端子，用于输出宽摆幅输出信号C1，所述第十九PMOS晶体管MP617的源极接电源，所述第二十PMOS晶体管MP618的源极接电源，所述第十七NMOS晶体管MN615的源极接地，所述第十八NMOS晶体管MN616的源极接地，所述第十七NMOS晶体管MN615的栅极接所述第三输出端子403，所述第十八NMOS晶体管MN616的栅极接所述第四输出端子404。
采用所述输出电路130，可以提高输出摆幅，满足宽摆幅输出的要求。
本发明提供一种输入电压范围为电源电压到接地电压大范围内正常工作的比较器，通过迟滞调节电路的调节，可以精确的设置迟滞窗口，从而很好的抑制噪声，输出电路不仅响应快，而且具有输出摆幅大的特点。
基于以上原因，本发明的宽共模输入迟滞电压比较器应用于D类音频PWM比较器无疑是最理想的选择。当然也不限于此领域的应用，在具有相同性能要求的情况下，本发明的比较器都可以适用。
本发明还公开了一种D类音频功率放大器，所述D类音频功率放大器包括以上各实施例所描述的比较器，为了篇幅考虑，在此不再赘述，参照前面相关部分的描述即可。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。