多晶粒模块化的封装结构及其封装方法.pdf

本发明公开了一种晶粒封装结构，包含：载板，具有正面及背面，且正面及背面上配置有电性连接的模块化线路，晶粒是以包晶方式与正面的模块化线路电性连接，每一颗晶粒具有主动面且邻近于主动面的中央区域配置有多个焊垫，以高分子材料层包覆晶粒及载板，位于载板正面的模块化线路是由多条第一金属线来电性连接多个第一导电接点及多个金属端点，且多个金属端点经由载板上的穿孔相对地配置至载板的背面，且位于背面上的多个金属端点通过多条第二金属线与多个第二导电接点电性连接，其中晶粒的主动面上的多个焊垫电性连接于多个第一导电接点上且曝露出部份金属端点。

1、  一种具有多个模块化线路结构的载板，包含一正面及一背面，而位于该载板正面的该多个模块化线路结构中的每一该线路结构是由多条第一金属线来电性连接多个第一导电接点及多个金属端点，该载板的特征在于：
该多个金属端点经由该载板上的穿孔而相对地配置至该载板的一背面上，且位于该背面上的该多个金属端点通过多条第二金属线与多个第二导电接点电性连接。

2、  一种多晶粒模块的封装结构，包含：一载板，该载板具有一正面及一背面，且该载板由多个模块化线路结构所组成，多个晶粒以包晶方式与每一该模块化线路结构电性连接，每一该晶粒具有一主动面且邻近于该主动面的一中央区域配置有多个焊垫，以一高分子材料层包覆该多个晶粒及部份该载板的该正面，其特征在于：
位于该载板正面的该多个模块化线路结构中的每一该线路结构是由多条第一金属线来电性连接多个第一导电接点及多个金属端点，且该多个金属端点经由该载板上的穿孔而相对地配置至该载板的该背面上，且位于该背面上的该多个金属端点通过多条第二金属线与多个第二导电接点电性连接，其中每一该晶粒的该主动面上的该多个焊垫电性连接于该些第一导电接点上且曝露出部份该金属端点。

3、  根据权利要求2所述的封装结构，其特征在于，其中该多个晶粒是具有相同存储器容量的存储器晶粒。

4、  根据权利要求2所述的封装结构，其特征在于，其中该多个晶粒是具有不同存储器容量的存储器晶粒。

5、  一种晶粒封装结构，包含：一载板，该载板具有一正面及一背面，且该正面及该背面上配置有电性连接的模块化线路，一晶粒以包晶方式与该正面的模块化线路电性连接，每一该晶粒具有一主动面且邻近于该主动面的一中央区域配置有多个焊垫，以一高分子材料层包覆该晶粒及该载板，其特征在于：
位于该载板正面的该模块化线路是由多条第一金属线来电性连接多个第一导电接点及多个金属端点，且该多个金属端点经由该载板上的穿孔而相对地配置至该载板的该背面上，且位于该背面上的该多个金属端点通过多条第二金属线与多个第二导电接点电性连接，其中该晶粒的该主动面上的该多个焊垫电性连接于该些第一导电接点上且曝露出部份该金属端点。

6、  一种多晶粒模块的封装结构，包含：一载板，该载板具有一正面及一背面，且该载板由多个模块化线路结构所组成，多个晶粒以包晶方式与每一该模块化线路结构电性连接，每一该晶粒具有一主动面且邻近于该主动面的一中央区域配置有多个焊垫，以一高分子材料层包覆该多个晶粒及该载板，其特征在于：
位于该载板正面的该多个模块化线路结构中的每一该线路结构是由多条第一金属线来电性连接多个第一导电接点及多个金属端点，且该多个金属端点经由该载板上的穿孔而相对地配置至该载板的一背面上，且位于该背面上的该多个金属端点通过多条第二金属线与多个第二导电接点电性连接，其中每一该晶粒的该主动面上的该多个焊垫电性连接于该些第一导电接点上且曝露出部份该金属端点。

7、  一种多晶粒模块化的封装方法，其特征在于，包括：
提供一具有多个模块化线路结构的载板，该载板具有一正面及一背面，而位于该载板正面的该多个模块化线路结构中的每一该线路结构是由多条第一金属线来电性连接多个第一导电接点及多个金属端点；
提供多个晶粒，每一该晶粒具有一主动面，且于该主动面的接近中央区域上配置有多个焊垫；
置放该多个晶粒至该载板上，将每一该晶粒以包晶方式将该晶粒的该主动面上的该多个焊垫电性连接至该些第一导电接点上；
形成一封装体，是以一高分子材料层包覆该多个晶粒及该载板的该正面且曝露出该多个金属端点；及
切割该高分子材料层及该载板，以形成一多晶粒模块化的封装结构，且该多晶粒模块化的封装结构曝露出该多个金属端点；
其中具有该多个模块化线路结构的载板进一步包括该多个金属端点经由该载板上的穿孔而相对地配置至该载板的该背面上，且位于该背面上的该多个金属端点通过多条第二金属线与多个第二导电接点电性连接。

8、  根据权利要求7所述的封装方法，其特征在于，其进一步包含在切割该高分子材料层之前执行一预烧步骤。

9、  根据权利要求7所述的封装方法，其特征在于，其进一步包含在切割该高分子材料层之前执行一晶粒测试步骤。

10、  根据权利要求9所述的封装方法，其特征在于，于完成该些晶粒的测试步骤后，进一步包括：
若有不合格的晶粒，则形成另一高分子材料层以包覆该载板的背面且曝露出该多个第二金属接点；
形成多个导电元件，于该多个第二导电接点之上；及
切割该高分子材料层、该载板及移除该多个金属端点，以形成多个各自独立完成封装的晶粒结构。

多晶粒模块化的封装结构及其封装方法
技术领域
本发明主要是提供一种半导体封装元件，更特别的是有关于多晶粒模块的封装结构及其封装方法。
背景技术
集成电路通常包含半导体晶粒(dice)且电性连接至导线架(lead-frame)，其导线架是用支撑晶粒且用以电性连接晶粒及具有电路的衬底。在此种配置的条件下，导线架和晶粒通过导线例如金线、铝线等电性连接且由塑封材料包覆住，根据晶粒的需求，也可以利用陶瓷及金属做为封装体。当微型化的需求及较快的执行速度日渐的增加，对于各种电子元件而言，多晶粒模块系统(multi-chip modulesystem；MCMs)是具有吸引人的地方。多晶粒模块系统系包含一个或多数晶粒，其可以通过印刷电路板中较长的连接路增加系统操作速度限制。此外，多晶粒模块系统可以提供一个较良好的封装效率。
一般来说，多晶粒模块系统可以设计成在单一封装体中包含一个或是多个晶粒，或者是包含相同尺寸及功能的晶粒，例如，single-linememory module(SIMM)或是single-in-line package(SIP)。就目前所得知的是半导体晶粒具有早期损害速率(early failure rate)其系作为早夭期的参考值。在所有的封装体中，此种现象常发生在多晶粒模块系统中。举例而言，多晶粒模块系统是由十个晶粒所构成，每一个晶粒其个别的良率为95％，在第一次晶粒测试时可以有超过60％的良率；当多晶粒模块系统是由二十个晶粒所构成时，每一个晶粒个别的良率为95％，但是在第一次晶粒测试时，其良率则为36％，因此，容易影响多晶粒模块系统在市场上的应用性。
发明内容
鉴于以上的问题，本发明的主要目的在于提供一种晶粒封装结构，是将多颗测试良好的晶粒(Known good die)置放在配置有线路布局的载板上，并在封装之后执行一预烧(burn-in)步骤及晶粒测试(testing)以检测是否有不良的晶粒存在，若无，则以多数颗晶粒封装以形成一多晶粒模块化的封装结构；若检测出有不良的晶粒，则将不良的晶粒移除，以形成多个各自独立的完成封装的晶粒。
据此，本发明公开一种具有多个模块化线路结构的载板，包含一正面及一背面，而位于载板正面的多个模块化线路结构中的每一个线路结构是由多条第一金属线来电性连接多个第一导电接点及多个金属端点，载板的特征在于：多个金属端点经由载板上的穿孔相对地配置至载板的一背面上，且位于背面上的多个金属端点通过多条第二金属线与多个第二导电接点电性连接。
本发明还公开一种多晶粒模块的封装结构，包含：一载板，载板具有一正面及一背面，且载板由多个模块化线路结构所组成，多个晶粒以包晶方式与每一个模块化线路结构电性连接，每一颗晶粒具有一主动面且邻近于主动面的一中央区域配置有多个焊垫，以一高分子材料层包覆多个晶粒及部份载板的一正面，其特征在于：位于载板正面的多个模块化线路结构中的每一个线路结构是由多条第一金属线电性连接至多个第一导电接点及多个金属端点，且多个金属端点经由载板上的穿孔而相对地配置至载板的背面上，且位于背面上的多个金属端点通过多条第二金属线与多个第二导电接点电性连接，其中每一颗晶粒的主动面上的多个焊垫电性连接于多个第一导电接点上且曝露出部份金属端点。
本发明另公开一种晶粒封装结构，包含：一载板，具有一正面及一背面，且正面及背面上配置有电性连接的模块化线路，一晶粒是以包晶方式与正面的模块化线路电性连接，每一颗晶粒具有一主动面且邻近于主动面的一中央区域配置有多个焊垫，以一高分子材料层包覆晶粒及载板，其特征在于：位于载板正面的模块化线路是由多条第一金属线来电性连接多个第一导电接点及多个金属端点，且多个金属端点经由载板上的穿孔相对地配置至载板的背面，且位于背面上的多个金属端点通过多条第二金属线与多个第二导电接点电性连接，其中晶粒的主动面上的多个焊垫电性连接于多个第一导电接点上且曝露出部份金属端点。
本发明还公开一种多晶粒模块化的封装方法，包括：提供一具有多个模块化线路结构的载板，载板具有一正面及一背面，位于载板正面的多个模块化线路结构中的每一个线路结构是由多条第一金属线来电性连接多个第一导电接点及多个金属端点；提供多个晶粒，每一颗晶粒具有一主动面且于主动面的中央区域上配置有多个焊垫；置放多个晶粒至载板上，系将每一颗晶粒以包晶方式将晶粒的主动面上的多个焊垫电性连接至多个第一导电接点上；形成封装体，是以一高分子材料层包覆多个晶粒及载板的正面且曝露出多个金属端点；及切割高分子材料层及载板，以形成多晶粒模块化的封装结构，且多晶粒模块化的封装结构曝露出多个金属端点；其中具有多个模块化线路结构的载板进一步包括多个金属端点经由载板上的穿孔相对地配置至载板的该背面上，且位于背面上的多个金属端点通过多条第二金属线与多个第二导电接点电性连接。
有关本发明的特征与实作，兹配合图示作最佳实施例详细说明如下。(为使对本发明的目的、构造、特征、及其功能有进一步的了解，兹配合实施例详细说明如下。)
附图说明
图1A至图1C是表示本发明所公开的于载板的正面及背面上分别配置有第一导电接点、第二导电接点、多条第一金属线路及第二线路的俯视图；
图2A及图2C，是分别表示在载板的正面上置放多个晶粒并与载板上的多个金属端点电性连接的俯视图；
图2D是表示图2A至图2C的AA剖面图；
图2E是表示裸露出载板背面的导电接点及多个金属端点的端部的示意图；
图2F是表示图2E的BB剖面的剖视图；
图3是表示封装体经测试之后具有故障的晶粒的示意图；
图4A是表示具有单一晶粒的封装结构的示意图；
图4B是表示具有两颗晶粒的封装结构的示意图；及
图5是表示一种多晶粒模块化的封装方法流程示意图。
【主要元件符号说明】
10载板             11正面
12背面             14模块化线路结构
110A第一金属线     110B第二金属线
112金属端点        114第一导电接点
116第二导电接点    20晶粒
24模块化的封装结构
30高分子材料层 40故障的晶粒
50电性连接元件
510提供具有多个模块化线路结构的载板
520提供多个晶粒并以包晶将晶粒电性连接至载板上
530形成一封装体
540对封装体进行测试
550切割封装体
560于载板背面形成一高分子材料层并曝露出多个第二金属接点
570形成多个导电元件
具体实施方式
本发明在此所探讨的方向为一种半导体的封装结构及其封装方法，特别是一种晶粒的封装结构。为了能彻底地了解本发明，将在下列的描述中提出详尽的封装步骤。显然地，本发明的施行并未限定半导体或是晶粒的封装方法的技艺者所熟习的特殊细节。另一方面，众所周知的半导体及晶粒的封装结构及其封装方法及其等后段工艺的详细步骤并未描述于细节中，以避免造成本发明不必要的限制。然而，对于本发明的较佳实施例，则会详细描述如下，然而除了这些详细描述之外，本发明还可以广泛地施行在其它的实施例中，且本发明的范围不受限定，其以权利要求书为准。
请参考图1A至图1C是表示本发明所公开的于载板的正面及背面上分别配置有第一导电接点、第二导电接点、多条第一金属线路及第二线路的俯视图。首先，如图1A所示，是提供一载板10，其具有一正面11及一背面12，载板10是由多个模块化线路结构14所组成，其正面11的模块化线路结构14中的每一个线路是由多条第一金属线(conductive trace)110A来将多个第一导电接点(pad)114以及多个金属端点(terminal)112电性连接在一起；其中第一导电接点114是以数组方式排列，特别是当此导电接点114与动态随机存取存储器(例如：256MB DRAM)连接时，此导电接点114是以扇入(fan-in)方式配置于接近线路中央区域的附近；此外，这些第一导电接点114可以是金属凸块(bump)；而金属端点112则形成一种金手指(goldenfinger)结构，如图1B所示。在此要说明的是，在本实施例中，由于每一颗动态随机存取存储器上的焊垫(未在图中表示)位置都相同，因此可以通过在载板10上的金属线段114做为适当的布线(layout)，来将每一颗动态随机存取存储器做适当的电性连接；例如：将4颗同样是相同容量，例如256MB，的动态随机存取存储器封装在一起，形成一个存储容量为1GB的存储器模块。另外，在本实施例中，存储器的容量也可以择不同容量者，可视使用者的需求而设计，本发明并不加以限制。
另外，金属端点112可经由载板10上的穿孔而相对地配置至载板10的背面12上，如图1C所示，载板10的背面12上配置有多个第二导电接点116及多个第二金属线110B，其是通过多条第二金属线110B来将多个第二导电接点116以及多个金属端点112电性连接在一起，其中此多个金属端点112与载板10正面11上的金属端点112呈相应地电性连接在一起。在此要强调的是，在载板10的背面12上的第二导电接点116是以扇出(fan-out)方式配置在接近线路周边的区域上。此外，此多个第二导电接点116则可以是焊垫(pad)或是金属凸块(bump)。此外，当金属端点112形成金手指的结构时，其可通过一绝缘材料(例如塑料)(未在图中表示)或是陶瓷材料(ceramic)来包覆部份金属端点112；另外，在本发明中，载板10可以是可挠性衬底(flexible substrate)或是刚性衬底(rigid substrate)。
接着，请参考图2A及图2B，是分别表示在载板10的正面11上置放多个晶粒并与载板10上的多个金属端点112电性连接的俯视图。在本实施中，是先提供一晶圆(未在图中表示)，且在晶圆上形成多个晶粒20；接着进行晶圆切割步骤，并使每一颗晶粒20的背面朝上；接着，再使用取放装置(未在图中表示)将每一颗晶粒20吸起，并放置在载板10的正面11上的模块化线路结构14，并使每一颗晶粒20的主动面上的多个焊垫与载板10正面11上的多个第一导电接点114电性连接，使得每一颗晶粒20可通过多个第一导电接点114及多条第一金属线路110A与多个金属端点112电性连接，如图2A所示。
此外，当取放装置要将晶粒20放置于载板10上时，可以通过载板10上的参考点(未在图中表示)，例如多个第一导电接点114，来计算出每一颗晶粒20的相对位置，再加上取放装置不需要将晶粒20翻转，因此可以将晶粒20精确地放置于载板10上。故当多个晶粒20配置于载板10上时，可以有很好的准确度及可靠度。
接着，请参考图2B，是本发明的另一实施例。如图2B所示，其是将载板10上的每一模块化线路结构14中的金属端点112集中配置于模块化线路结构14适中的位置上，因此，相应的插座也仅需设立一接合区域即可。此外，请参考图2C，是参考图2B的另一改变，其亦将金属端点112集中配置于模块化线路结构14适中的位置上，但其配置有金属端点112的区域是凸出于载板10的矩形周边，此种方式将使得相应的插座的设计更简单也更节省材料。
当多颗晶粒20依序配置于载板10上之后，随即进行封胶工艺(encapsulating process)。如图2A所示，是显示载板10上的一个模块化线路结构14的放大图，其目的是便于说明。首先，如图2A所示，在载板10的正面11及晶粒20上涂布一种高分子材料层30，并且使用模具装置(未在图中表示)将高分子材料层30压平，使得高分子材料层30形成平坦化的表面，以使高分子材料层充满于每一颗晶粒20之间并且包覆每一颗晶粒20，且裸露出金属端点112；接着，可以选择性地对平坦化的高分子材料层30进行一烘烤程序，以使高分子材料层30固化以形成一个封装体，其图2A至图2C的AA剖面的剖视图如图2D所示。很明显地，此工艺仅将载板10的正面11包覆，而并为将载板10的背面12包覆，故背面12上的多条第二金属线110B、多个第二导电接点116以及多个金属端点112是完全裸露。同时要强调的是，图2D也为本发明的模块化封装结构24的代表图。
此外，本发明的封胶工艺也可选择使用注模工艺(moldingprocess)，以上/下模具(未在图中表示)将载板10上的模块化线路结构14封闭，仅裸露出多个金属端点112的端部。接着，再将高分子材料注入上/下模具中，以使高分子材料层30充满于每一晶粒20之间并且包覆每一晶粒20。很明显地，此工艺是同时将载板10的正面11及背面12包覆，其中正面11的剖视图与图2D相同；而其背面12则且仅裸露出多个金属端点112的端部；或是仅将背面12上的多个第二导电接点116以及多个金属端点112的端部裸露出来，如图2E所示，而其图2E的BB剖面的剖视图如图2F所示；其中将多个第二导电接点116裸露的方式，选择利用半导体工艺：例如显影及刻蚀，以移除部份的高分子材料层30并曝露出载板10背面的多个第二导电接点116。
当完成封胶工艺之后，可以选择性地先进行预烧(burn-in)及晶粒测试(testing)的程序。所谓的预烧是指将半导体元件插入特殊耐高温的预烧板(Burn-in Board)上，并加入半导体元件工作条件，例如电压及电流，再置入高温环境中，使其加速老化。接着进行晶粒测试，是针对在载板10上的每一颗晶粒进行探针测试，在检测头装上以金线工艺细如毛发的探针(probe)，与晶粒上的接点接触，测试其电气特性，不合格的晶粒会标上记号，在后续的晶粒切割步骤时，标注有记号的不合格的晶粒会被移除淘汰。
由于本发明是以模块化的方式进行封胶，并在经过上述的测试后，使用切割刀(未在图中表示)沿着切割道101或割道102进行切割。当每一模块化封装结构24中的晶粒均正常时，则依据切割道101或割道102将封胶体切割成多个模块化封装结构24，如图2D所示。若当某一模块化封装结构24中的某一颗晶粒20失效时，很明显地，此模块化封装结构24无法达到设计上的功能或容量，故此整个模块化封装结构24必须要淘汰。但是此模块化封装结构24中的其它三颗晶粒20均正常；因此，可将有故障晶粒存在的模块化封装结构24挑出，并且在模块化封装结构24上的正常晶粒所相应的第二导电接点116上形成电性连接元件50，而对已标示故障的晶粒40则不进行电性连接元件50的连接，如图3所示。
接着，对已形成电性连接元件50的模块化封装结构24进行切割程序，其切割方式可沿着高分子材料层30的边缘以及故障晶粒40的边缘，而将有故障晶粒存在的模块化封装结构24切割成一颗具有单一晶粒20的封装体，例如形成一256MB的DRAM芯片，如图4A所示；以及另一颗具有两晶粒20的封装体，例如形成一512MB的DRAM芯片，如图4B所示；或是也可将有故障晶粒存在的模块化封装结构24切割成三颗256MB的DRAM芯片。很明显地，经由本发明的载板10的设计，可将有故障晶粒存在的模块化封装结构24再利用，而可降低整体的制造成本。
图5是表示本发明公开一种多晶粒模块化的封装方法流程示意图。其多晶粒模块化的封装方法的步骤包括：步骤510：提供具有多个模块化线路结构的载板，其中载板具有一正面及一背面，而位于载板正面的覆数个模块化线路结构中的每一个线路结构是由多条第一金属线电性连接多个第一导电接点及多个金属端点；步骤520：提供多个晶粒并以包晶方式将晶粒电性连接至载板上，其中每一颗晶粒具有主动面且于主动面的接近中央区域上配置有多个焊垫，接着置放多个晶粒至载板上，是将每一颗晶粒以包晶方式将晶粒的主动面上的多个焊垫电性连接至多个第一导电接点上；步骤530：形成一封装体，其包括：是以一高分子材料层包覆多个晶粒及载板的正面且曝露出多个金属端点；步骤540：对封装体进行测试，若均为合格的晶粒，即进行步骤550，切割封装体，其包括：切割高分子材料层及载板，以形成多晶粒模块化的封装结构，且多晶粒模块化的封装结构曝露出多个金属端点，其中具有多个模块化线路结构的载板还包括多个金属端点经由载板上的穿孔相对地配置至载板的背面上，且位于背面上的多个金属端点通过多条第二金属线与多个第二导电接点；若有不合格的晶粒，则进行步骤560：是于载板背面形成一高分子材料层并曝露出多个第二金属接点；接着，于步骤570是形成多个导电元件，于多个第二导电接点的上；步骤550，切割高分子材料层、载板及移除多个金属端点，以形成多个各自独立完成封装的晶粒结构；
虽然本发明以前述的较佳实施例公开如上，然其并非用以限定本发明，任何熟习相像技艺者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的专利保护范围须视本说明书所附的权利要求书所界定者为准。