非易失存储器件及其制造方法和平板显示器件的制造方法.pdf

本发明提供了一种非易失存储器件及其制造方法以及具有非易失存储器件的平板显示器件的制造方法。在所述方法中，在衬底上形成非晶硅层，然后通过使用准分子激光器将其退火以形成晶化硅层。对所述晶化硅层执行氮等离子体处理，以将所述晶化硅层的上表面平坦化。在被所述氮等离子体处理的所述晶化硅层上形成ONO层。在所述ONO层上形成金属层。将所述金属层、所述ONO层以及所述晶化硅层图案化。本发明能够制造具有良好质量的非易失存储器件，并且增强工艺稳定性和提高产量。

1.  一种非易失存储器件，包括：
缓冲层，位于衬底上；
晶化硅层，位于所述缓冲层上；
氮化硅层，位于所述晶化硅层上；
ONO层，包括电荷捕获层并位于所述氮化硅层上；以及
栅电极，位于所述ONO层上。

2.  根据权利要求1所述的非易失存储器件，其中位于所述衬底上的所述缓冲层包括：缓冲氮化硅层；以及缓冲氧化硅层，位于所述缓冲氮化硅层上。

3.  根据权利要求1所述的非易失存储器件，其中所述晶化硅层形成的厚度范围为到

4.  一种非易失存储器件的制造方法，所述方法包括如下步骤：
在衬底上形成非晶硅层；
通过使用准分子激光器将所述非晶硅层退火，以形成晶化硅层；
对所述晶化硅层执行氮等离子体处理，以将所述晶化硅层的上表面平坦化；
在被所述氮等离子体处理过的所述晶化硅层上形成ONO层；
在所述ONO层上形成金属层；以及
将所述金属层、所述ONO层以及所述晶化硅层图案化。

5.  根据权利要求4所述的方法，还包括：在形成所述非晶硅层之前，在所述衬底上形成缓冲层。

6.  根据权利要求5所述的方法，其中形成所述缓冲层包括如下步骤：
在所述衬底上形成缓冲氮化硅层；以及
在所述缓冲氮化硅层上形成缓冲氧化硅层。

7.  根据权利要求6所述的方法，其中所述缓冲氮化硅层的厚度范围为所述缓冲氧化硅层的厚度范围为

8.  根据权利要求4所述的方法，其中所述氮等离子体处理是在200W到1550W的射频能量、100sccm到800sccm的氮剂量以及10mtorr到20mtorr的室压条件下执行的。

9.  根据权利要求4所述的方法，其中所述非晶硅层的厚度范围为

10.  根据权利要求4所述的方法，还包括：通过所述氮等离子体处理，在所述晶化硅层上形成氮化硅层。

11.  根据权利要求4所述的方法，还包括：通过所述氮等离子体处理，在所述晶化硅层上形成氮化硅层，其中，所述ONO层形成在所述氮化硅层上。

12.  根据权利要求4所述的方法，其中通过使用等离子体增强化学气相沉积，即PECVD，来形成所述非晶硅层和所述ONO层。

13.  根据权利要求4所述的方法，其中所述衬底为玻璃衬底。

14.  一种其中设置有非易失存储器件的平板显示器件的制造方法，所述方法包括如下步骤：
在玻璃衬底上形成缓冲层；
在所述缓冲层上形成非晶硅层；
通过使用准分子激光器将所述非晶硅层退火，以形成晶化硅层；
对所述晶化硅层执行氮等离子体处理，以将所述晶化硅层的上表面平坦化；
在被所述氮等离子体处理过的所述晶化硅层上形成ONO层；
在所述ONO层上形成金属层；以及
将所述金属层、所述ONO层以及所述晶化硅层图案化。

15.  根据权利要求14所述的方法，还包括：通过所述氮等离子体处理，在所述晶化硅层上形成氮化硅层。

16.  根据权利要求14所述的方法，其中所述氮等离子体处理是在200W到1550W的射频能量、100sccm到800sccm的氮剂量以及10mtorr到20mtorr的室压条件下执行的。

非易失存储器件及其制造方法和平板显示器件的制造方法
技术领域
本发明涉及一种存储器件，且更具体地涉及一种非易失存储器件及其制造方法和具有该器件的平板显示器的制造方法。
背景技术
被广泛用作非易失存储器的闪存通常指电可擦除可编程只读存储器(EEPROM)。这种闪存可用电来编程和擦除数据。
即，在编程操作中，通过在漏极中形成热电子和在浮栅中积聚所述热电子，来提高单元晶体管的阀值电压。
在擦除操作中，通过福勒诺德海姆(Fowler-Nordheim，简写为F-N)隧道效应在源极和浮栅之间产生高电压从而发射在浮栅中积聚的电子，来降低单元晶体管的阀值电压。
同时，为了获得存储半导体器件的高集成度，已经对减小单元晶体管的面积并实现低操作电压进行了积极的研究和开发。通过使用氮-氧(NO)、氧-氮-氧(ONO)或其它高介电材料作为集成介电层来取代二氧化硅(SiO₂)，闪存的静态电容增加。
在使用ONO结构的集成介电层的制造闪存的单元晶体管的工艺中，通常通过经由高温热氧化，在用作浮栅的多结晶硅(polycrystalline silicon，后文称作“多晶硅(polysilicon)”)层上生长介电层来形成ONO结构。
然后，为了形成用作浮栅的多晶硅层，应该在高温下执行沉积工艺。
在这种闪存器件形成于平板显示器件内部的情况下，这种高温沉积工艺可能会产生问题。
近年来，已经对可应用于要求低功耗的平板显示器件的非易失半导体存储(NVSM)器件进行了积极的研究。
平板显示器件包括透明玻璃衬底、薄膜晶体管(TFT)阵列和各种驱动元件，通过操作上述元件，平板显示器件在透明玻璃衬底上显示图像。
在透明玻璃衬底上执行用于形成高温多晶硅层的工艺的情况下，玻璃衬底可能会融化和损坏。
为了解决上述问题，通过低温沉积工艺在玻璃衬底上形成非晶硅层，然后通过准分子激光退火工艺将该非晶硅层晶化。然而，晶化的多晶硅层具有不规则的上表面。
当隧道氧化层形成在不规则的多结晶硅层上时，隧道氧化层也具有不规则的上表面和差的层质量，这使NVSM器件的编程特性变差。
发明内容
本发明实施例涉及一种非易失存储器件及其制造方法以及设置有该非易失存储器件的平板显示器件的制造方法。
在一个实施例中，非易失存储器件包括：位于衬底上的缓冲层；位于所述缓冲层上的晶化硅层；位于所述晶化硅层上的氮化硅层；包括电荷捕获层的ONO层，所述ONO层位于所述氮化硅层上；以及位于所述ONO层上的栅电极。
在另一个实施例中，一种非易失存储器件的制造方法包括如下步骤：在衬底上形成非晶硅层；通过使用准分子激光器将所述非晶硅层退火，以形成晶化硅层；对所述晶化硅层执行氮等离子体处理，以将所述晶化硅层的上表面平坦化；在被所述氮等离子体处理过的所述晶化硅层上形成ONO层；在所述ONO层上形成金属层；以及将所述金属层、所述ONO层以及所述晶化硅层图案化。
在又一个实施例中，一种其中设置有非易失存储器件的平板显示器件的制造方法包括如下步骤：在玻璃衬底上形成缓冲层；在所述缓冲层上形成非晶硅层；通过使用准分子激光器将所述非晶硅层退火，以形成晶化硅层；对所述晶化硅层执行氮等离子体处理，以将所述晶化硅层的上表面平坦化；在被氮等离子体处理过的所述晶化硅层上形成ONO层；在所述ONO层上形成金属层；以及将所述金属层、所述ONO层以及所述晶化硅层图案化。
根据这些实施例，由于非易失存储器件的隧道氧化层形成为具有均匀的厚度，从而非易失存储器件表现出增强的编程特性。
根据这些实施例，由于可在低温下在玻璃衬底上形成非易失存储器件，从而增强了工艺稳定性并且也提高了产量。
在附图和下文的描述中阐述了一个或者多个实施例的细节。通过说明书、附图和权利要求，其它的特征是显而易见的。
附图说明
图1-图6为示出根据本发明实施例的半导体器件的制造方法的剖视图。
具体实施方式
将结合附图详细描述根据本发明实施例的非易失存储器件。然而，本发明可以被具体实施为多种不同的形式，而不应将本发明解释为受限于此处提出的实施例；更确切讲，可以通过增加、改变和替换而容易地推导出包括在其它先前发明中或落入本公开的精神和范围内的替代实施例，并且向本领域普通技术人员完整地表达本发明的概念。
另外，术语“第一”和“第二”可以选择性地或者可替换地用于这些构件。在附图中，可夸大每个元件的尺寸以使图示清楚，并且每个元件的尺寸可以和每个元件的实际尺寸不同。不是图示的所有元件都必须包括在本公开中并限于本公开，而是也可以增加或删除除了本公开的必要特征之外的元件。另外，应理解在实施例的描述中，当层(或膜)、区域、图案或结构被描述为在衬底、每个层(或膜)、区域、焊盘或图案“上/上方/上面/上部”时，其可以直接位于衬底、每个层(或膜)、区域、焊盘或图案上，或者也可以具有中间层。另外，应理解，当层被描述为在每个层(或膜)、区域、图案或结构的“下/下方/下部”时，其可以直接在另一层(或膜)、另一区域、另一焊盘或另一图案下，或者也可以具有一个或多个中间层。因此，可以根据本公开的精神来判断其含义。
图1-图6为示出根据本发明实施例的非易失存储器件的制造方法的剖视图。
如图1所示，第一缓冲层101和第二缓冲层102按顺序沉积在玻璃衬底100上。
第一缓冲层101可以为氮化硅(SiN)层。
第一缓冲层101的厚度范围可以为
第二缓冲层102可以为氧化硅(SiOx)层。
第二缓冲层102的厚度范围可以为
然后，在第二缓冲层102上形成非晶硅(a-Si)层110a。
通过等离子体增强化学气相沉积(PECVD)，在等于或低于500℃的低温下形成a-Si层110a。
a-Si层110a可以形成的厚度范围为
如图2所示，通过使用准分子激光退火(ELA)，使a-Si层110a晶化。
在下文中，将被晶化的a-Si层110a称为“多晶硅层110”。
当通过ELA使多晶硅层110晶化时，多晶硅层110具有不规则的上表面。
多晶硅层110可掺杂有杂质离子。
如图3所示，通过氮等离子体处理，将多晶硅层110的不规则的上表面平坦化。
在氮等离子体处理中，具有预设能量的氮等离子体与多晶硅层110碰撞。这样，通过与氮等离子体的物理碰撞，磨损了多晶硅层110的不规则的上表面，然后其被平坦化。
氮等离子体处理工艺可以在200W到1550W的射频能量、100sccm到800sccm的氮剂量以及10mtorr到20mtorr的室压条件下执行。
在氮等离子体处理工艺中，将多晶硅层110的不规则的上表面磨损并平坦化，并将其氮化以形成薄的氮化硅层111。
氮化硅层111的厚度可以随着氮等离子体处理工艺的时间等而变化。
通过氮等离子体和多晶硅层的硅原子之间的键合(bonding)，而不是通过使用硅烷气体的沉积，来形成氮化硅层111。
之后，在其上具有氮化硅层111的多晶硅层110上形成第一介电层121。
可通过使用PECVD来沉积第一介电层121，该第一介电层121可以是氮化硅层。第一介电层121的厚度范围可以为到
由于多晶硅层110具有均匀的表面，因此第一介电层121可以形成为具有均匀厚度。
第一介电层121可作为非易失存储器件的编程和擦除操作中的隧道氧化层。
然后，第二介电层122和第三介电层123按顺序形成在第一介电层121上。
第二介电层122可以是氮化硅层，也可以是通过捕获非易失存储器件中的电荷来编程的层。
第三介电层123可以是氧化硅层。
第一到第三介电层121、122和123可由介电层(如ONO层)来形成。
第一介电层121可以是隧道氧化层，电荷从晶化硅层穿过该隧道氧化层。
第二介电层122可以是氮化层，其捕获电荷。
第三介电层123可以是阻挡氧化层，其将栅电极与氮化层隔离。
之后，栅极层130形成在第三介电层123上。
栅极层130可以是多晶硅层或金属层，但是在此实施例中，由于考虑到玻璃衬底的特性而应该在低温条件下执行栅极层130的沉积，所以金属层可以形成在第三介电层123上。
金属层可包括从由铝(Al)、钼(Mo)、钛(Ti)、钽(Ta)和铜(Cu)组成的群组中选择的至少一种金属，但是也可以使用其它具有良好导电性的金属。
然后，将栅极层130、第三介电层123、第二介电层122和第一介电层121图案化，以形成非易失存储器件的栅极图案。
栅极图案可包括：多晶硅图案110a，位于第一缓冲层101和第二缓冲层102上；氮化硅图案111a；第一到第三介电图案121a、122a和123a；以及栅电极130a。
因此，此实施例可提供在非易失存储器件形成在玻璃衬底上的同时具有均匀厚度的多晶硅层，并且此实施例还提供了在具有均匀厚度的多晶硅层上的隧道氧化层。
由于多晶硅层和隧道氧化层中每一个的均匀厚度是可以确定非易失存储器件的特性的重要因素，因此此实施例能够制造具有良好质量的非易失存储器件。
另外，氮化硅层(其为通过多晶硅层的氮等离子体处理而形成的副产品)可以作为隧道氧化层和第一介电层。由于氮化硅层比氧化硅层具有更高的介电常数(permittivity)，所以隧道氧化层可进一步提高可编程性。
可以在平板显示器件中构建根据本发明实施例的非易失存储器件。
根据实施例，由于非易失存储器件的隧道氧化层形成为具有均匀的厚度，所以非易失存储器件表现出增强的编程特性。
根据实施例，由于可以在低温下在玻璃衬底上形成非易失存储器件，所以，增强了工艺稳定性并且提高了产量。
根据实施例，由于可以在要求低温工艺的玻璃衬底上形成非易失存储器件，所以可以在平板显示器件(例如液晶显示器件等)中构建非易失存储器件，从而可以实现低功耗。
虽然以上参考本发明的多个示例性实施例对本发明实施例进行了描述，但应理解的是，本领域普通技术人员可以设计出落在此公开原理的精神和范围内的其它任何变型和实施例。更具体地，可以在此公开、附图以及所附权利要求书的范围内对所述组合排列的部件和排列进行各种改变与变更。除了部件和/或排列的改变与变化之外，本发明的其它应用对本领域普通技术人员而言也是显而易见的。