液晶显示面板 【技术领域】
本发明涉及一种液晶显示面板，特别涉及一种显示质量良好、充电能力良好并且低成本的液晶显示面板。
背景技术
由于薄膜晶体管液晶显示面板(TFT-LCD)具有轻、薄、耗电小等优点，被广泛应用于电视、笔记本电脑、移动电话、个人数字助理等现代信息设备。目前，液晶显示面板在市场上的应用越来越重要。
图1所示为现有的液晶显示面板的结构示意图，如图1所示，液晶显示面板包括下基板100和上基板200。上基板200上通常设置有彩色滤光片(未图示)，下基板100上集成有薄膜晶体管(未图示)，上基板200和下基板100之间夹入液晶层400，根据液晶显示面板的显示模式，液晶层400由相应的液晶材料构成。上基板200和下基板100背向液晶层400的一侧分别贴附有上偏光片300和下偏光片300’。
图2所示为现有的液晶显示面板的下基板100的结构示意图。如图2所示，下基板100上设置多条数据线121和多条扫描线111，多条数据线121和多条扫描线111彼此垂直设置，交叉形成多个像素。每个像素包含薄膜晶体管130和像素电极140，每个像素电极140对应一个薄膜晶体管130，当扫描线111输入扫描信号时，薄膜晶体管130打开，显示信号通过数据线121传送给像素电极140。所有的数据线121与位于液晶显示面板外部的数据驱动集成电路(driver IC)120相连；所有的扫描线111与位于液晶显示面板外部的扫描驱动集成电路(gate IC)110相连。
为降低液晶显示面板的成本，业界已经开发出双栅线液晶显示面板，图3所示为现有双栅线液晶显示面板的下基板500的示意图。如图3所示，下基板500上设置多条扫描线511-1、511-2、511-3、511-4……，并且设置多条数据线521，扫描线511-1、511-2、511-3、511-4……与数据线521彼此垂直设置，交叉形成多个像素区域，其中每两根扫描线对应一行像素，并且每根数据线与相邻的两列像素连接。例如，第一行像素对应扫描线511-1和511-2，并且第奇数个像素的薄膜晶体管530与扫描线511-1相连，第偶数个像素的薄膜晶体管530与扫描线511-2相连。多条扫描线511-1、511-2、511-3、511-4……分别与位于液晶显示面板外部的扫描驱动集成电路(未图示)相连，并且多条数据线521分别与位于液晶显示面板外部的数据驱动集成电路(未图示)相连。由于扫描驱动集成电路的成本比数据驱动集成电路的成本低，并且扫描驱动集成电路还可以随薄膜晶体管一起集成在下基板500上，因此双栅线液晶显示面板可以大大的降低成本。
图4为如图3所示的双栅线液晶显示面板的像素结构示意图。如图4所示，扫描线511-3和扫描线511-4与数据线521交叉形成两个像素P1和P2，即数据线521左侧形成像素P1，右侧形成像素P2，现以数据线521左侧的像素P1为例进行说明像素结构。像素P1包括薄膜晶体管530和像素电极540。薄膜晶体管530包括栅极1，源极2和漏极3，其中栅极1与扫描线511-3相连，源极2与数据线521相连，并且漏极3通过过孔4与像素电极540相连。当扫描线511-3输入扫描信号时，薄膜晶体管530的栅极1打开，数据线521的信号通过薄膜晶体管530的源极2和漏极3输入到像素电极540。像素P2与像素P1的不同在于薄膜晶体管530的栅极1与扫描线511-4相连，其余结构均相同，在此不再赘述。
在薄膜晶体管530中，由于栅极金属层与漏极金属层彼此发生重叠，会因此而产生一个寄生电容Cgd，而寄生电容Cgd会对像素的跳变电压ΔVp产生较大的影响。跳变电压ΔVp的计算公式如下：
ΔVp＝{Cgd/(Clc+Cst+Cgd)}*Vg
其中，Clc为液晶产生的电容，Cst为存储电容，Cgd为寄生电容，Vg为扫描线电压。
如图4所示，像素P1产生的寄生电容用CgdL1表示，像素P2产生的寄生电容用CgdR1表示，在理想的生产工艺条件下，像素P1中薄膜晶体管530的栅极1和漏极3的重叠面积与像素P2中薄膜晶体管530的栅极1和漏极3的重叠面积相等，从而可以实现数据线521两侧的像素P1和像素P2中的寄生电容相等，即CgdL1＝CgdR1。
图5所示为现有工艺下实际生产的液晶显示面板像素结构示意图。在现有的工艺生产中，栅极与漏极由不同层金属构成，在前后不同的工艺步骤中形成，然而不同层结构的形成过程中就存在对位偏差的问题。具体而言，栅极和漏极的形成需要使用不同的掩模板对金属层进行蚀刻而形成相应的图案(pattern)，然而通常的生产工艺中均会存在一定范围的对位精度的偏差，即形成栅极的掩模板的放置与形成漏极的掩模板的放置存在对位偏差。如图5所示，在现有的双栅线液晶显示面板中，由于该对位偏差的存在，会导致在与同一根数据线521’相连的像素P1和像素P2中，薄膜晶体管530’的栅极1’与漏极3’之间地重叠面积不同，即CgdL2≠CgdR2，使得像素P1和像素P2中的薄膜晶体管产生跳变电压ΔVp不同。相邻两个单元子像素的跳变电压会有差异，显示画面出现异常。
相邻像素中的跳变电压ΔVp的不同会直接导致异常显示，且相邻像素的显示画面明暗不均匀的现象，从而对液晶显示面板的显示质量造成很大的影响，尤其是在中小尺寸双栅线液晶显示面板中，该问题尤其严重。
为解决上述问题，本发明发明人致力于研制一种具有良好显示品质的双栅线液晶显示面板，以弥补现有双栅线液晶显示面板中存在的显示缺陷。
【发明内容】
本发明就是为了解决上述技术问题而提出的，目的在于提供一种液晶显示面板，可以在减少数据驱动集成电路而降低该液晶显示面板成本的同时，有效解决显示画面明暗不均匀的现象，提高显示质量。
本发明的另一个目的在于增大像素开口率，提高液晶显示面板中薄膜晶体管的宽长比，以保证薄膜晶体管的充电能力，以优化显示效果。
为了实现上述目的，本发明的液晶显示面板，包括上基板、与所述上基板相对的下基板以及夹于所述上基板和所述下基板之间的液晶层；所述下基板上设置多条扫描线和多条数据线，所述多条扫描线和所述多条数据线彼此垂直形成多个像素，并且每一行像素由至少两根扫描线控制，每一列像素由一根数据线输入信号；所述像素中形成薄膜晶体管，所述薄膜晶体管包括栅极、源极和漏极，其中，各个像素中，由于薄膜晶体管的栅极和漏极的交叠而产生的寄生电容相同。
作为本发明的优选方案，在各个像素的薄膜晶体管中，相对于所述栅极，所述漏极均位于同一侧。
作为本发明的又一优选方案，在各个像素的薄膜晶体管中，相对于所述栅极，所述漏极均位于左侧。
作为本发明的又一优选方案，在各个像素的薄膜晶体管中，相对于所述栅极，所述漏极均位于右侧。
作为本发明的又一优选方案，所述薄膜晶体管为U型薄膜晶体管。
作为本发明的再一优选方案，相邻两根数据线彼此电连接，并且通过同一根引线与驱动集成电路相连。
作为本发明的另一优选方案，相邻两根数据线在所述液晶显示面板的第一行像素的上侧彼此电连接，并且所述相邻两根数据线在所述液晶显示面板的最后一行像素的下侧彼此电连接。
作为本发明的另一优选方案，所述驱动集成电路集成有扫描线驱动集成电路和数据线驱动集成电路。
本发明的液晶显示面板可以避免由于不同像素中薄膜晶体管产生的跳变电压不同而导致的画面明暗不均匀的现象，同时可以通过减少数据驱动集成电路大大的降低液晶显示面板的成本，并且可以通过增大薄膜晶体管的宽长比，提升液晶显示面板的显示质量。
【附图说明】
图1所示为现有的液晶显示面板的结构示意图。
图2所示为现有的液晶显示面板的下基板100的结构示意图。
图3所示为现有双栅线液晶显示面板的下基板500的示意图。
图4为如图3所示的双栅线液晶显示面板的像素结构示意图。
图5所示为现有工艺下实际生产的液晶显示面板像素结构示意图。
图6所示为根据本发明的具体实施方式的双栅线液晶显示面板的下基板600的结构示意图。
图7为图6所示的双栅线液晶显示面板的下基板600的相邻两个像素的结构示意图。
【具体实施方式】
下面参照附图详细说明本发明的具体实施方式。
图6所示为根据本发明的具体实施方式的双栅线液晶显示面板的下基板600的结构示意图。如图6所示，液晶显示面板600包括多条扫描线611-1、611-2、611-3、611-4……，以及多组数据线621-1和621-2，多条扫描线和多组数据线交叉形成多个像素，每行像素对应两根扫描线。多条扫描线611-1、611-2、611-3、611-4……，以及多组数据线621-1和621-2分别与驱动集成电路650相连。在本实施方式中，扫描线611-1、611-2、611-3、611-4……分别沿液晶面板的两侧与驱动集成电路650相连，并且扫描线611-1、611-2、611-3、611-4……，以及多组数据线621-1和621-2与同一个驱动集成电路650相连。该连接方式仅为举例说明，所有扫描线沿液晶显示面板的同一侧与驱动集成电路650相连，或者扫描线611-1、611-2、611-3、611-4……分别与扫描线驱动集成电路相连，多组数据线621-1和621-2分别与数据线驱动集成电路相连也可以。
下面以第一行像素为例进行说明下基板600的连接方式，第一行像素分别与扫描线611-1和扫描线611-2相连，其中第奇数个像素与扫描线611-2相连，第偶数个像素与扫描线611-1相连。相邻的两个像素分别与每组数据线中的数据线621-1或数据线621-2相连，例如第一行像素中的第一个像素与数据线621-1相连，第二个像素与数据线621-2相连。数据线621-1和数据线621-2彼此电连接，共同与外部的驱动集成电路650相连。
由于数据线621-1和数据线621-2彼此电连接，共同与外部的驱动集成电路650相连，因此可以通过控制与每行像素对应的扫描线的信号频率，来利用同一根引线分别为与数据线621-1和数据线621-2相连的像素输入数据信号，从而可以达到节省外部数据驱动集成电路，而大大地降低液晶显示面板成本的目的。
图7为图6所示的双栅线液晶显示面板的下基板600的相邻两个像素的结构示意图。如图7所示，扫描线611-1和扫描线611-2与数据线621-1和数据线621-2交叉构成像素P3和像素P4。每个像素包括薄膜晶体管630和像素电极640，其中薄膜晶体管630包括栅极61、源极62和漏极63。
在像素P3中，薄膜晶体管630的栅极61与扫描线611-2相连，薄膜晶体管630的源极62与数据线621-1相连，并且薄膜晶体管630的漏极63通过过孔64与像素电极640相连。当扫描线611-2输入信号时，薄膜晶体管630的栅极61打开，数据线621-1的信号通过薄膜晶体管630的源极62和漏极63输入像素电极640。在像素P4中，薄膜晶体管630的栅极61与扫描线611-1相连，薄膜晶体管630的源极62与数据线621-2相连，并且薄膜晶体管630的漏极63通过过孔64与像素电极640相连。当扫描线611-1输入信号时，薄膜晶体管630的栅极61打开，数据线621-2的信号通过薄膜晶体管630的源极62和漏极63输入像素电极640。
在本实施方式中，薄膜晶体管630与每组数据线621-1和数据线621-2两者之一连接，并且位于与该薄膜晶体管630连接的数据线的右侧，并且如图7所示，薄膜晶体管630为U型薄膜晶体管，其中薄膜晶体管630的源极62为U型，漏极63的一端插入源极62的U型的开口内，漏极63的另一端通过过孔与像素电极640电连接。并且，薄膜晶体管630的源极62的U型开口均朝右。本发明中，在各个像素中，薄膜晶体管630位于数据线621-1或数据线621-2的右侧，并且薄膜晶体管630的源极62的U型开口朝右，且漏极63均位于栅极61的右侧，这些均仅为举例说明，并不够成对于本发明的限制。
在进行生产过程中，首先图案化薄膜晶体管630的栅极61，然后在其后图案化薄膜晶体管630的源极62和漏极63。在图案化栅极61的步骤和图案化源极62和漏极63的步骤之间还存在有其他工艺步骤，在此不再赘述。
在现有生产工艺情况下，虽然图案化栅极61所用的掩模板和图案化源极62和漏极63所用的掩模板之间存在不同层图案之间的对位偏差，但是由于上述本发明中薄膜晶体管630的结构和设置方法，在不同像素中，薄膜晶体管630的栅极61和漏极63之间的交叠面积不会发生不同，从而确保在各个像素中的寄生电容Cgd相同，并根据下示公式，在各个像素的薄膜晶体管630中产生相同的跳变电压ΔVp。
ΔVp＝{Cgd/(Clc+Cst+Cgd)}*Vg
其中，Clc为液晶产生的电容，Cst为存储电容，Cgd为寄生电容，Vg为扫描线电压。当寄生电容Cgd由于不同层掩模板之间的图案的对位偏差而发生变化时，本发明可以保证该变化为一致，即同时增加相同量或者同时减小相同量，从而跳变电压ΔVp也可以随之保持一致的增加或者减小，从而根据本发明制作的双栅线液晶显示面板的画面不会由于像素内跳变电压ΔVp的不同而发生明暗不均的现象，极大的保证了显示品质，提高了画面质量。
下面参照图6和图7简要说明本发明的双栅线液晶显示面板的驱动方法。以第一行像素为例进行说明，当扫描线611-2输入扫描信号时，第一行像素中的第奇数个像素打开，此时数据线621-1输入数据信号对于第一行中的第奇数像素充电；当扫描线611-1输入扫描信号时，第一行像素中的第偶数个像素打开，此时数据线621-2输入数据信号对于第一行中的第偶数个像素充电，并依此类推。本发明中扫描线以120Hz的频率输入扫描信号，每组数据线依次为与该组数据线之一相连的像素输入数据信号，从而实现显示。
根据本发明的双栅线液晶显示面板，可以在降低数据线驱动集成电路的成本的同时，确保在每个像素内产生基本相同的跳变电压，从而避免了现有的双栅线液晶显示面板中出现的明暗不均匀的现象，极大的提高了双栅线液晶显示面板的显示质量。
另一方面，本发明的双栅线液晶显示面板的薄膜晶体管的源极为U形结构，该结构可以在保证像素开口率的同时，使得薄膜晶体管有足够大的宽长比，保证了薄膜晶体管的充电能力，确保双栅线液晶显示面板的显示质量。当然，本发明并不以此为限，凡是根据本发明的面板结构，可以确保各个像素中寄生电容相同的薄膜晶体管均可以使用，本发明优选为U型薄膜晶体管。
本领域技术人员均应了解，在不脱离本发明的精神或范围的情况下，可以对本发明进行各种修改和变型。因而，如果任何修改和变型落入所附权利要求书及其等同物的保护范围内时，认为本发明涵盖这些修改和变型。