移位缓存器的时脉除能电路以及稳压结构.pdf

本发明公开一种移位缓存器的时脉除能电路以及稳压结构。所述稳压结构具有至少一时脉除能电路，所述时脉除能电路包括一第一晶体管以及一第二晶体管。所述第一晶体管以及所述第二晶体管分别连接成一二极管结构。所述第一晶体管以及所述第二晶体管在相互反接后具有一第一端点以及一第二端点，所述第一端点耦接至一信号源，所述第二端点耦接至一偏压源。

1、  一种移位缓存器的时脉除能电路，其特征在于：包括：
一第一晶体管，连接成一二极管结构；以及
一第二晶体管，连接成一二极管结构，其中所述第一晶体管以及所述第二晶体管在相互反接后具有一第一端点以及一第二端点，所述第一端点耦接至一信号源，所述第二端点耦接至一偏压源。

2、  如权利要求1所述的移位缓存器的时脉除能电路，其特征在于：所述第一晶体管以及所述第二晶体管是由非晶硅制程所制成。

3、  如权利要求1所述的移位缓存器的时脉除能电路，其特征在于：更包括一第三晶体管，所述第三晶体管的一闸极耦接至所述第二端点。

4、  如权利要求3所述的移位缓存器的时脉除能电路，其特征在于：所述第三晶体管是由非晶硅制程所制成。

5、  如权利要求1所述的移位缓存器的时脉除能电路，其特征在于：所述信号源提供一时脉信号。

6、  一种移位缓存器的稳压结构，所述稳压结构具有至少一时脉除能电路，其特征在于：所述时脉除能电路包括：
一第一晶体管，连接成一二极管结构；以及
一第二晶体管，连接成一二极管结构，其中所述第一晶体管以及所述第二晶体管在相互反接后具有一第一端点以及一第二端点，所述第一端点耦接至一信号源，所述第二端点耦接至一偏压源。

7、  如权利要求6所述的移位缓存器的稳压结构，其特征在于：所述晶体管是由非晶硅制程所制成。

8、  如权利要求6所述的移位缓存器的稳压结构，其特征在于：更包括一第三晶体管，所述第三晶体管的一闸极耦接至所述第二端点。

9、  如权利要求8所述的移位缓存器的时脉除能电路，其特征在于：所述第三晶体管是由非晶硅制程所制成。

10、  如权利要求6所述的移位缓存器的稳压结构，其特征在于：所述信号源提供一时脉信号。

移位缓存器的时脉除能电路以及稳压结构
技术领域
本发明公开了一种移位缓存器的时脉除能电路以及稳压结构，特别是关于一种能节省面积、避免噪声以及漏电影响、减低逻辑误动作的移位缓存器的时脉除能电路以及稳压结构。
背景技术
在非晶硅(amorphous-Si，a-Si)的制程条件下，如果要实行显示器内建电路，必须考虑晶体管闸极电压应力对组件临界电压漂移的影响。因此，在移位缓存器的稳压电路设计中，闸极电压信号通常以交流的形式来代替直流信号，以减少闸极电压应力，进而获得较高的元件可靠度与寿命。
请参考图1，为一种公知技术的时脉除能电路(CK Disable Circuit)10。时脉除能电路10为一稳压电路，是利用一电容C连接至一信号源CK，藉由电容C的耦合作用，将信号源CK所产生的交流形式的时脉讯号施加在时脉除能电路10的一晶体管12的闸极，即施加在端点3。
然而，采用电容C耦合的稳压方式有几项缺点；首先，由于电容C需由两层导电层形成(通常是两层金属层)，于是电路布局所需面积变大。而且，显示面板尺寸越大，通常电容C也越大，时脉除能电路10占用的布局面积也越大。
其次，利用电容C耦合的电路，端点3必须为浮接形式，方能伴随时脉信号耦合变化。然而浮接形式的端点3容易遭受漏电、噪声影响的风险(晶体管12缺少主动偏压)。
另外，由于藉由电容C耦合的作用相当迅速，因此，端点3容易在电容C耦合的同时，产生峰值不小的突波噪声。在某些时候，这个产生的突波噪声容易引起电路逻辑误动作进而失效。
因此，现有的移位缓存器的时脉除能电路有改进的必要。
发明内容
为解决上述问题，本发明的目的在于提供一种移位缓存器的时脉除能电路以及稳压结构，能提供晶体管的稳定偏压，不受噪声影响、减低电路逻辑误动作以及减少电路占用的布局面积。
为实现上述目的，本发明采用如下技术方案：一种移位缓存器的时脉除能电路，包括一第一晶体管以及一第二晶体管。所述第一晶体管以及所述第二晶体管分别连接成一二极管结构。所述第一晶体管以及所述第二晶体管在相互反接后具有一第一端点以及一第二端点，所述第一端点耦接至一信号源，所述第二端点耦接至一偏压源。
为实现上述目的，本发明采用如下技术方案：一种移位缓存器的稳压结构，所述稳压结构具有至少一除能电路，所述除能电路包括一第一晶体管以及一第二晶体管。所述第一晶体管以及所述第二晶体管分别连接成一二极管结构。所述第一晶体管以及所述第二晶体管在相互反接后具有一第一端点以及一第二端点，所述第一端点耦接至一信号源，所述第二端点耦接至一偏压源。
与公知采用电容作为稳压电路的技术相比，本发明移位缓存器的时脉除能电路以及稳压结构具有下列优点：减少电路布局所需的面积、避免漏电以及噪声的影响、提供稳定偏压而减低电路的逻辑误动作。
以下结合附图与实施例对本发明做进一步的说明。
附图说明
图1为一种公知技术的时脉除能电路。
图2为本发明较佳实施例中的一显示装置的移位缓存器的的第N级电路。
图3为本发明较佳实施例中的移位缓存器的时脉除能电路。
图4为图3的时脉除能电路应用的较佳实施例。
具体实施方式
有关本发明的详细说明及技术内容，现就结合附图说明如下。以下实施例的说明是参考附加的图示，用于例示本发明可用于实施的特定实施例。
请参考图2以及图3，图2为本发明较佳实施例中的一显示装置的移位缓存器的的第N级电路，图3为本发明较佳实施例中的移位缓存器的时脉除能电路110。在图2中，移位缓存器的的第N级电路包括一输入薄膜晶体管102，一输出薄膜晶体管104以及一稳压结构106。所述输入薄膜晶体管102耦接于前一级的输出SR(N-1)以及所述输出薄膜晶体管104的一闸极之间。一信号源CK输入至所述输出薄膜晶体管104，用以提供一时脉信号。所述输出薄膜晶体管104的输出为SR(N)。
所述稳压结构106包括一时脉除能电路110、一XCK除能电路112以及一(N+1)除能电路114。请参考图3，所述时脉除能电路110包括一第一晶体管120、一第二晶体管122以及一第三晶体管124。所述第一晶体管120以及所述第二晶体管122分别连接成一二极管结构。所述第一晶体管1 20以及所述第二晶体管122在相互反接后具有一第一端点1以及一第二端点2，所述第一端点1耦接至所述信号源CK，所述第二端点耦接至一偏压源VSS。所述第三晶体管124的一闸极耦接至所述第二端点2。
所述第一晶体管120、所述第二晶体管122以及所述第三晶体管124由非晶硅制程制造。
图3中的所述时脉除能电路110也可以应用至图2中的所述XCK除能电路112，此不再赘述。与所述时脉除能电路110不同的是，所述XCK除能电路112的一第一端点(未图示)耦接至一信号源XCK。至于所述XCK除能电路112的一第二端点(未图示)同样耦接至所述偏压源VSS。
此外，图2的所述时脉除能电路110、所述XCK除能电路112以及所述(N+1)除能电路114皆耦接至所述输出薄膜晶体管104的闸极以及所述输出薄膜晶体管104的输出SR(N)。
图3的所述时脉除能电路110使用两个二极管形式且互相反接的所述第一晶体管120以及所述第二晶体管122，由于所述第一晶体管120以及所述第二晶体管122为主动组件，因此可持续对所述第二端点2偏压，使所述第二端点2具有更稳定的波形，不易遭受漏电以及噪声的干扰。而且不论所述信号源CK所提供的时脉讯号为高准位或低准位，所述第二端点2可以经由二极管形式的所述第一晶体管120以及所述第二晶体管122提供稳定的偏压。也因为所述第二端点2具有稳定的波形，能避免突波发生而影响电路逻辑运作。
此外，对于中、小尺寸的面板而言，面板边框会是一个重要的规格项目之一，也就是说，面板面积是重要的考虑之一。相较于公知使用电容时布局所需的面积，本发明采用所述第一晶体管120以及所述第二晶体管122两个晶体管的方式，可节省电路布局面积。
请参考图4，为图3的时脉除能电路110应用的较佳实施例。信号源CK_out耦接至所述第一端点1以及所述第二晶体管122的闸极。所述第一晶体管120以及所述第二晶体管122可持续对所述第二端点2偏压，使所述第二端点2具有更稳定的波形，以对耦接至所述第二端点2的其它晶体管的闸极提供稳定的偏压。
本发明移位缓存器的时脉除能电路以及稳压结构，经过理论推导与实际测量数据显示，当电路操作时，晶体管闸极电压应力的影响相当轻微，可以减缓电路在高温操作后临界电压飘移的程度，对于可靠度试验并无明显的不良影响。
与公知采用电容作为稳压电路的技术相比，本发明移位缓存器的时脉除能电路以及稳压结构具有下列优点：减少电路布局所需的面积、避免漏电以及噪声的影响、提供稳定偏压而减低电路的逻辑误动作。
虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何本领域的技术人员，在不脱离本发明的精神和范围内，当可作个种更动与润饰，因此本发明的保护范围当视所附的权利要求所界定者为准。