《芯片布置及用于制造芯片布置的方法.pdf》由会员分享，可在线阅读，更多相关《芯片布置及用于制造芯片布置的方法.pdf（32页珍藏版）》请在专利查询网上搜索。
1、10申请公布号CN104229720A43申请公布日20141224CN104229720A21申请号201410244973X22申请日2014060413/910,13320130605USB81B7/02200601B81C1/0020060171申请人英特尔移动通信有限责任公司地址德国诺伊比伯格72发明人T迈尔G奥夫纳C穆勒R马恩科波夫C盖斯勒A奥古斯丁74专利代理机构上海专利商标事务所有限公司31100代理人张东梅54发明名称芯片布置及用于制造芯片布置的方法57摘要本发明公开了芯片布置及用于制造芯片布置的方法。根据本发明的芯片布置可包括模制化合物；以及至少部分地嵌入到模制化合物中的微。
2、机电系统器件。通过本发明的方案可提供包括可具有小的横向范围、小的高度和/或厚度的经封装的MEMS器件的芯片布置。30优先权数据51INTCL权利要求书2页说明书19页附图10页19中华人民共和国国家知识产权局12发明专利申请权利要求书2页说明书19页附图10页10申请公布号CN104229720ACN104229720A1/2页21一种芯片布置，包括模制化合物；以及微机电系统器件，所述微机电系统器件至少部分地嵌入到模制化合物中。2如权利要求1所述的芯片布置，其特征在于，所述模制化合物包括塑性材料。3如权利要求1所述的芯片布置，其特征在于，所述模制化合物包括树脂。4如权利要求3所述的芯片布置，其。
3、特征在于，所述树脂包括环氧树脂。5如权利要求1所述的芯片布置，其特征在于，所述模制化合物具有第一侧和与第一侧相对的第二侧，所述芯片布置进一步包括设置在模制化合物的第一侧处的至少一个电连接器。6如权利要求5所述的芯片布置，其特征在于，所述至少一个电连接器包括至少一个焊球。7如权利要求5所述的芯片布置，其特征在于，所述至少一个电连接器包括焊球的球栅阵列。8如权利要求5所述的芯片布置，其特征在于，还包括配置成将微机电系统电耦合至至少一个电连接器的互连结构。9如权利要求8所述的芯片布置，其特征在于，所述互连结构包括穿过微机电系统器件的至少一部分延伸的至少一个通孔。10如权利要求8所述的芯片布置，其特征。
4、在于，所述互连结构包括设置在模制化合物的第一侧、模制化合物的第二侧或以上两者处的重分布结构。11如权利要求8所述的芯片布置，其特征在于，所述互连结构包括穿过模制化合物的至少一部分延伸的至少一个通孔。12如权利要求11所述的芯片布置，其特征在于，所述至少一个通孔从模制化合物的第一侧延伸至模制化合物的第二侧。13如权利要求11所述的芯片布置，其特征在于，所述至少一个通孔毗邻微机电系统器件横向地设置。14如权利要求1所述的芯片布置，其特征在于，还包括至少部分地嵌入到模制化合物中的至少一个半导体芯片。15如权利要求14所述的芯片布置，其特征在于，所述微机电系统器件的横向范围小于或等于所述至少一个半导体。
5、芯片的横向范围。16如权利要求14所述的芯片布置，其特征在于，所述至少一个半导体芯片毗邻微机电系统器件横向地设置。17如权利要求14所述的芯片布置，其特征在于，所述微机电系统器件和至少一个半导体芯片排列成管芯堆叠。18如权利要求17所述的芯片布置，其特征在于，所述微机电系统器件横向地设置在所述至少一个半导体芯片的边界内。19如权利要求14所述的芯片布置，其特征在于，所述至少一个半导体芯片包括逻辑芯片、专用集成电路、无源器件和有源器件中的至少一个。20如权利要求14所述的芯片布置，其特征在于，还包括配置成将微机电系统器件电耦合至至少一个半导体芯片的第二互连结构。权利要求书CN104229720A。
6、2/2页321如权利要求20所述的芯片布置，其特征在于，所述第二互连结构包括穿过微机电系统器件的至少一部分延伸的至少一个通孔。22如权利要求20所述的芯片布置，其特征在于，所述模制化合物具有第一侧和与第一侧相对的第二侧，以及其中所述第二互连结构包括设置在模制化合物的第一侧或模制化合物的第二侧或以上两者处的重分布结构。23如权利要求20所述的芯片布置，其特征在于，所述第二互连结构包括穿过至少一个半导体芯片的至少一部分延伸的至少一个通孔。24如权利要求20所述的芯片布置，其特征在于，所述微机电系统器件和至少一个半导体芯片排列成管芯堆叠，以及其中所述第二互连结构包括设置在至少一个半导体芯片和微机电系。
7、统器件之间的至少一个导电互连。25一种用于制造芯片布置的方法，所述方法包括在载体上设置微机电系统器件；以及将所述所述微机电系统器件至少部分地嵌入到模制化合物中。权利要求书CN104229720A1/19页4芯片布置及用于制造芯片布置的方法技术领域0001各个方面涉及芯片布置和用于制造芯片布置的方法。背景技术0002芯片或管芯可在分布和/或与其他电子组件集成之前被封装。封装芯片或管芯可包括将芯片包封或嵌入到材料中，并且可进一步包括例如，通过电接触例如，形成于芯片封装的外部上提供到经包封或经嵌入的芯片的接口。芯片封装可保护经嵌入的芯片不受环境气氛和/或污染物的影响、对经嵌入的芯片提供机械支持、散发。
8、经嵌入的芯片中的热量、以及降低对经嵌入的芯片的机械损伤，但是芯片封装的其他用途也是可能的。0003由于对更大功能和特性的芯片封装的需求增加，可封装包括传感器、振荡器、表面声波SAW结构、体声波BAW结构和/或其它微机电系统MEMS结构的芯片。此类芯片还可被称为MEMS器件。包括MEMS器件的芯片封装可具有大的厚度和/或大的横向范围还可被称为“封装覆盖区域”。这种芯片封装对于未来技术节点可能使不合需的，未来技术节点似乎显示向更小厚度和/或更小封装覆盖区域的趋势。可能需要封装MEMS器件的新的方法。发明内容0004提供一种芯片布置，该芯片布置可包括模制化合物；以及至少部分地嵌入在模制化合物中的微机。
9、电系统器件。0005提供一种用于制造芯片布置的方法，该方法可包括在载体上设置微机电系统器件；以及将微机电系统器件至少部分地嵌入到模制化合物中。0006附图简述0007在附图中，相同的附图标记在不同图中一般指示相同部分。这些附图不一定按比例绘制，而是一般着重于说明本发明的原理。在以下描述中，参照下面的附图描述本发明的多个方面，其中0008图1A示出了包括衬底、毗邻半导体芯片横向设置并且在衬底上的微机电系统MEMS器件以及耦合至MEMS器件和半导体芯片的引线接合的集成电路IC封装。0009图1B示出了包括衬底、设置在衬底上的半导体芯片和设置在半导体芯片上的MEMS器件的IC封装。0010图2示出了。
10、包括模制化合物和至少部分地嵌入在模制化合物中的MEMS器件的芯片布置。0011图3示出了包括模制化合物、至少部分地嵌入到模制化合物中的MEMS器件、至少一个电连接器以及配置成将MEMS器件电耦合至至少一个电连接器的互连结构的芯片布置。0012图4示出了包括模制化合物、至少部分地嵌入到模制化合物中的MEMS器件和至少一个半导体芯片的芯片布置，其中MEMS器件和至少一个半导体芯片彼此相邻地横向设置。说明书CN104229720A2/19页50013图5和图6示出了包括模制化合物、至少部分地嵌入到模制化合物中的MEMS器件和至少一个半导体芯片的芯片布置，其中MEMS器件和至少一个半导体芯片被布置成管。
11、芯堆叠。0014图7示出了包括MEM器件和至少部分地嵌入到模制化合物中的多个半导体芯片、以及设置在模制化合物的第一侧处的至少一个第二半导体芯片的芯片布置。0015图8示出了包括MEM器件和至少部分地嵌入到模制化合物中的多个半导体芯片、以及设置在模制化合物的第一侧处的至少一个第二半导体芯片的芯片布置，其中MEMS器件包括盖层。0016图9示出了用于制造芯片布置的方法。0017描述0018以下详细描述中对附图进行参考，附图通过图解说明示出了可在其中实施本发明的具体细节和方面。足够详细地描述了这些方面以使本领域的技术人员能实施本发明。可利用其它方面，并且可作出结构的、逻辑的和电气的改动，而不背离本发。
12、明的范围。各个方面不一定是互斥的，因为可将一些方面与一个或多个其它方面组合以形成新的方面。针对结构和装置描述了多个方面，并且针对方法描述了多个方面。可以理解，结合结构或装置描述的一个或多个例如全部方面可等同地适用于方法，反之亦然。0019在本申请中使用词“示例性”以表示“作为示例、实例或图解说明”。在本申请中被描述为“示例性”的任何方面或设计不一定被解释为相对于其它方面或设计为优选的或有优势的。0020在本申请中用于描述在一侧或表面“上方”形成特征例如层的词“在上方”可用于表示该特征例如层可“直接”形成在所指的侧或表面上方，例如与所指的侧或表面直接接触。在本申请中用于描述在一侧或表面“上方”形。
13、成特征例如层的词“在上方”可用于表示该特征例如层可“间接”形成在所指的侧或表面上方，其中在所指的侧或表面与所形成的层之间设置有一个或多个附加的层。0021类似地，在本申请中用于描述特征设置在另一个特征上方例如层“覆盖”侧或表面的词“覆盖”可用于表示该特征例如层可设置在所指的侧或表面上方并与所指的侧或表面直接接触。在本申请中用于描述特征设置在另一个特征上方例如层“覆盖”侧或表面的词“覆盖”可用于表示该特征例如层可设置在所指的侧或表面上方并与所指的侧或表面不直接接触，其中在所指的侧或表面与该覆盖层之间布置有一个或多个附加的层。0022在本申请中使用的用于描述特征连接至至少另一所指特征的术语“耦合”。
14、和/或“电耦合”和/或“连接”和/或“电连接”不意味着表示该特征和至少另一所指特征必须直接耦合或连接到一起；可在该特征与至少另一所指特征之间设置介于中间的特征。0023可参考所描述的附图的定向来使用诸如“上”、“下”、“顶”、“底”、“左手侧”、“右手侧”等等之类的方向术语。因为附图的组件可按照多个不同的定向来定位，所以该方向术语用于说明目的而不是限制性的。将理解，可作出结构或逻辑上的改变，而不背离本发明的范围。0024微机电系统MEMS器件例如，包括传感器、加速度计、振荡器、表面声波SAW结构、体声波BAW结构和/或其他MEMS结构的芯片的使用可在全球半导体业务中增长。说明书CN104229。
15、720A3/19页6例如，MEMS器件在移动通信例如，在移动电话、全球定位系统GPS模块等中、计算例如，在平板计算机中以及其他行业中越来越多地使用。0025MEMS器件可与半导体芯片一起使用。半导体芯片可包括，或者可以是，逻辑芯片、专用集成电路ASIC、存储器芯片、有源器件例如，晶体管、以及无源器件例如，电阻器和/或电容器和/或电感器中的至少一个。例如，半导体芯片例如，有源器件、逻辑芯片和/或ASIC可控制MEMS器件的操作。作为另一示例，来自MEMS器件的数据例如，测量值可被提供至半导体芯片例如，存储器芯片和/或无源器件。0026随着行业趋势朝着更小和/或单个集成电路IC封装发展，MEMS器。
16、件可例如，和半导体芯片一起被封装成IC封装或一部分。在包括MEMS器件的现今的IC封装中最广泛使用的封装技术可以是引线接合。0027图1A示出IC封装100，该IC封装100包括衬底102、毗邻半导体芯片106横向设置并且在衬底102上的MEMS器件14、和电连接至MEMS器件104和半导体芯片106的引线接合112A、112B、112C。0028可通过层压或挤压工艺形成的IC封装100的衬底102可包括层压材料还可被称为“叠层”，或可由层压材料组成。作为另一示例，衬底102可包括含填充材料例如，玻璃纤维的环氧聚合物，或可由包含填充材料例如，玻璃纤维的环氧聚合物组成。作为又一示例，衬底102可。
17、包括FR4和/或双马来酰亚胺三嗪BISMALEIMIDETRIAZINE，BT，或可由FR4和/或双马来酰亚胺三嗪BT组成。作为再一示例，衬底102可包括有机树脂和/或陶瓷材料，或可由有机树脂和/或陶瓷材料组成。0029衬底102可具有第一侧102A和与第一侧相对的第二侧102B。如图1A所示，MEMS器件104和半导体芯片106可设置在衬底102的第一侧102A处例如，设置在第一侧102A上或之上。IC封装100可包括设置在衬底102的第二侧102B处的至少一个电连接器108例如，至少一个焊球。MEMS器件104和/或半导体芯片106可通过引线接合112A、112B、112C和重分布层RDL。
18、110电连接至至少一个电连接器108例如，至少一个焊球。RDL110可部分地或完全地设置在衬底102内，并且可将电连接从MEMS器件104和/或半导体芯片106重新分布和/或重新映射至至少一个电连接108。0030IC封装100可包括引线接合112A，引线接合112A可使MEMS器件104和半导体芯片106彼此电连接。引线接合112A可以是半导体芯片106向MEMS器件104提供电信号，例如，以控制MEMS器件104的操作的手段，和/或MEMS器件104向半导体芯片106提供电信号例如，数据，例如，测量值的手段。0031IC封装100可包括引线接合112B，引线接合112B可例如经由设置在衬底。
19、102的第一侧102A处例如，设置在第一侧102A上或之上的至少一个导电焊盘114将半导体芯片106电连接至RDL110。0032IC封装100可包括引线接合112C，引线接合112C可例如经由设置在衬底102的第一侧102A处例如，设置在第一侧102A上或之上的至少一个导电焊盘114将MEMS器件104电连接至RDL110。0033引线接合112A、112B、112C、至少一个导电焊盘114、RDL110、以及至少一个电连接器108可为MEMS器件104和/或半导体芯片106提供接口例如，电接口。换句话说，可经由至少一个电连接器108、RDL110、至少一个导电焊盘114、以及引线接合112。
20、A、112B、说明书CN104229720A4/19页7112C与MEMS器件104和/或半导体芯片106交换信号例如，电信号、电源电位、接地电位等。0034IC封装100可包括盖层116，盖层116可将MEMS器件104和半导体芯片106密封和/或屏蔽在腔118中。换句话说，MEMS器件104和/或半导体芯片106可容纳在盖层116中，并且可具有至少设置在MEMS器件104和/或半导体芯片106和/或引线接合112A、112B、112C上的余量MARGIN例如，间隙，例如，空气间隙。0035尽管引线接合封装技术可广泛地用于IC封装100例如，作为用于MEMS器件104和/或半导体芯片106的。
21、接口的一部分，然而形成引线接合112A、112B、112C的每个引线接合所需的时间可能较慢。例如，这是由于需要为引线接合112A、112B、112C的每个引线接合形成点对点连接造成的。这可能又增加了制造IC封装100所需的时间。0036此外，通过引线接合112A和/或引线接合112B和/或引线接合112C提供的互连的长度可能较长。引线接合112A、112B、112C的增加的长度可导致引线接合112A、112B、112C的的电性能降低例如，降低的电阻率、电导率、感应率，电容，并因此导致IC封装100的电性能降低。IC封装100的降低的电性能可能不适用于未来的技术节点，未来的技术节点可能需要MEM。
22、S器件104和/或半导体芯片106借助于具有可靠电性能的接口接触例如，电接触。0037更进一步，MEMS器件104、半导体芯片106和引线接合112A、112B、112C可能占据衬底102上的区域。这可增加IC封装100的横向范围L例如，覆盖区域。在其中IC封装100可包括多个半导体芯片106和/或多个MEMS器件104的示例中，增加的覆盖区域L可能更为显著。例如，IC封装100可包括，或可以是惯性测量单元IMU，惯性测量单元IMU可包括彼此靠近设置并且在衬底102上的配置为加速度计的MEMS器件104、配置为陀螺仪的另一MEMS器件104、和至少一个半导体芯片106例如，逻辑芯片、ASIC、。
23、无源器件。再进一步，IC封装100的高度H由于可容纳在IC封装100的盖层116内的例如引线接合112A、112B、112C的弧线ARC例如，环，例如，线环和/或余量例如，间隙，例如空气间隙而增加，该余量可设置在MEMS器件104和/或半导体芯片106和/或引线接合112A、112B、112C上。因此，IC封装100所占据的覆盖区域L和/或IC封装100的厚度例如，高度H可能是较大的，并且可能不适用于未来技术节点，未来技术节点似乎显示出向更小厚度和/或更小封装覆盖区域的趋势。0038图1B示出了IC封装101，IC封装101包括衬底102、设置在衬底102上的半导体芯片106、以及设置在半导体。
24、芯片106上的MEMS器件104。0039图1B中的与图1A中相同的附图标记表示与图1A相同或相似的元件。因此，这里将不再次详细描述这些元件；请参考以上描述。以上关于图1A中所示的IC封装100描述的多个考虑因素可类似地对图1B中所示的IC封装101有效。下面描述图1B和图1A之间的区别。0040在图1B所示的IC封装101中，MEMS器件104可设置在半导体芯片106上例如，堆叠和/或安装在半导体芯片106上。在此类示例中，与图1A所示的IC封装100相比，IC封装101的覆盖区域L可减小。0041然而，引线接合112A、112B、112C可能仍占据衬底102上的区域和/或可能仍包括弧线例如。
25、，环，例如，线环。此外，在设置在半导体芯片106和/或引线接合112A、112B、说明书CN104229720A5/19页8112C上的MEMS器件104上可能仍然设置有余量例如，间隙，例如，空气间隙。因此，将MEMS器件104设置例如，堆叠和/或安装在半导体芯片106上，同时减少IC封装101的覆盖区域表示为图1B中的横向范围L，可能增加IC封装101的高度和/或厚度在图1B中表示为高度H。更进一步，将MEMS器件104设置例如，堆叠和/或安装在半导体芯片106上可防止另一半导体芯片106的堆叠。因此，IC封装101可能不适用于可包括多个半导体芯片106的IC封装和/或可能需要更小厚度的IC。
26、封装。0042可使用倒装芯片封装代替在IC封装100和101中使用的引线接合112A、112B、112C。在此类示例中，可根据最严格的设计规则选择衬底102。通常，最严格的设计规则可应用于半导体芯片106例如，逻辑芯片、ASIC，并且这可导致使用高成本的衬底102。在此类示例中，MEMS器件104可占据高成本衬底102上的区域，该区域可另外用于附加的电路或被消除以减少IC封装的覆盖区域。即使MEMS器件104可设置例如，堆叠和/或安装在倒装芯片封装中的半导体芯片106例如，逻辑芯片、ASIC上，包括倒装芯片封装的IC封装的高度和/或厚度也可能较大。0043代替IC封装100和101中使用的引线。
27、接合112A、112B、112C，MEMS器件104可包括硅通孔TSV，硅通孔可穿过MEMS器件104的至少一部分延伸。然而，形成TSV可招致高昂的制造成本。并且，TSV可遭受低的生产率。0044鉴于上述考虑因素，可识别以下需求0045可能需要提供包括可具有小的横向范围例如，小的覆盖区域的经封装的MEMS器件的芯片布置。0046可能需要提供包括可具有小的高度和/或厚度的经封装的MEMS器件的芯片布置。0047可能需要提供包括可借助于具有可靠电性能例如，较低的电阻和/或电容/或感应率的互连接触例如，电接触的经封装的MEMS器件的芯片布置。0048可能需要提供包括可在短持续时间中制造的经封装的ME。
28、MS器件的芯片布置。0049例如，此类芯片布置可通过图2所示的芯片布置200提供。0050图2示出了包括模制化合物202和至少部分地嵌入在模制化合物202中的MEMS器件204的芯片布置200。0051作为示例，仅示出一个MEMS器件204，然而MEMS器件204的数量可大于一个，并且例如可以为两个、三个、四个、五个等。例如，芯片布置200可包括多个MEMS器件204，例如，多个MEMS器件204可彼此相邻横向设置。0052MEMS器件204可包括半导体衬底，半导体衬底可包括半导体材料，或可由半导体材料组成。半导体材料可包括，或可以是，从材料的组中选择的至少一种材料，该组由硅、锗、氮化镓、砷化。
29、镓和碳化硅组成，但其他材料也是可能的。0053MEMS器件204可具有第一侧204A和与第一侧204A相对的第二侧204B。MEMS器件204可进一步具有至少一个侧壁204C。MEMS器件204可包括可设置在MEMS器件204的第一侧204A处的至少一个导电触点204D。MEMS器件204的至少一个导电触点204D可包括，或可以是，焊盘例如，接合和/或接触焊盘。MEMS器件204的至少一个导电触点204D可为MEMS器件204提供接口例如，电接口。换句话说，可经由至少一个导电触点204D与MEMS器件204交换信号例如，电信号、电源电位、接地电位等。0054MEMS器件204可包括可设置在ME。
30、MS器件204的第一侧204A处的至少一个MEMS说明书CN104229720A6/19页9结构204E。作为示例，仅示出两个MEMS结构204E，然而MEMS结构204E的数量可以是一个，或可大于两个，并且例如可以为三个、四个、五个等。可设置至少一个MEMS结构204E的MEMS器件204的第一侧204A可被称为MEMS器件204的有源侧。0055至少一个MEMS结构204E可包括，或可以是，传感器、加速度计、振荡器、表面声波SAW结构、体声波BAW结构中的至少一个，但其他MEMS结构也是可能的。0056MEMS器件204可包括盖层204F。盖层204F可配置成将至少一个MEMS结构204E。
31、封装到例如腔204G内。盖层204F可将至少一个MEMS结构204E密封和/或屏蔽在例如腔204G内。盖层204F可密封和/屏蔽至少一个MEMS结构204E不受例如湿气、灰尘和/或机械损坏。盖层204F可通过设置在盖层204F的周边的密封物密封至少一个MEMS结构204E。在图2所示的示例中，至少一个导电触点204D可以是盖层204F可密封至少一个MEMS结构204E的手段。在另一示例中，除至少一个导电触点204D之外结构可以是盖层204F可密封至少一个MEMS结构204E的手段。0057盖层204F可设置在MEMS器件204的第一侧204A例如，有源侧的至少一部分上。例如，在图2所示的芯片布。
32、置200中，盖层204F可设置在MEMS器件204的第一侧204A的横向范围上。在另一示例中，盖层204F可设置在MEMS器件204的第一侧204A的一部分上，且MEMS器件204的第一侧204A的另一部分可不受盖层204F约束。0058盖层204F可包括半导体衬底，半导体衬底可包括半导体材料，或可由半导体材料组成。半导体材料可包括，或可以是，从材料的组中选择的至少一种材料，该组由硅、锗、氮化镓、砷化镓和碳化硅组成，但其他材料也是可能的。作为另一示例，盖层204F可包括从材料的组中选择的至少一种材料，或可由从材料的组中选择的至少一种材料组成。材料的组包括硅、氧化物例如，氧化硅、氮化物例如，氮化。
33、硅、聚酰亚胺、金属例如，铜、金属合金例如，包括铜的合金和金属叠层，但其他材料也是可能的。0059如上所述，MEMS器件204可至少部分地嵌入到模制化合物202中。本文所使用的“至少部分地嵌入”可表示模制化合物202可从至少一个侧壁204C例如，从所有侧壁204C和第二侧204B包围例如，覆盖MEMS器件204。“至少部分地嵌入”还可表示模制化合物202可从所有侧与盖层204F是否存在无关覆盖MEMS器件204。换句话说，“至少部分地嵌入”可表示模制化合物202可从至少一个侧壁204C例如，从所有侧壁204C、第一侧204A和第二侧204B包围例如，覆盖MEMS器件204。换言之，“至少部分地嵌。
34、入”可表示模制化合物202可从所有侧包围例如，完全包围，例如，完全覆盖MEMS器件204。0060模制化合物202可包括至少一种聚合物，或由至少一种聚合物组成。模制化合物202可包括塑性材料，或由塑性材料组成。模制化合物202的塑性材料可包括热固性模制化合物例如，树脂，例如，环氧树脂，或可由热固性模制化合物例如，树脂，例如，环氧树脂组成。作为另一示例，模制化合物202的塑性材料可包括热塑性塑料例如，高纯度含氟聚合物，或可由热塑性塑料例如，高纯度氟聚合物组成。模制化合物202可包括填充材料例如，包括氧化硅填料、玻璃填料、玻璃纤维织物、橡胶、聚合物和金属颗粒中的至少一种，或由二氧化硅填料、玻璃填料。
35、、玻璃纤维织物、橡胶、聚合物和金属颗粒中的至少一种组成。模制化合物202的填充率可表示填充材料占据的模制化合物202的总体积的百分比，该填充率可大于或等于大约80，例如，在大约80到90的范围内。在另一示例中，模制化合物202的填充率可大于或等于大约90。与图1A和图1B所示的衬底说明书CN104229720A7/19页10102相反，模制化合物202可不受层压材料的约束并且可例如通过模制工艺例如，压模流COMPRESSIONMOLDFLOW工艺和/或模制板冲压MOLDSHEETPRESSING工艺形成，而不是层压工艺。例如，模制化合物202可通过压模流工艺由液态模制化合物即，呈液态的模制化合。
36、物形成。作为另一示例，模制化合物202可通过模制板冲压工艺由模制板即，以薄板形式的模制化合物，例如刚性板形成。0061例如，图2中所示的芯片布置200可配置成芯片封装。换句话说，MEMS器件204可封装在模制化合物202中。例如，图2所示的芯片布置200可配置成嵌入式晶片级球栅阵列EWLB封装。换句话说，MEMS器件204可利用EWLB工艺流封装在模制化合物202中。0062可至少部分地嵌入到模制化合物202内的MEMS器件204可设置有接口，可通过该接口与MEMS器件204交换信号例如，电信号、电源电位、接地电位等。图3示出了包括这种接口的芯片布置。0063图3示出了芯片布置300，芯片布置。
37、300包括模制化合物202、至少部分地嵌入到模制化合物202中的MEMS器件204、至少一个电连接器302、以及配置成将MEMS器件204电耦合至至少一个电连接器302的互连结构304。0064图3中的与图2中相同的附图标记表示与图2相同或相似的元件。因此，这里将不再次详细描述这些元件；对以上描述进行参考。下面描述图3和图2之间的区别。0065模制化合物202可具有第一侧202A和与第一侧202A相对的第二侧202B。例如，模制化合物202的第一侧202A可以是芯片布置300的正面。例如，模制化合物202的第二侧202B可以是芯片布置300的背面。0066在图3所示的芯片布置300中，MEMS。
38、器件204的第一侧204A例如，有源侧面向的方向可与模制化合物202的第一侧202A可面向的方向相同。在另一示例中，MEMS器件204的第一侧204A例如，有源侧面向的方向可与模制化合物202的第一侧202A可面向的方向相反。0067芯片布置300可包括设置在模制化合物202的第一侧202B处例如，设置在第一侧202B上或之上的至少一个电连接器302。至少一个电连接器302可包括从导电材料的组中选择的至少一种导电材料，或可由从导电材料的组中选择的至少一种导电材料组成。导电材料的组可由金属或金属合金组成。例如，至少一个电连接器302可由焊接材料例如，锡、银和铜的合金组成。作为另一示例，至少一个电。
39、连接器302可由铜、钯、钛、钨、镍、金，铝、或导电膏、或包含所列金属中的至少一个的叠层或合金组成。0068至少一个电连接器302可包括，或可以是，球例如，焊料球、凸起例如，焊球以及柱例如，铜柱中的至少一个。至少一个电连接器302可包括，或可以是，焊球的球栅阵列BGA。至少一个电连接器302可为芯片布置300提供接口。换句话说，可经由至少一个电连接器302例如，焊球的BGA与MEMS器件204交换信号例如，电信号、电源电位、接地电位等。0069芯片布置300可包括互连结构304，互连结构304可配置成将MEMS器件204电耦合至至少一个电连接器302。例如，互连结构304可将电连接从MEMS器件。
40、204例如，从MEMS器件204的第一侧204A重新分布和/或重新映射至至少一个电连接器302例如，焊球的BGA。因此，可经由至少一个电连接器302例如，焊球的BGA和互连结构304与MEMS器件204交换信号例如，电信号、电源电位、接地电位等。说明书CN104229720A108/19页110070例如，互连结构304可包括至少一种导电材料例如，至少一种金属和/或金属合金，或可由至少一种导电材料例如，至少一种金属和/或金属合金组成。至少一种导电材料可从导电材料的组中选择。导电材料的组可由铝、钨、钛、铜、镍、钯和金或导电膏填充有导电颗粒的聚合物组成，但其他导电材料也是可能的。0071互连结构3。
41、04可包括至少一个通孔304A，至少一个通孔304A可穿过MEMS器件204的至少一部分延伸。例如，在图3所示的芯片布置300中，互连结构304的至少一个通孔304A可穿过MEMS器件204的盖层204F的至少一部分延伸。在另一示例中，互连结构304的至少一个通孔304A可穿过MEMS器件204的主体的至少一部分即，MEMS器件204而不是盖层204F的一部分延伸。如图3所示，互连结构304的至少一个通孔304A可电耦合至MEMS器件204的至少一个导电触点204D。0072在图3所示的芯片布置300中，模制化合物202可从至少一个侧壁204C例如，从所有侧壁204C和第二侧204B包围MEM。
42、S器件204。在另一示例例如，其中模制化合物202可从所有侧覆盖MEMS器件204的盖层204F中，模制化合物202可从至少一个侧壁204C例如，从所有侧壁204C、第一侧204A例如，有源侧、和第二侧204B包围MEMS器件204。在此类示例中，互连结构304的至少一个通孔304A可穿过模制化合物202的至少一部分延伸例如，到模制化合物202的第一侧202A，例如，穿过从MEMS器件204的第一侧204A例如，有源侧包围MEMS器件204的模制化合物202的一部分。0073如图3所示，互连结构304可包括设置在模制化合物202的第一侧202A处例如，设置在第一侧202A上或之上的重分布结构3。
43、04B。重分布结构304B可包括，或可以是重分布层RDL。如上所述，模制化合物202的第一侧202A例如可以是芯片布置300的正面。因此，设置在模制化合物202的第一侧202A处例如，设置在第一侧202A上或之上的互连结构304的重分布结构304B可包括，或可以是，正面的RDL。互连结构304的重分布结构304B可部分地或完全地设置在绝缘层306中，绝缘层306设置在模制化合物202的第一侧202A处例如，设置在第一侧202A上或之上。绝缘层306可包括，或可以是，介电层和焊接停止层中的至少一个。0074互连结构304的重分布结构304B例如，RDL可包括，或可以是，单级例如，单层RDL。例如。
44、，重分布结构304B可包括或可以是单极RDL，该单极RDL可包括设置在绝缘层306内的单个金属层，绝缘层306可包括两个或多个介电层，或可由两个或多个介电层组成。互连结构304的重分布结构304B例如，RDL可包括或可以是多级例如，多层RDL。例如，重分布层304B可包括或可以是多级RDL，该多级RDL可包括设置在绝缘层306内的至少两个金属层，绝缘层306可包括三个或多个介电层，或可由三个或多个介电层组成。0075例如，图3中所示的芯片布置300可配置成芯片封装。换句话说，MEMS器件204可封装在模制化合物202内，并且可设置有到MEMS器件204的接口。到MEMS器件204的接口可包括或。
45、可以是至少一个电连接器302例如，焊球的BGA和互连结构304例如，至少一个通孔304A和/或重分布结构304B。0076例如，图3所示的芯片布置300可配置成嵌入式晶片级球栅阵列EWLB封装。换句话说，MEMS器件204可嵌入到模制化合物202中，并且可通过EWLB工艺流设置有至少一个电连接器302例如，焊球的BGA和互连结构304例如，至少一个通孔304A和/或重分布结构304B。说明书CN104229720A119/19页120077如图3所示，MEMS器件204例如，MEMS器件204的第一侧204A和至少一个电连接器302之间的距离可以很小。因此，配置成将MEMS器件204电耦合至至。
46、少一个电连接器302的互连结构304的长度可以很短。因此，由芯片布置300提供的效果可以是到MEMS器件204的互连的可靠的电性能例如，较低的电阻和/或电容和/或感应率。0078如图3所示，配置成将MEMS器件204电耦合至至少一个电连接器302的互连结构304可包括重分布结构304B例如，RDL，与图1A和图1B所示的引线接合112A、112B、112C相比，重分布结构304B可具有更可靠的电性能例如，较低的电阻和/或电容和/或感应率因此，由芯片布置300提供的效果可以是到MEMS器件204的互连的可靠的电性能例如，较低的电阻和/或电容和/或感应率。0079如图3所示，配置成将MEMS器件2。
47、04电耦合至至少一个电连接器302的互连结构304可包括例如可限制在MEMS器件204的横向范围内的至少一个通孔304A和/或重分布结构304B例如，RDL。因此，由芯片布置300提供的效果可以是具有小横向范围例如，小覆盖区域的芯片布置。0080模制化合物202的高度可被研磨至可基本上等于MEMS器件204的厚度的厚度。因此，由芯片布置300提供的效果可以是包括具有小的高度和/或厚度的经封装的MEMS器件204的芯片布置。0081如上所示，芯片布置300可配置成EWLB封装。因此，由芯片布置300提供的效果可以是包括可在短的持续时间中制造的经封装的MEMS器件204的芯片布置。0082如上所述。
48、，MEMS器件可与半导体芯片一起使用。例如，MEMS器件的操作可通过半导体芯片控制。作为另一示例，来自MEMS器件的数据例如，测量值可被提供至半导体芯片。因此，图2和3所示的MEMS器件204可与至少一个半导体芯片一起被封装。图4示出了这种芯片布置。0083图4示出了芯片布置400，芯片布置400包括模制化合物202、至少部分地嵌入到模制化合物202中的MEMS器件204和至少一个半导体芯片402，其中MEMS器件204和至少一个半导体芯片402彼此毗邻地横向设置。0084图4中的与图3中相同的附图标记表示与图3相同或相似的元件。因此，这里将不再次详细描述这些元件；对以上描述进行参考。以上关于。
49、图3中所示的芯片布置300描述的多个效果可类似地对图4中所示的芯片布置400有效。下面描述图4和图3之间的区别。0085作为示例，仅示出一个半导体芯片402，然而，至少部分地嵌入到模制化合物202中的半导体芯片402的数量可大于一个，并且例如可以是两个、三个、四个、五个等等。0086至少一个半导体芯片402可包括或可以是逻辑芯片、专用集成电路ASIC、存储器芯片、有源器件例如，晶体管、以及无源器件例如，电阻器和/或电容器和/或电感器中的至少一个。例如，至少一个半导体芯片402可包括，或可以是，包括一个或多个逻辑电路和/或一个或多个无源器件的芯片。如以上关于图3所述的，MEMS器件204的数量可大于一个，并且例如可以为两个、三个、四个、五个等。因此，在另一示例中，芯片布置400可包括与一个或多个半导体芯片402例如，具有一个或多个逻辑电路和/或一个或多个无源器件布置在一起的两个或更多个MEMS器件204例如，两个或多个传感器。0087至少一个半导体芯片402可包括半导体衬底，半导体衬底可包括半导体材料，或说明书CN104229720A1210/19页13可由半导体材料组成。半导体材料可包括或可以是从材料的组中选择的至少一种材料，该组由硅、锗、氮化镓、砷化镓和碳化硅组成，但其他材料也是可能的。0088至少一个半导体芯片402可具有第一侧402A和与第一侧402A相对的第二。