半导体集成电路、半导体器件、晶体管及其制造方法.pdf

    本发明涉及薄膜半导体器件的结构及其制造方法。本发明特别涉及用作薄膜集成电路中的电路原件的薄膜晶体管（TFT）的结构及其制造方法。按照本发明的方法获取的薄膜晶体管可以形成在例如玻璃基片的绝缘基片上，或者形成在例如单晶硅制成的基片的半导体基片上。

    迄今为止，薄膜晶体管（以下简称为“TFT”）是按以下方式制造的，把薄膜半导体区（有缘层）制成为岛形部分，采用化学汽相淀积（CVD）或溅射在其上形成绝缘涂层作为栅绝缘膜，在所述绝缘涂层上再形成栅电极。

    然而，业已发现，按照传统方法由CVD或溅射形成的绝缘层，由于其较差的台阶覆盖，在TFT的性能、可靠性或成品率方面还存在缺陷。图9展示了一个按传统方法制造的典型的TFT，包括俯视图，以及沿第一个图的A-A′线和B-B′的各自的截面图。参看图9，在基片151上形成一个TFT。薄膜半导体区被分成位于栅电极157之下的实质上的本征沟道形成区152和N形杂质导电区（源或漏区）153。半导体区被栅绝缘膜155所覆盖。接触孔贯穿层间绝缘159，从而在杂质区153上设置连接区158。

    在典型的已有技术TFT中，从图9中可看出，栅绝缘膜155在半导体区的边缘部位的覆盖特别差。更具体讲，提供在边缘部位上的栅绝缘膜的厚度只有平坦部位的一半。当岛形半导体区较厚时，栅绝缘膜的厚度变的更薄。沿栅电极的A-A′线的剖面来看，较差的覆盖对TFT的性能、可靠性和成品率的不利影响就更加明确。亦即，对用虚线圆表示的区域156给予特别的注意，可以发现栅电极157的电场被聚集在该区域，这是因为此处的栅绝缘膜的厚度仅为平坦部位的一半。自然地，施加于该特定区域的电场是平坦部位的两倍。

    随之而来的是，当长时间施加电压或施加高电压时，该特定区域的栅绝缘膜就易于损坏。而且，把正信号施加给栅电极157会降低晶体管的可靠性，这是因为区域156也是由N形导电半导体制成的，栅电极157与杂质区158（特别是漏区）之间的路径被变成导电的。

    当栅绝缘膜被损坏后，某种电荷就被俘获。例如，如果此时负电荷被俘获，无论施加在栅电极的电压如何，特定区域156的半导体则变成N形导电。因而再次使电流在两个杂质区158之间流动，从而损坏TFT的性能。然而，所施加的电压必须降至理想值的一半，方能使TFT在不降低性能的情况下工作。这表明TFT的性能不能完全发挥出来。

    此外，具有这类缺点的TFT，由于在各制造步骤所产生的充电等，而易于损坏，并且这导致成品率的下降。本发明的目的是解决这种问题。

    采用激光晶化或激光激活（包括闪光灯退火）技术，制造使栅极位于有源层之上的顶栅极型TFT的已有方法包括，把薄膜半导体区（有源层）制成为岛形部分，采用CVD或溅射方法，在其上形成绝缘涂层，作为栅绝缘膜，在其上形成栅电极，利用栅电极作为掩模，把杂质高速地光渗至所得的其上具有绝缘膜的结构，由此按自对准方式，在半导体区内掺入掺杂剂并形成杂质区，例如源和漏区，然后通过照射激光束，使半导体区内掺入的杂质激活，从而完成激光激活。

    但是，上面列举的已有方法存在几个问题。这些问题包括增大接触电阻。更具体地讲，在激光激活期间，一部分杂质与构成其上的栅绝缘体的材料（如氧化硅等）反应，形成化合物，如磷（酸盐）玻璃和硼硅玻璃，或者非化学计量氧化物半导体（如氧化硅所含氧和硅的比例偏离化学计量的2∶1比例），这是因为非平衡态反应产生的结果。在后续步骤形成接触时，这种化学计量或非化学计量化合物增大了接触电阻。此外，还会产生起因于上述反应的表面粗糙的问题。这些问题使成品率减少。

    另一个问题是，由于性能的不稳定而使器件可靠性下降。更具体地讲，由于在激活期间栅电极部分屏蔽了激光激活，掺入杂质区域地边界往往不能足够地被激活。以下结合实例更详细地说明这个问题。

    参看图5，以下说明已有的激光激活技术的实例。首先，在基片50上形成由氧化硅等制成的基底绝缘膜51，在其上形成由硅等制成的岛形结晶半导体区52。然后，采用如CVD或溅射，使用氧化硅等形成栅绝缘膜53，使用掺磷硅、铝、钽等在其上形成栅电极54。掺入杂质之后，采用激光束或强度与激光完全相当的强光对合成的结构进行照射。在这种方法中，杂质区55a和55b被激活，同时通过使该结构如此地瞬时处于高温，在半导体与栅绝缘膜之间的边界（如图中圆部分P所示）处产生化学反应，如前所述，形成绝缘材料，如磷（酸盐）玻璃（或硼硅玻璃）与掺杂剂材料的化合物。另外，氧化硅形成带有硅的非化学计量的氧化硅化合物。这种方法如图5（B）所示。

    参看图6，以下说明另一种已有的激光激活技术的实例。本实例与图5的前述情况不同之处在于，通过栅电极的阳极氧化，围绕栅电极形成氧化物65。阳极氧化层的存在造成了栅电极与杂质区（准备引入杂质的区）之间的偏移结构，即如图6（A）所示，可以距杂质区x距离设置栅电极，从而改善TFT的电性能。例如，基于栅极所施加的反向偏置的泄漏电流可以显著降低。

    然而，此时图6（B）中圆的部分Q的结晶结构在掺杂处理期间被加速的杂质离子所损坏，而且由于对此处的激光束照射不够充足，还保持了未激活。因此，在该部位产生许多陷井能极，从而损坏器件性能，由此导致TFT的可靠性低劣。本发明的另一目的是在于解决这些问题。

    本发明提供一种利用半导体器件的制造方法来解决上述问题的办法，包括在不除去栅绝缘膜的情况下把杂质掺入结构，在除去栅绝缘膜之后，在随后的激光激活步骤中激活该结构。由于在除去栅绝缘膜的期间基底氧化膜和基片也可被蚀刻，因而本发明的方法特别地包括使用掩模引入杂质，以及随后使用该掩模对栅绝缘膜等进行选择地蚀刻。

    按这种方法，在不减少成品率的条件下可以顺利地完成掺杂，并且可以避免发生于后续的激光激活步骤的半导体与绝缘涂层之间的反应。而且，对于采用如图6所示的阳极氧化为TFT设置偏移的情形，掺杂的边界部位也能进行激光激活。在对栅绝缘膜蚀刻的同时，对阳极氧化进行部分蚀刻即可实现上述目的。

    本发明的另一个实施例提供了由一种方法所获得的半导体器件，其特征在于包括，提供具有高电阻率的本征半导体，对弱电区的半导体进行互补，或者使弱电区的这个半导体具有与沟道形成区相同的导电类型。图7展示了本发明的本实施例的典型结构。参看图7（A），在栅电极111横跨岛形半导体区边缘部分附近，设置一个区114，它可以是本征的，或者具有与沟道形成区相同的导电类型。该部分对应于已有的TFT的杂质区（源和漏区）。可以看出，本发明的TFT包括，在其上无栅电极的部分之外的岛形半导体区内，除了杂质区（源和漏区）113之外，还有部分114，其实质上是本征的或者具有与沟道形成区相同的导电类型。

    本发明的又一个实施例提供了由一种方法所获得的半导体器件，其特征在于包括，通过使选自氧、碳和氮构成的组中的至少一种元素，其在该部位的浓度大于岛形半导体区的平均浓度，提高弱电区中半导体的电阻。最好地，弱电区由半绝缘或绝缘化合物形成，其化学式为SixC_1-x（其中0＜X＜1），SiO_2-x（0＜X＜2），Si₃N_4-x（0＜X＜4），或SiC_xN_yO_z。

    本发明的另一个实施例提供了由一种方法所获得的TFT，该方法的特征在于包括，在半导体膜中制成埋入式半导体区，以此代替通过把半导体区（参看图9，即其中形成了与源和漏区对应的杂质区153和沟道形成区152的半导体区）制成岛形部分，来提供TFT的有源层结构，即岛形半导体部分（源和漏区，沟道形成区）。换句话说，TFT的有源层结构的形成，不是通过把半导体区制成岛形，该半导体区内形成了与源和漏区对应的杂质区和沟道形成区，而是在半导体膜内直接形成起源和漏区及沟道形成区功能的各区。

    图1（A）至1（E）表示了按照本发明实施例1（例1）制造TFT的方法，分步依次获得的剖面结构;

    图2（A）至2（D）表示了按本发明另一实施例（例2）制度TFT的方法，分步依次获得的剖面结构;

    图3（A）至3（D）表示了按例2方法制造的TFT的掺杂图形等;

    图4（A）至4（D）表示了按本发明又一实施例（例3）制造TFT的方法，分步依次获得的剖面结构;

    图5（A）至5（B）表示了按已有的TFT制造方法获得的分步依次剖面结构;

    图6（A）至6（B）表示了按另一种已有的TFT制造方法获得的分步依次剖面结构;

    图7（A）至7（H）表示了根据本发明的TFT的构成，以及按本发明制造TFT的方法分步依次获得的剖面结构;

    图8（A）至8（D）表示了按本发明另一实施例（例4）制造TFT的方法，分步依次获得的剖面结构;

    图9表示了已有技术的TFT的构成;

    图10（A）和10（B）是本发明的TFT电性能与已有的TFT电性能对比的示意图;

    图11表示了本发明的TFT的构成;

    图12（A）至12（D）表示了按本发明另一实施例（例8）制造TFT的方法，分步依次获得的剖面结构;

    图13（A）至13（D）表示了按本发明另一实施例（例5）制造TFT的方法，分步依次获得的剖面结构;

    图14（A）至14（D）表示了按本发明另一实施例（例10）制造TFT的方法，分步依次获得的剖面结构;

    图15（A）至15（D）表示了按本发明另一实施例（例6）制造TFT的方法，分步依次获得的剖面结构;

    图16（A）至16（D）表示了按本发明另一实施例（例7）制造TFT的方法，分步依次获得的剖面结构;

    图17是本发明的TFT的剖面图;

    图18是本发明的TFT的俯视图;

    图19是电导率的变化与氮离子剂量的关系曲线图;

    图20是透射率的变化与氮离子剂量的关系曲线图;

    图21（A）至21（D）表示了按本发明另一实施例（例9）制造TFT的方法，分步依次获得的剖面结构;

    图22（A）至22（E）表示了按本发明另一实施例（例11）制造TFT的方法，分步依次获得的剖面结构;

    图23（A）至23（B）是根据例5的薄膜集成电路的方块图;

    图24（A）至24（D）表示了按本发明实施例（例5）制造TFT的方法，分步依次获得的剖面结构。

    以下更详细地说明本发明。

    图7显示了根据本发明实施例的一个典型结构。参看图7（A），在栅电极111横跨岛形半导体区的边缘的部分附近，设置一个区114，其可以是本征的，或者具有与沟道形成区相同的导电类型。该部分与已有技术的TFT的杂质区（源和漏区）对应。可以看出，根据本发明的TFT包括，在其上无栅电极的部分之外的岛形半导体区内除了杂质区（源和漏区）113之外，还有部分114，其实质上是本征的或者具有与沟道形成区相同的导电类型。

    图7（B）表示了根据本发明另一实施例的TFT。除了岛形半导体区的形状之外，该结构实质上与图7（A）所示相同。在该图中，电极116分别与源和漏相连。

    结合图10，可以说明设置区114的效果，该区114可以是本征的或者具有与沟道形成区相同的导电类型。已有技术TFT的结构及其等效电路表示于图10（A）。图中字符X和Y分别表示栅电极横跨的部分，如前所述，在标为X和Y的这些部分布置的栅绝缘膜比平坦部位要薄。因此可以了解，在这些部分形成了具有低阈值电压和耐电压的寄生TFT，如等效电路所示。

    如果在栅极施加过高电压，在主TFT被所加高压损坏之前，这些寄生TFT将会被破坏并变成简单导体。因此，源与漏之间的泄漏电流，或者源与栅极之间的泄漏电流将会变大。

    与上述的已有技术TFT相反，本发明根据图10（B）所示的结构，其附有等效电路。与已有技术TFT类似，根据本发明的TFT也形成寄生的TFT。但是，包含了高电阻并与寄生TFT串联，以此防止源或漏电压直接加于TFT。当设置具有与沟道形成区相同的导电类型的区时，由于该区的导电类型与源和漏相反，因而由PN结形成了等效电阻的势垒。

    因此可以看出，即使当过高电压被加于栅电极时，与源和漏串联的插入寄生电阻降低了电压，从而避免发生于寄生TFT的损害。结果，采用本发明的结构，就能解决差的器件可靠性、低成品率和器件性能变坏的问题。

    采用图7（C）至7（H）简要说明的方法，就能实现本发明的TFT。参见图7（C），在基片上形成岛形半导体区110。通常，这个半导体区实质上是本征的，但也可是弱的N型导电或P型导电的半导体区。

    在形成了栅绝缘膜之后，在合成的结构上设置栅电极，如图7（D）所示。然后，把杂质掺入图7（E）所示的区112。用此方法，形成夹在杂质区与栅电极之间的杂质区113和114。最好地，区114按如下方式设置，其尺寸处于2至5μm的范围内。这个区114的导电类型与岛形半导体区的相同，如果岛形半导体区是本征的，这个区114也应是本征的。区114的电阻率典型地为10⁶Ω-cm或更高。

    图7（G）表示的结构是从图7（F）的结构除去TFT的栅电极的结构。由该图可清楚看出，图7（F）所示的区114的导电类型与沟道形成区115的相同。在源和漏上形成电极116，最终制成图7（H）所示的完整的TFT。

    根据本实施例的方法涉及光刻的附加步骤，例如在基片上仅形成N沟道和P沟道TFT中的一种的情形。但是，从使用本发明的方法所获得的其它优点来看，即优异的器件性能、可靠性和成品率、工艺步骤的增加不会对使用本方法造成障碍。

    把本发明应用于包括N沟道和P沟道的TFT的互补金属氧化物半导体（CMOS）电路的制造中，可以更明显地展示本发明的优越性。制造CMOS电路的最简单的方法包括，首先在基片的整个表面上掺入N型或P型杂质，然后在对所需部分进行掩蔽之后，掺入相反导电类型的杂质，其数量应使第一导电类型杂质被中和。这种方法以下称为“第一方法”。但是，有时第一方法会导致对于耐电压、阈值电压等N沟道TFT与P沟道TFT之间的失去平衡，这是因为，例如P型区要求的剂量为5×10¹⁵cm^-2，而N型区要求的剂量为1×10¹⁵cm^-2。

    更为精确的方法包括，形成第一掩模并把N型或P型杂质掺入结构，然后再形成第二掩模并把导电类型与前一步骤掺入的杂质导电类型相反的杂质引入。这种方法以下称为“第二方法”。由于N型杂质的浓度和P型杂质的浓度能够相互独立地设定，预料到这种方法可以实现用于CMOS电路的理想器件。但是，与第一种方法相比，这种方法需要光刻的附加步骤。

    把本发明的方法应用于CMOS电路的N和P型两种TFT的制造时，必须每次独立设置掩模，相互分别地按一定速率引入N和P型杂质。所以，当然地从两种方法中选第二种方法。第二方法的制造步骤虽然比第一方法复杂，但是如上所述，第二方法能更好的提供优良性能的器件。可以看出，由于本发明在第二种方法中进一步增加了固有优点，从而完全抵消了缺点，所以光刻的附加步骤不再成为本方法的缺点。

    图11表示了按本发明第三实施例的方法制造的典型TFT，它是由顶侧观察的，以及沿顶视图线A-A′和B-B′的剖面图。参看图11，在基片511上形成TFT。薄膜半导体区被分成杂质区（即，可以是N型或P型导电的源和漏区，本例中是N型导电）513和位于栅电极517之下的实质上本片的沟道形成区512。半导体区被栅绝缘膜515所覆盖。接触孔贯穿层间绝缘膜519，从而在杂质区513设置了连接区518。

    本发明的TFT与图9的已有技术TFT不同之处在于，选自由氮、氧和碳构成的组中的至少一种元素，把其掺入位于栅电极下部的岛形半导体区510的周边部分，即区510的边缘部分，其浓度高于半导体区的平均浓度，以此形成特殊的区514。例如，半导体区所含氮的平均浓度为1×10¹⁸cm^-3，把氮引入该特殊区，应使该区氮浓度升至1×10¹⁹cm^-3或更高，最好达1×10²⁰cm^-3或更高，以使引入的氮元子能很好地与半导体中的硅反应，形成Si₃N_4-x（0＜X＜4）。结果，该区514的电阻能显著地提高。使用氧或碳同样地处理。引入氧或碳，使其浓度达1×10¹⁹cm^-3以上，可以建立高电阻区514，最好是浓度达1×10²⁰cm^-3以上。

    与其它沟道形成区512相比，这种措施使该特殊区的能带宽度增大。因此，当把高电压施于栅电极时，可以把沟道与侧边缘部分之间的场强有意地设定得低于沟道形成区的场强，以防止产生电击穿和泄漏电流。

    以下特别参看沿线A-A′的剖面图中的区516，对该特殊区514的作用进行说明。与传统的TFT的情况类似，在半导体区的边缘部分覆盖栅绝缘膜是较差的。因此，施加约为理想值一半的低电压，该部分的绝缘膜也易于被损坏，从而形成针孔或陷阱电荷。但是，设置了区514后，由于区514的电阻的存在，可以降低施于栅绝缘膜的电压。在这种方式中，栅绝缘膜可以得到保护免于击穿。而且，由于特殊区514使栅电极之下的杂质区513和沟道形成区512与半导体区的边缘部分隔离开，这些有源层区可以保持不受在半导体区边缘部分的栅绝缘膜中偶然形成的针孔或俘获电荷的影响。

    因此，可以特别地降低栅电极与漏区之间的泄漏电流，或者源与漏之间的泄漏电流。而且，即使当栅绝缘膜被损坏时，上述结构也可以使TFT的使用无器件性能和可靠性方面的问题。这表明根据本发明的TFT可以不受其使用电压的限制而自由地使用，由于在制造中产品更不大可能遭受损坏，如静电击穿，因而制造中的次品率可以降低。因此，成品率也能增大。

    图11表示的情形是，在其上横跨栅电极的薄膜半导体区510的整个边缘部分都引入了氮、碳和氧。但是，由上述说明可以了解，仅至少位于栅电极之下设置的一个区，这要求就足够了。而且，应特别注意，使用有机材料，如光刻胶，作为掩模，因为施加过高剂量的氧会使掩模遭受氧化并最终消失。此外，氮、氧和碳的引入，不仅可以通过采用光刻设置区的方法，而且还可以通过使用斜切蚀刻的自对准方式来确定引入元素的部位来实现。

    参见图16，以下说明根据本发明第四实施例的例子。在图16所示的结构中，设置包括源和漏区及沟道形成区的有源区407。除有源区407之外的部分，含有氮、氧、碳和作为添加物为半导体提供绝缘特性的元素。亦即，根据本发明的方法包括选择地形成有源层，来代替使用形成图形，例如采用离子注入，把氧离子注入到不是作有源层的部分。

    在本方法中，通过使至少有源层区407的外围绝缘可以形成TFT。但是，通过使除有源区407之外的所有部分绝缘，可以抑制有害的泄漏电流和寄生电容的产生，并获得更可靠的器件。当使用硅作为半导体时，被提供绝缘特性的部分可以转换成透光材料，如氧化硅和氮化硅。由于这些材料在可见光范围透光，所以使用玻璃基片即可使它们用于液晶器件。

    当上述构成中使用硅作为有源层的半导体时，用氧离子、氮离子或碳离子轰击有源层之外的部分，可以使其转变为氧化硅、氮化硅或硅化硅。在提供绝缘部分的注入离子中，以10¹⁸cm^-3以上的剂量引入杂质，最好的是剂量为10²⁰cm^-3以上。

    通过把氮、碳或氧掺入位于栅电极一侧的薄膜半导体区的整个边缘部分，如上所述，可以降低施于栅绝缘膜的电压，防止产生栅绝缘膜的击穿，提高器件的可靠性。

    此外，在除了那些构成有源层的半导体膜区上选择地设置绝缘部分，可把栅绝缘膜和栅电极设置在有源层顶侧的平坦平面上。结果，为解决制造中的台阶覆盖、绝缘击穿和场聚焦等问题提供了解决办法。

    以下结合非限定性的实例，更详细地说明本发明。但是，应该了解，本发明的构成并不被限于此。

    实施例1

    图1表示了按照本发明实施例的方法分步依次获得的结构的剖面图。参见图1，在Corning＃7059玻璃基片10上，通过溅射形成2000厚的氧化硅膜作为底膜11。接着，通过等离子的CVD在其上淀积非晶硅膜，厚度为200至2000，例如在本例中为1500。随后，通过溅射保护膜，淀积厚度为200至1000的氧化硅膜。然后，对所得结构进行退火，使非晶硅膜晶化。退火是在还原气氛中进行48小时，温度范围为500至600℃，特别地，例如在600℃。可以采用强光，如激光束来完成晶化步骤。之后，把由此获得的结晶硅膜制成图形，由此获得岛形硅区12。

    采用溅射，淀积氧化硅膜13作为栅绝缘膜，厚度为850至1500，例如厚1000。接着，采用低压CVD，淀积含有0.01%至2%磷的硅膜，厚度为6000至8000，更具体地，例如厚度为6000。最好地，连续淀积氧化硅膜和硅膜。随后，把合成的硅膜制成图形，形成如图1（A）所示的栅电极14。

    用光刻胶15掩蔽除半导体区12之外的区，通过等离子掺杂，采用光刻胶掩模15和栅电极14作为掩模，把磷作为杂质注入到硅区12。本例中的掺杂图形如图1（C）所示。这个掺杂步骤是这样进行的，采用磷化氢（PH₃）作为掺杂气体，施加60至110KV、例如80KV的加速电压，掺入剂量为1×10¹⁶至5×10¹⁶cm^-2的磷，特别地，例如掺杂剂量为1×10¹⁶cm^-2。在此方法中，按对应于栅电极14的自对准方法，获得N型杂质区16a和16b。所得结构如图1（B）所示。

    刚一完成掺杂步骤，采用氢氟酸对其上仍带有掩模15的结构进行蚀刻。用此方法，氧化硅膜13上的暴露部分被蚀刻。但是，应用注意，基底绝缘膜的氧化硅同时被部分地蚀刻。蚀刻完成后剥去光刻胶。

    然后，用激光照射激活杂质。本例所用激光是KrF激发物激光，工作波长为248nm，脉冲宽度为20至40毫微秒。但是，也可以使用其它激光，如工作于波长为353nm的XeF激发物激光，工作波长为308nm的XeCl激发物激光，工作波长为193nm的ArF激发物激光。施加的激光束的能量密度为250至400mJ/cm²例如为300mJ/cm²，2至10次发射，例如对每一位置，二次发射。激光照射期间基片可被加热至200至450℃的温度范围。但是应该注意，由加热基片可以改变最佳的激光能量密度。所得结构如图1（D）所示。

    在激活杂质步骤之后，采用等离子CVD，淀积氧化硅膜17作为层间绝缘层，厚度为5000至8000，例如厚度为6000。然后，设置接触孔，采用多层膜形成连接区18a和18b，多层膜由厚1000至2000的金属材料膜如氮化钛和厚5000至10000的铝膜组成。随后，在压强为0.1至1atm的氢气氛中，对合成的结构进行30至120分钟的退火，温度为250至400℃，更具体地，在压强为1atm的氢气氛中，进行30分钟的退火，温度为350℃。这样制成的NMOS半导体电路如图1（E）所示。

    实施例2

    图2表示了按本发明另一实施例的方法，分步依次获得的结构的剖面图。参看图2，在Corning＃7059玻璃基片20上通过溅射形成厚2000的氧化硅膜，作为底膜21。然后，采用等离子CVD，在其上淀积非晶硅膜，厚度为200至2000，例如在本例为1000。接着，在还原气氛下，对合成的结构进行48小时的退火，温度为600℃，使非晶硅膜晶化。完成晶化步骤可以采用强光，如激光束。随后，把合成的结晶硅膜制成图形，获得岛形硅区22。单个岛形硅区的尺寸是30μm×30μm。

    通过溅射，淀积氧化硅膜23作为栅绝缘膜，厚度为800至1500，例如厚为1000。接着，通过溅射淀积含2%硅的铝膜，厚度为3000至6000，更具体地，例如厚度为6000。最好地，在铝膜中添加0.5至5%的硅或0.2至2%的铜。如果铝膜中不添加这种杂质，在随后的250至350℃温度范围内进行的热处理步骤中，膜上会产生小丘。同样最好是氧化硅膜和铝膜连续地淀积。已经发现，在淀积膜之后，在100至300℃温度范围内对铝膜进行热处理，可以避免产生小丘。随后，使用磷酸对所得铝膜进行蚀刻，形成栅电极24。之后，用光敏的聚酰亚胺（Photoneece）涂覆合成的结构，制成图形，在250至350℃的温度范围、例如300℃进行烘焙，选择地形成聚酰亚胺掩模，提供阳极氧化步骤使用。掩模设置在以后步骤中用来形成接触的部分或用来分隔连接的部分（尽管图中未显示聚酰亚胺掩模）。

    接着，把合成的结构进行阳极氧化。在1，2-亚乙基二醇（乙二醇）中溶解酒石酸，制备浓度为1至5%。例如3%的溶液，并添加氨水来控制合成的溶液的pH值为7。这样，使用基片20作为阳极，由上述溶液中的铂网电极构成阴极，通过导线24施加电流，由此进行阳极氧化。

    阳极氧化是这样进行的，首先按如下方式施加电流，以3至6V/分，例4V/分的速率升压，当电压达到200至250V值时，使电压保持在该电压。更具体地，例如电压在220V保持恒定，直到电流密度达到20μm/cm²。因此，形成厚度为1500至3000的氧化铝膜，例如厚为2000。其上设有聚酰亚胺掩模的部分，图中未示出，由于聚酰亚胺的掩模作用，仍保持未氧化。使阳极氧化进行40至70分钟，典型地为55分钟。所获得的结构如图2（A）所示。

    然后，除了岛形硅区22之外，把光刻胶掩模26形成图形。该掩模被形成图3或图3（C）所示的形状，以使栅电极24横跨硅区22的台阶的部分部被掺杂。

    由于在这些台阶部分的栅绝缘膜23较薄而且覆盖较差，这些部分常常形成缺陷，如针孔，从而沿这些台阶部位产生寄生TFT。因此，在已有的器件中经常遇到泄漏电流的问题，这被认为是起因于如此产生的寄生TFT。相反，根据本发明的器件采用上述的掺杂图形，把台阶部位排除在TFT之外。按此方法，本发明的器件可以消除泄漏电流等问题。

    接着，使用上述掩模通过等离子掺杂，把杂质如磷和硼注入硅区22。磷的注入可以采用磷化氢（PH₃）作为掺杂气体，施加65至100KV的加速电压，例如80KV。硼的注入可以采用乙硼烷（B₂H₆）作为掺杂气体，施加50至80KV的加速电压，例如65KV。引入杂质的剂量为1×10¹⁶至5×10¹⁶cm^-2，具体地如剂量为3×10¹⁶cm^-2。按此方式，以相对于栅电极部分自对准方式，形成杂质区27a和27b，栅电极部分包括栅电极24和阳极氧化层25。杂质区形成为所谓的偏移状态，即沿水平方向离开栅电极24一段距离Y。如此获得的结构如图2（B）所示。

    随后，使用掩模26对氧化硅膜23进行部分蚀刻。完成蚀刻后除去掩模26。当形成掩模26如图3（A）所示图形时，以致除半导体区22之外的部分均被暴露，基底氧化硅膜按与例1类似的方式（可以参看图1（D），其中圆圈部位X被表示出来），被蚀刻。但是，当暴露部位被限于半导体区22，如图3（C）所示，则不存在对下面基底氧化硅膜进行蚀刻的问题。图3（B）和3（D）给出了蚀刻栅绝缘膜23之后由每个图形所能获得的TFT。图2（C）显示了图3（D）所示的TFT的剖面。容易看出，阳极氧化层（氧化铝）25同时被蚀刻并凹进一段距离Z，从而暴露出杂质区的边界，如图2（C）所示。

    接着，通过激光退火使注入的杂质激活。激光束也照射到杂质区的边界部分，进行足够有效的激活。本例所用激光是KrF激发物激光，工作波长为248nm，脉冲宽度为20毫微秒。激光束在照射表面施加的能量密度为250至400mJ/cm²，例如300mJ/cm²。激光照射期间可以把基片加热至200至400℃的温度范围，例如300℃。

    在激光退火步骤之后，通过等离子CVD，淀积氧化硅膜28作为层间绝缘层，厚度为5000至8000，例如厚度为5000。而且，通过溅射，淀积氧化铟锡（ITO）膜，厚度为500至1500，例如800。把如此淀积的ITO膜制成图形，以此提供ITO象素电极2P。然后，在层间绝缘层28设置接触孔，采用多层膜形成连接区30a和30b，多层膜包括金属材料，如氧化钛和铝。在氢气氛中对所得结构进行30至120分钟的退火，压强为0.1至1atm，温度在250至400℃，更具体地，在氢气氛中进行30分钟的退火，压强为1atm，温度为350℃。这样制成的半导体电路如图2（D）所示。

    实施例3

    图4显示了按本发明另一实施例的方法分步依次获得的结构剖面。参看图4，在Corning＃7059玻璃基片40上，通过溅射形成2000厚的氧化硅膜，作为基膜41。然后，通过等离子CVD，淀积非晶硅膜，厚度为200至2000，例如本例中为1500。而且，通过溅射，淀积氧化硅膜作为保护膜，厚度为200至1000，具体在本例中为200。接着，在还原气氛下，对合成的结构进行48小时的退火，使非晶硅膜晶化，温度为600℃。可以使用强光如激光束来进行晶化。随后，把所得结晶硅膜制成图形，从而获得岛形硅区42P和42N。

    之后，通过溅射，淀积氧化硅膜43作为栅绝缘膜，厚度为800至1500，例如厚1000。接着，通过溅射，淀积含1至5%硅的硅膜，厚度为3000至6000，更具体地如厚6000。本例中优选连续淀积氧化硅膜和硅膜。把铝膜形成图形，形成栅电极44P和44N，并按与例2相同的方法进行阳极氧化，用阳极氧化（氧化铝）膜45P和45N覆盖栅电极表面，每个厚度为1500至3000，更具体地，例如阳极氧化膜厚度为2000。合成的结构如图4（A）所示。

    单独暴露半导体区42N，用光刻胶46N掩蔽除半导体区42N之外的区。然后，采用光刻胶掩模46N和包括栅电极44N和阳极氧化层45N在内的栅电极部分作为掩模，通过等离子掺杂，把磷作为杂质注入硅区42N，本例所用的掺杂图形如图3（C）所示。本掺杂步骤是这样进行的，采用磷化氢（PH₃）作为掺杂气体，所加加速电压在65至110KV范围内，例如80KV，以掺入剂量为1×10¹⁵至8×10¹⁵cm^-2的磷，具体如剂量为2×10¹⁵cm^-2。本方法中，获得N型杂质区47N。完成这个掺杂步骤后，使用掩模46N蚀刻掉部分氧化硅膜43。所得结构如图4（B）所示。

    然后，只暴露半导体区42P，同时用光刻胶46P掩蔽剩余部位，把硼作为杂质注入硅区42P。本例中再次使用如图3（C）所示的掺杂图形。注入硼可以采用乙硼烷（B₂H₆）作为掺杂气体，所施加速电压在50至80KV范围内，例如65KV。引入的硼的剂量为1×10¹⁵至80×10¹⁵cm^-2，具体地例如剂量为2×10¹⁵cm^-2。本方法中，形成P型杂质区47P。完成掺杂之后，使用掩模46P蚀刻掉部分氧化硅膜43。所得结构如图4（C）所示。

    然后，采用激光照射激活杂质。本例所用激光是KrF激发物激光，工作波长为248nm。但是，也可以使用其它激光，例如，工作波长为353nm的XeF激光物激光，工作波长为308nm的XeCl激发物激光，工作波长为193nm的ArF激发物激光。激光束施加的能量密度为250至400mJ/cm²，例如280mJ/cm²，发射2至10次，例如每次位置2次。

    在激活杂质步骤之后，采用四乙氧基硅烷（Si（OC₂H₅）₄）（TEOS）作为原始材料，通过等离子CVD，淀积氧化硅膜48作为层间绝缘层，厚度为5000至8000，例如厚6000。然后设置接触孔，采用包括金属材料如氮化钛和铝的多层膜，形成连接区49a、49b、49c和49d。在氢气氛中对合成的结构进行30至120分钟的退火，压强为0.1至于atm，温度在250至400℃，更具体地，在氢气氛中进行30分钟的退火，压强为1atm，温度为350℃。这样制成的CMOS半导体电路如图4（D）所示。

    实施例4

    图8显示了按本发明另一实施例的方法分步依次获得的结构剖面。参见图8，在Corning＃7059玻璃基片120上，通过溅射形成厚2000的氧化硅膜作为底膜121。然后，通过等离子CVD，淀积非晶硅膜，厚度为500至1500，例如本例中为1500。此外，通过溅射，淀积厚200的氧化硅膜作为保护膜。接着，在还原气氛下对所得结构进行48小时退火，使非晶硅膜晶化，温度为600℃。可以采用激光例如激光束来进行晶化。然后，把所得结晶硅膜制成图形，获得岛形硅区122P和122N。

    然后，通过溅射，淀积厚1000的氧化硅膜123作为栅绝缘膜，接着，通过低压CVD，淀积含0.01至2%磷的硅膜，厚度为6000至8000，更具体地例如厚6000。最好地，连续淀积氧化硅膜和硅膜。随后，把所得结构制成图形，形成如图8（A）所示的栅电极124P和124N。

    使用光刻胶125掩蔽半导体区122P，采用连续区124N作为掩模，通过等离子掺杂，把磷作为杂质注入硅区122N。另外，金属材料和金属氮化物可用作掩模125的材料，如铬、钛、氮化钛和铝。本例所用掺杂图形如图7（E）所示。采用磷化氢（PH₃）作为掺杂气体来完成本掺杂步骤，所施加速电压在60至90KV范围，例如为80KV，引入磷的剂量为1×10¹⁵cm^-2至8×10^15-2，具体地例如为1×10¹⁵cm^-2。此方法中，获得N型杂质区126N。完成掺杂步骤后，通过在氧气压下施加300W射频（RF）功率所进行的灰化，除去抗蚀剂掩模125N。

    如果在后续步骤中用激光进行激活，则最好用氢氟酸选择地除去硅区122N上的氧化硅123。这种措施对于防止激光照射期间因氧化硅123与硅区122N之间的反应而在表面产生的凹凸不平是有效的（图8（B））。

    用光刻胶125P仅掩蔽半导体区122N，使用连接区124P作为掩模，把硼作为杂质注入硅区122P。本例中再次采用如图7（E）所示的掺杂图形。可以用乙硼烷（B₂H₆）作为掺杂气体注入硼，所施的加速电压在20至70KV范围，例如65KV。掺入的硼剂量为1×10¹⁵至8×10¹⁵cm^-2，具体如剂量为1×10¹⁵cm^-2。本方法中，形成P型杂质区126P。完成掺杂后，通过灰化除去抗蚀掩模125P。所得结构如图8（C）。

    在还原气氛中、600℃下进行48小时退火，以此激活杂质，也可通过激光退火完成这一步骤。此时可用的激光包括，工作波长为248nm的KrF激发物激光，工作波长为353nm的XeF激发物激光，工作波长为193nm的ArF激发物激光。激光束施加的能量密度为200至350mJ/cm²，例如250mJ/cm²，发射2至10次，例如每个位置发射2次。在激光照射期间，基片可加热至200至450℃温度范围。但是，应该注意，当基片被加热时，最佳激光能量发生变化。

    在杂质激活之后，通过等离子CVD，淀积氧化硅膜127，作为层间绝缘层，厚度为3000至10000，例如厚6000。然后，开接触孔贯穿所得膜，采用金属材料如氮化钛和铝的多层膜形成连接区128P和128N。这样获得的完整CMOS半导体电路如图8（D）所示。

    实施例5

    图13表示由本发明另一种实施例的工艺获得的分步连续的结构剖面图。在下边的实施例6和7中，也包括实施例5在内，由剖面图表示TFT的结构，其中，左面的结构表示垂直于栅极的平面（相应于沿图11和9中B-B′线剖开的剖面），右面的结构表示平行于栅极的平面（相应于沿图11和图9中沿A-A′线剖开的剖面）。参考图13，在Corning＃7059玻璃基片230上、通过溅射形成2000厚的氧化硅膜作为底膜231。在其上由等离子CVD淀积非晶硅膜，厚度为500至1500，本例中为1500。在前述工艺步骤后立刻通过溅射淀积200厚的氧化硅膜作为保护膜。把所得的结构，在还原气氛在600℃的温度退火48小时，使非晶硅膜结晶化。利用象激光束那样的强光进行结晶步骤。把上述获得的结晶膜制成图形，以便获得岛状的硅区232a和232b。每个岛状硅区在其上有光致抗蚀剂掩模233a和233b。在这腐蚀步骤，应用各向同性的腐蚀工艺，例如使用氟代硝酸的湿腐蚀工艺，在如图所示的半导体区形成斜切边缘。

    利用抗蚀剂作为掩模、通过等离子掺杂把氮掺入半导体区。在该步骤利用氨（NH₃）或者连氨（N₂H₄）作为掺杂气体，使用的加速电压为20到60KV，例如20KV，进行掺杂氮。用1×10¹⁵到5×10¹⁶cm^-2的剂量，特别是利用1×10¹⁶cm^-2的剂量掺杂氮。用这种方法，形成的掺氮区234a、234b、234c和234d如图13（A）所示。

    在上述掺杂步骤中，同时也把氮掺杂在底膜231中。于是可能把底层231转化成为氧氮化硅，以便防止在后续的腐蚀步骤中使底膜被腐蚀。

    然后，利用溅射淀积1000厚的氧化硅膜作为栅绝缘膜。随后，采用低压CVD淀积含有2%硅的铝膜，厚度为6000到8000，尤其为6000。最好，连续地淀积氧化硅膜和硅膜。然后，把所得的铝膜制成图形，形成作为栅电极的栅连接区235a和235b。把铝连接区的表面阳极氧化形成氧化膜236a和236b。在进行阳极氧化前，在其上形成接触区的部分，利用光敏聚酰亚胺（Photoneece）选择地形成掩模。在掩模的部分没有由阳极氧化过程形成阳极氧化层。

    在含有1-5%酒石酸的乙二醇溶液中进行阳极氧化。形成2000厚的氧化层。利用连接区235a和氧化层236a作为掩模，通过等离子掺杂，把作为杂质的磷注入到硅区。利用磷化氢（PH₃）作为掺杂气体注入磷，使用的加速电压为60到90KV，例如，80KV。用1×10¹⁵至8×10¹⁵cm^-2的剂量，如5×10¹⁵cm^-2的剂量，掺杂磷。获得了如图13（B）所示的N型杂质区237a和237b。

    然后，由激光退火激活注入的杂质。在本例中使用的激光是KrF激发物激光，在248nm波长处工作、脉冲宽度为20nsec。其它可用的激光包括XeF激发物激光，在353nm波长处工作，XeCl激发物激光，在308nm波长处工作，ArF激发物激光，在193nm波长处工作。使用激光束的能量密度为200到350mJ/cm²，例如，250mJ/cm²，每个位置辐照2-10次，例如2次。在激光辐照期间，可以把基片加热到200到450℃的温度。然而，应该注意，在加热基片时，最佳激光能量密度变化。在辐照激光期间，在铝表面上保留聚酰亚胺掩模237，以便防止露出的铝受到损伤。在辐照激光步骤后，通过把它暴露在氧等离子体中，可以很容易地除掉聚酰亚胺掩模。

    本实施例的工艺不同于实施例1所述的工艺，其中，没把入射的激光加到注入氮的区域234c和234d，该区域位于栅电极的下面。因此，这些区域保持低的结晶度，但是作为一个非常大的电阻，按照本实施例的工艺能有效地降低漏电流，所得的结构如图13（C）所示。

    利用等离子CVD淀积氧化硅膜238，厚度为3000，作为层间绝缘层。穿过绝缘层开一个接触孔，利用象氮化钛和铝那样的金属材料的多层膜形成连接区239a和239b。连接区239a与连接区235b及杂质区237b之一相互连接。实现如图13（D）所示的半导体电路。

    实施例6

    本实施例涉及设置在玻璃基片上的TFT，其中，有源层（即由沟道形成区，源区和漏区构成的半导体层）被设置在晶体硅膜中，以便在有源层上面提供平面结构的栅绝缘膜和栅电极。图15表示按本实施例工艺获得的分步连续结构的平面图，它包括按互补结构设置的P-沟TFT和N沟TFT。有源层之外的结构可按公知工艺制造，以此制成TFT。

    参考图15（A），在玻璃基片301上面，通过溅射形成2000厚的氧化硅膜作为底膜339。然后，利用等离子CVD在其上淀积非晶硅膜300，厚度为1000。按现有技术工艺，由于存在台阶覆盖栅绝缘膜的问题，不可能提供用于有源层的厚的非晶硅层。然而，按照本实施例的工艺，因为不必考虑台阶覆盖栅绝缘膜的问题，可以按需要的厚度淀积非晶硅膜300。此外，利用热退火或者在其上辐照激光束可以使所得的非晶硅膜300结晶化。另外，可以直接淀积结晶硅膜而不使用非晶硅膜。

    淀积200厚的氧化硅膜302作为保护膜。接着淀积8000厚的铝层作为掩模。把获得的铝层制成图形，以便设置有源层区。获得的结构如图15（B）所示，该结构包括设置在氧化硅保护膜302上面的用于限定有源层区的铝掩模303和304。在后面的离子注入步骤中，氧化硅膜防止非晶硅表面受到由于氮离子轰击造成的损伤。在铝掩模303和304的地方可以使用抗蚀剂。

    用氮离子轰击所得结构的整个结构的表面，把氮离子注入到除其上面有掩模303和304的区域之外的那些区域。用40KV的加速电压和6×10¹⁷cm^-2的剂量进行离子注入。加速电压值可在20到80KV的范围中选择，然而，太高的电压会引起膜的严重损伤，太低的电压不适于厚的非晶硅膜300，因为那样低的电压不能完全把膜的较低部分转换成绝缘体。氮离子的掺入剂量最好为4×¹⁷cm^-2以上。这是在600℃条件下把该膜进行48小时的热退火后，通过测量该膜的电导率（Scm^-1），根据获得的数据得到的结论。电导率和离子剂量之间的关系如图19所示。可以看到，没有进行离子注入的有源区提供一个大约10^-5Scm^-1的电导率，绝缘区一定提供一个较好的电导率，10^-11Scm^-1或者更小。

    于是，通过把氮离子注入到不是有源层区的区域中，获得TFT的两个有源层306和308。然而，把两个有源层306和308设置在氮化硅膜中。因此，变成绝缘区的区域在该结构中提供氮化硅区305，如图15（B）所示。

    在除掉掩模303和304后，把该结构在600℃下热退火48小时，使有源层区306和308结晶化。通过辐照激光束或者任何期望的工艺，可以进行结晶化步骤。同时，激活掺入该结构中的氮离子，使区域305具有绝缘特性。也就是，在使有源层区结晶化的时候，同时进行注入氮离子的退火。

    在去掉氧化硅保护膜302之后，淀积1000的氧化硅膜作为栅绝缘膜307。因为在没有台阶的平坦区域淀积栅绝缘膜307，可以显著地解决与台阶覆盖有关的问题。

    接着，用低压CVD淀积含有2%硅的铝膜，厚度为6000，把所得膜制成图形，形成栅电极310和311。这个栅电极可以是公知的硅栅。把所得的栅电极的表面阳极氧化，形成氧化层312和313。在形成源区和漏区的以后步骤中设置的偏移栅区的长度，决定于形成的氧化层的厚度。

    其后，采用离子注入把硼和磷分别掺入到称为PTFT的区域和称为NTFT的区域。获得P型区314和316，N型区317和319。通过保护一个区域进行离子注入，一次就把需要的离子注入到指定的区域。然后用激光束辐照所得的结构，激活掺入的杂质。如此用自对准方法，获得了构成PTFT有源层的源区314和漏区316以及PTFT的沟道形成区，还获得了构成NTFT有源层的源区317和漏区319以及NTFT的沟道形成区。

    在形成氧化硅层间绝缘膜320以后，形成电极和金属连接区321、322、323，以便获得由PTFT和NTFT组成的互补结构的完整TFT电路。在基片上，特别在玻璃基片上设置的集成电路中，或者在液晶显示器件的外围电路中，以及在提供给液晶显示器件象素部分的开关元件中，利用该所得的电路。

    在本实施例的结构中，栅绝缘膜307、栅电极310和311以及与栅电极相连的连接区可以形成在平坦的底部上面。因此，涉及有源层边缘部分场集中和绝缘击穿的问题可能基本上被排除。

    实施例7

    本实施例涉及在有源矩阵驱动液晶显示器件的象素部分上面设置的TFT。图16表示利用本发明另一实施例工艺获得的分步连续的结构剖面图。参考图16，在玻璃基片401上面，利用溅射形成2000厚的氧化硅膜作为底膜402。利用等离子CVD在其上淀积非晶硅膜403，厚度为1000。不必一定用等离子CVD淀积非晶硅。同样可以应用象溅射、低压热CVD和光化学汽相淀积那样的公知工艺中的任何一种工艺。

    淀积200厚的氧化硅膜404作为保护膜。接着淀积8000厚的铝层，并且只把获得的铝层制成图形作为掩模。掩模405限定TFT的一个有源层区。在类似于实施例6的条件下，用氮离子轰击所得结构的整个表面，进行离子注入。在除掉掩模405后，以类似实施例6的方法进行热退火，使有源层区407结晶化，同时通过激活注入的氮离子，退火（进一步加速晶化）绝缘区406。

    用与实施例6相同的方法，形成具有氧化外围部分409的栅电极408。栅电极可以是众所周知的硅栅。用自对准的方法，通过离子注入杂质，它使注入部分变成N型导电，即注入磷离子，形成源和漏区410和412以及沟道形成区411，加速电压为60KV。而且，对源区和漏区410及412辐照激光束，使其激活。由氧化硅形成层间绝缘层412，接着形成ITO电极416和金属电极414及415，完成一个完整的N-沟TFT。

    在图16（D）中沿A-A′线表示的剖面图结构，在图17中表示。图18是简略表示图6（D）给出的结构。这是从基片上部看到的结构。在图18中，沿线B-B′的剖面图由图16给出，而沿线A-A′剖开的图相应于图17表示的结构。在图16、17、18中的符号和数字是相同的。由图17清楚地看出，涉及图9中环形部分156的问题在本结构中得以避免，因为栅绝缘膜407和扩展的栅电极408在平坦的区域上面形成。从根本上说，不可能把强电场从栅电极408局部地加到有源层的沟道区的边缘部分。这种看法的根据归于本发明的基本概念，尤其是，本发明的基本概念是形成有源层不采用把半导体膜制成岛状区（在图7的剖面图中表示的沟道形成区），而是通过使除指定有源层的区域之外的半导体区具有绝缘特性。

    图20表示通过注入氮离子变成绝缘区的观察透射系数（图15中的区域305和图16及图17中的区域406）。用40KV加速电压掺杂氮离子，在600℃条件下，使离子注入区热退火48小时。由图20可以看到，以3×10¹⁷cm^-2或较高的剂量注入氮离子的任何区域，充足地透射波长为380到800nm的可见光。

    上述事实表明，图16所示的结构可以很好地被用于有源矩阵驱动液晶显示器件的象素部分。也就是，通过注入氮离子制造的绝缘区可以被保留下来，因为它们没有影响液晶显示器件的光学特性。

    如前所述，本实施例包括，通过把材料掺入除指定为有源层区之外的半导体区，使离子注入区变成绝缘区，来限定有源层区，由此，从根本上解决了由例如栅绝缘膜、栅电极、连接区和电极的较差的台阶覆盖所产生的问题。此外，可以提供高阻和能透射可见光的半导体区。这表明按本实施例的器件可以很容易地用于需要透射光的应用，例如，有源矩阵驱动液晶显示器件的象素部分。

    实施例8

    图12表示按照本发明另一实施例的工艺获得分步连续结构的剖面图。参考图12，利用溅射在Corning＃7059玻璃基片221上，形成2000厚的氧化硅膜作为底膜221。利用等离子CVD在其上淀积非晶硅膜，厚度为500到1500，例如1500。利用二次离子质谱仪（SIMS）发现淀积的非晶硅膜含氮浓度为1×10¹⁸cm^-2或者较低。在前面步骤完成后立刻通过溅射淀积200厚的氧化硅膜作为保护膜。接着把所得的结构在还原气氛在600℃温度下进行退火48小时，使非晶硅膜结晶化。也可以利用象激光束那样的强光进行结晶化的步骤。把获得的结晶硅膜制成图形，以便获得岛状硅区222a和222b。在每个岛状硅区的上面有保护膜223a和223b。这些保护膜防止岛状硅区在以后的光刻步骤被沾污。

    把整个表面涂覆光致抗蚀剂，除光致抗蚀部分224a和224b以外的区域，用公知的光刻工艺制成图形。利用抗蚀剂作为掩模，把从氮、碳、氧构成的组中选择的一种元素选择地掺入岛状半导体区的边缘部分，本例中具体为氮。利用等离子掺杂在边缘部分掺入氮。利用氮气作为掺杂气体，用射频（rf）功率为10到30W，例如10W，产生等离子放电，进行等离子掺杂。利用加速电压20到60KV，例如20KV，把产生的等离子掺入硅区。氮的剂量是1×10¹⁶到5×10¹⁶cm^-2，例如，1×10¹⁶cm^-2。于是形成掺氮区225a，225b，225c和225d。在上述条件下，发现掺氮区含有氮的浓度是1×10²⁰到2×10²²cm^-2，例如，大约是1×10²¹cm^-2，表明该区和其它半导体区相比，该区掺入了相当大数量的氮。所得的结构如图12（A）所示。

    在除掉掩模224a和224b以后，再除掉底层氧化硅保护膜223a和223b，暴露出半导体区222a和222b的表面，利用溅射淀积氧化硅膜226作为栅绝缘层，厚度为1000。接着利用低压CVD淀积含0.1到2%磷的硅膜，厚度为6000到8000，例如为6000。最好连续地淀积氧化硅膜和硅膜。把所得的掺入杂质的硅膜制成图形，形成半导体连接区227a和227b，提供栅电极和引线。这些连接区也作为栅电极。获得的结构如图12（B）所示。

    利用上述的连接区227a作为掩模，通过等离子掺杂把作为杂质的磷注入硅区。可以利用磷化氢（PH₃）作为掺杂气体注入磷，使用的加速电压为60到90KV，例如，80KV。掺入磷的剂量是1×10¹⁵到8×10¹⁵cm^-2，例如为5×10¹⁵cm^-2。形成杂质区228a和228b。在还原气氛中于600℃把注入杂质退火48小时。在热退火这步工序中，由于同时加热岛状区222a和222b的侧边缘部分，通过氮和硅的反应在该区形成由化学式Si₃N_4-x（此处0＜x＜4）表示的基片。假如在该区用碳或氧代替氮，则相应地形成由化学式SixC_1-x（0＜x＜1）或SiO_2-x（0＜x＜2）表示的化合物。所得结构如图12（C）所示。

    利用等离子CVD淀积厚度为3000的氧化硅膜作为层间绝缘体。开接触孔穿过所得膜，形成采用象氮化钛和铝那样的多层金属材料膜的连接区229a和229b。把连接区229a和连接区227b及杂质区228b中之一相互连接。制完的半导体电路如图12（D）所示。

    实施例9

    图21由本发明另一个实施例工艺获得的分步连续的结构的剖面图。参考图21，通过溅射在Corning＃7059基底601上面形成2000厚的氧化硅膜作为底膜602。在其上利用等离子CVD淀积非晶硅膜，厚度为500到1500，例如1500。接着立刻由溅射淀积200厚的氧化硅膜作为保护膜。再把所得结构，在还原气氛中在600℃下进行退火48小时，使非晶硅膜结晶化。可以利用象激光束那样的强光进行结晶化步骤。利用公知的光刻工艺把获得的结晶硅膜制成图形，获得岛状区603a和603b。在每个岛状硅区上面有保护膜。在岛状硅区上面，还有在腐蚀步骤中使用的光致抗蚀剂掩模604a和604b。应用各向同性的腐蚀工艺，例如，使用氟代硝酸的湿腐蚀形成半导体区的斜切边缘。斜切部分相对于基片的角度是30到60°。

    利用抗蚀剂作为掩模，通过等离子掺杂把氧掺入硅区。利用氧（O₂）气或者氧化氮（N₂O）作为掺杂气体，使用加速电压为20到60KV，例如20KV，进行等离子掺杂。氧剂量是1×10¹⁶到5×10¹⁶cm^-2，例如1×10¹⁶cm^-2。形成的氧掺杂区605a、604b、604c和605d如图21（A）所示。

    用溅射或等离子CVD淀积氧化硅膜606，作为栅绝缘膜，厚度为1000。接着，由溅射淀积含2%硅的铝膜，厚度为6000到8000，例如具体为6000。最好连续地淀积氧化硅膜和铝膜。然后，把铝膜制成图形，制成连接区607a和607b。这些连接区也作为栅电极。对铝连接区的表面进行阳极氧化，形成氧化层609a和609b。在进行阳极氧化之前，把以后步骤中要形成接触区的部分涂覆光敏的聚酰亚胺（Photoneece）提供掩模608。用此方法，掩模的部分没被阳极氧化覆盖。

    在含有1-5%酒石酸的乙二醇溶液中进行阳极氧化。获得2000厚的氧化层。利用连接区607a和氧化层609a作为掩模，用等离子掺杂的方法把磷作为杂质注入到硅区中。利用磷化氢（PH₃）作为掺杂气体、加速电压为60-90KV、例如80KV，注入磷。利用剂量10×10¹⁴到8×10¹⁵cm^-2、例如，具体为5×10¹⁵cm^-2注入磷。获得的杂质区610a和610b如图21（B）所示。

    然后，用激光退火激活注入的杂质。本例中使用的激光是KrF激发物激光，工作波长为248nm，脉冲宽度为20nsec。其它可采用的激光包括XeF激发物激光，工作波长为353nm，XeCl激发物激光，工作波长为308nm，ArF激发物激光，工作波长为193nm。激光束使用能量密度为200-350mJ/cm²，例如250mJ/cm²。每个位置辐照2-10次，例如2次。在辐照激光时期，把基片加热到200-450℃。但是应当注意，当加热基片时，最佳激光能量密度发生变化。在辐照激光期间保留在铝表面上的聚酰亚胺掩模防止露出的铝表面产生损伤。在辐照激光后，把聚酰亚胺暴露在氧等离子体中，可以很容易地除掉聚酰亚胺掩模。

    本实施例的工艺与实施例8所述的工艺不同之处在于没把入射激光束加到栅电极下面的注氧区域。因此，这个区域保持低的结晶性，但是起一个非常大的电阻作用。因此，发现本实施例的工艺有效地降低漏电流。所得结构如图21（C）所示。

    因为在这种情况结合的杂质是氧，在以后的源和漏的激活步骤中，由氧和岛状区硅半导体之间的反应可形成SiO_2-x。此外，除了该实施例说明的工艺外，还可以提出另外的工艺。尤其是，该工艺包括：提供具有斜切边缘部分的岛状区，相应于图2（A）所示的结构;选择地把碳、氮或者氧，特别是碳，引入斜切边缘部分;在除掉光致抗蚀剂后利用激光退火把所得的结构结晶化。用此方法，可以把斜切边缘部分转换成由SIxCl-x表示的碳化硅。由于用此方法获得的碳化硅能带比岛状半导体区的能带较宽，可以防止在边缘部分产生绝缘击穿和漏电流。

    用等离子CVD淀积氧化硅膜611，厚度为3000，作为层间绝缘体。然后开接触孔穿过所得膜，采用象氮化钛和铝那样的金属材料多层膜形成连接区612a和612b。把连接区612a和连接区607b及杂质区之一610b的区域相连。制成的半导体电路包括TFT613a和另一个TFT613b，如图21（D）所示。

    由上述的实施例9很容易了解，在栅电极和保留的杂质区之间，除非至少设置TFT的源或者漏的一个电极，否则很容易形成电容。因此，用类似于本实施例的工艺制造一个电容，可以获得具有高可靠性和象高耐压和低漏电流那样的优良器件特性的产品。按照本实施例获得的TFT和电容可以被组装成为有源矩阵驱动液晶显示器件的象素电路。

    实施例10

    图14表示由本发明另一实施例工艺获得分步连续结构的剖面图。在图14中，左边的结构表示相应于沿A-A′线剖面的TFT，右边的结构表示相应于沿B-B′线剖面的TFT。参考图14，在Corning＃7059玻璃基片240上面，通过溅射形成2000厚的底层241，该底层包括氧化硅、氮化硅或氮化铝的单层或者多层。然后，利用等离子CVD在其上淀积非晶硅膜，厚度为500到1500，例如1500。把获得的非晶硅膜制成图形，获得岛状硅区242a和242b。

    把所得结构的整个表面涂覆光致抗蚀剂，把涂覆光致抗蚀剂的表面，除了抗蚀剂243a和243b之外的区域，利用公知的光刻工艺制成图形。利用抗蚀作为掩模，通过等离子掺杂掺入氮，以便获得掺氮区244a，244b，244c和244d，如图14（A）所示。

    伴随有留在特殊区域的光致抗蚀剂，利用溅射淀积1000厚的氧化硅膜245a。所得的结构如图14（B）所示。

    在剥掉光致抗蚀剂以后，除掉在其上形成的氧化硅膜。用此种方法，在其上没有光致抗蚀剂的部分，可以保留氧化硅膜。通过把所得结构在还原气氛、600℃下退火48小时，使所得结构结晶化。利用象激光束那样的强光可以进行结晶化步骤。

    利用溅射淀积氧化硅膜245b，厚度为1000，作为栅绝缘膜。利用低压CVD淀积含有0.1-2%磷的硅膜，厚度为6000-8000，，例如具体为6000。最好，连续地淀积氧化硅膜和硅膜。把所得的加进杂质的硅膜制成图形，以便形成连接区246a和246b。这些连接区也起栅电极的作用。特别注意岛状硅区（即以前掺入氮的部分）的外围部分，发现绝缘膜的厚度被加倍，这是因为氧化硅膜245a和245b。应该了解，这种结构对防止栅绝缘膜产生击穿是有效的。如此获得的结构如图14（C）所示。

    利用上述的连接区246a作为掩模，通过等离子掺杂，把磷作为杂质注入到硅区。利用磷化氢（PH₃）作为掺杂气体可以注入磷，通过在低压气氛于600℃温度把该结构退火48小时，激活如此注入的杂质。用此方法形成杂质区247a和247b。

    用等离子CVD淀积氧化硅膜248，厚度为3000，作为层间绝缘体。开接触孔穿过所得膜，采用象氮化钛和铝那样的金属材料的多层膜形成连接区249a和249b。连接区249a和连接区246b及杂质区之一247b相互连接。制成的半导体电路如图14（D）所示。

    按照本实施例的工艺提供半导体电路，和常规的情况相比，产量提高至两倍或者更高。没有观察到TFT特性变坏。相反，最大实际可用电压与常规电路相比增加至1.5到2倍。由此，最大工作速度增加为传统电路的2-4倍。

    实施例11

    图22表示由本发明另一实施例的工艺获得的分步连续结构的剖面图。参考图22，在基片160上面形成厚度为1000到3000的氧化硅膜作为底膜。利用等离子CVD或LPCVD在其上淀积非晶硅膜，厚度为100到5000，优选为300到1000。接着，立即淀积100到500厚的氧化硅膜作为非晶硅膜的保护膜。接着利用光致抗蚀剂由公知的光刻工艺形成掩模163a和163b。用50Sccm（每分钟标准立方厘米）CF₄和45SccmO₂的混合气流，在100m乇气压下，用500W的射频（RF）功率进行干式蚀刻，对非晶硅膜蚀刻。

    获得的岛状硅区162a和162b如图22（A）所示。可以看到斜切的边缘部分相对于基片表面成20-60°的角。发现当使用高比例CF₄/O₂的CF₄和O₂的混合气体时，不能提供上述的斜切边缘。

    利用上述的抗蚀剂作为掩模，通过等离子掺杂把氧、碳、或者氮，例如，在此情况选用氮，掺入硅区。利用氮气（N₂）作为掺杂气体，使用加速电压为20-60KV，例如20KV，进行掺氮。用1×10¹⁶到5×10¹⁶cm^-2的剂量，例如优选1×10¹⁶cm^-2的剂量掺氮。用此方法，在没有抗蚀剂的或者仅薄薄地提供抗蚀剂的硅区边缘部分形成掺氮区164a、164b、164c、164d。如此获得的结构如图22（A）所示。

    通过除掉光致抗蚀剂掩模163a和163b以及下面设置的保护层，露出岛状硅膜以后，进行非晶硅膜的结晶化步骤。通过辐照工作波长为248nm、脉冲宽度为20nsec的KrF激发物激光，进行结晶化步骤。此外，还可以利用工作波长为308nm和脉冲宽度为50nsec的XeCl激发物激光。

    利用溅射或者等离子CVD淀积1000到1500厚的氧化硅膜165，用电子束汽相淀积或者溅射在其上形成按重量含1%硅或0.1-0.3%钪的铝膜。

    用公知的旋转涂胶工艺把光致抗蚀剂加到所得结构的表面，用公知的光刻工艺对所得膜制成图形。然后，利用磷酸腐蚀铝膜。用这种方法，形成具有连接区166a和166b的栅电极。具有连接区的所得栅电极在其上面有光致抗蚀剂掩膜模167a和167b。由图2（B）可以看到，具有连接区的栅电极的侧面位于光致抗蚀剂侧面的内侧。

    其后，利用光致抗蚀剂掩模167a和167b，通过离子注入，把杂质注入TFT有源半导体层162a和162b中。用此方法形成N型源168a和漏168b。如图22（C）所示，栅电极166a位于与光致抗蚀剂掩模167a距离为X的内侧，可以看见，没有把栅电极叠加到源和漏的上面，并且用此方法实现了一个偏移结构。该距离X是可变的，决定于铝连接区的腐蚀时间，然而，把X优选在0.3-5μm之间。

    剥离光致抗蚀剂掩模167a和167b之后，用工作波长为248nm和脉冲宽度为20nsec的KrF激发物激光的激光束辐照所得结构。用此方法，激活杂质离子。所得结构如图22（D）所示。

    最后，在整个表面上淀积2000到1μm的氧化硅膜作为层间绝缘膜169。此外，在TFT的源区168a和漏区168b上面开接触孔，形成铝连接区170a和170b，厚度为2000到1μm，例如5000。例如，可以在铝连接区的下面形成氮化钛层，作为阻挡金属层，以便进一步提高器件的可靠性。

    实施例12

    在前述实施例8-10叙述了制造单个TFT器件的工艺。但是，可以进一步集成上述TFT元件提供薄膜半导体电路。在这种情况，最好把本发明用于基片上的特定电路。本实施例涉及形成特定电路的技术。在单片的包括有源矩阵电路和驱动它的外围电路的液晶显示器件的情况，例如，最好把本发明仅应用到有源矩阵电路。

    在有源矩阵中，必须尽可能大地抑制TFT的栅和漏之间的漏电流，因为必须保持电荷。按照本发明的TFT满足这些要求。

    尤其是，制造工艺包括，在把氧、氮、或碳引入TFT岛状半导体区的边缘部分中之前，首先用象金属掩模那样的简单掩模把外围电路部分复盖。用这种方法，可以仅把元素掺入有源矩阵的区域。上述情况的一个例子如图23所示。图23（A）所示的结构包括一个基片801，在其上设有一个有源矩阵电路73和用于驱动有源矩阵电路的外围电路71和72，和用于连接外围电路和有源矩阵的许多连接区75和76。在有源矩阵电路73中设置许多包含一个TFT的象素74。这种方法结构的集成电路包括由掩模77覆盖的外围电路71和72。

    如果在有源矩阵的周围设置外围电路，也就是在有源矩阵的上边、下边、左边、右边均设有外围电路，则按图23（B）所示的方式提供掩模78。参考图24，叙述制造这种结构集成电路的工艺。图24提供沿垂直于栅电极的平面的剖面图（即对应于沿图11中B-B′线的剖面的平面）。

    在基片上淀积单层的氧化硅、氮化硅或氮化铝，或者由这些膜组成的多层膜，厚度为1000到4000，例如2000，作为底膜802。形成非晶硅膜，厚度为200-1500，例如500，然后淀积厚度为100到500，例如200的氧化硅膜作为保护膜。其后，把非晶硅膜在550到650℃之间进行退火，使非晶硅膜结晶化。

    用类似实施例11的方法形成抗蚀剂掩模805和806以后，采用干腐蚀方法腐蚀非晶硅膜。

    于是，类似于实施例4的情况，获得有斜切边缘的岛状硅区803和804，如图24（A）所示。

    利用上述抗蚀剂作为掩模，通过等离子掺杂把氧、碳或氮、例如本实施例为氮掺入硅区中。利用氮气（N₂）作为掺杂气体，使用20到60KV的加速电压，例如20KV，掺氮。用1×10¹⁶到5×10¹⁶cm^-2，例如1×10¹⁶cm^-2的剂量掺氮。在掺杂过程中，把相应于图中803区域的外围电路用金属掩模807覆盖，只暴露有源矩阵区804。用此方法，只把氮掺入没涂光致抗蚀剂的边缘部分808，或只薄薄涂抗蚀剂的边缘部分808。没有把氮掺入覆盖金属掩模807的硅区803。如此获得的结构如图24（A）所示。

    在除掉抗蚀剂掩模805、806及在其下面设置的保护层后，用溅射或等离子CVD形成氧化硅膜809，厚度为1000到1500。接着，用电子束蒸发淀积或溅射在其上形成按重量含1%硅或者按重量含0.1到0.3%钪的铝膜。在形成氧化硅膜809以前，用象激光束那样的强光，特别是由KrF激发物激光器或XeCl激发物激光器发射的激光束辐照氧化硅膜，以便使离子掺杂硅膜进行结晶化。

    其后腐蚀铝膜获得铝连接区。类似实施例9所述的工艺，在获得的铝连接区的周围形成阳极氧化层，以便形成具有连接区810、811和812的栅电极，如图14（B）所示。

    用等离子掺杂把作为P型杂质的硼和作为N型杂质的磷注入到有源半导体层803和804。接着，把引入到有源层的杂质离子激活，通过辐照工作波长为248nm、脉冲宽度为20nsec的KrF激发物的激光束进行激活杂质。用此方法形成N型杂质区813和814、P型杂质区815到818。由该步骤，把以前形成的离子注入区808转换成P型区819和820。然而，所得区与源区和漏区相比，含有氮和有高的电阻。该结构如图24（C）所示。

    最后，利用等离子CVD在整个表面上淀积氧化硅膜，厚度为2000到1μm，作为层间绝缘体821。淀积ITO（氧化铟锡）膜，厚度为500到1000，例如，800，通过腐蚀把它制成图形，提供象素电极822。

    开TFT的源和漏的接触孔，利用铝和氮化钛的多层膜形成连接区823和827。用这种方法，制造如图24（D）所示的薄膜半导体集成电路，其包括一个有源矩阵电路和用于驱动它的外围电路。

    本发明提供可在提高产量的情况下改善可靠性的TFT，而且能充分利用它们的特性。此外，获得如此巨大的效果，却没有大量的改变工艺，没增加投资成本，或者，没有进行很多研究及开发工作。特别参考在绝缘基片上形成的TFT，叙述按照本发明的TFT。当然，按照本发明的TFT也包括在单晶半导体基片上形成TFT。

    按照本发明的薄膜半导体器件，在栅与漏之间、栅与源之间有特别低的漏电流。因此，它耐高的栅电压因而适合用作液晶显示器有源矩阵电路中控制象素的晶体管。

    可以进一步应用本发明，不仅可用于前述实施例所述有简单结构的那些情况，也可用于在它的源和漏使用硅化物的TFT，例如，公开的日本专利申请，No.平（Hei）5-256567。不必说，本发明也适用其它电路元件，例如，薄膜集成电路，其包括设置有许多栅电极的一个岛状半导体区，叠栅TFT，二极管，电阻和电容器。此外，如实施例12所述，本发明可以用于薄膜集成电路中的特定的薄膜元件，以便制造由显示非常好特性的每个元件组成的电路。

    此外，本发明包括把有源层的边缘部分变成绝缘，不通过制成图形的方法提供有源层，而且使指定有源层区域的外围部分具有绝缘特性。用此方法，与栅绝缘膜和栅电极的不良台阶覆盖有关的问题可以被解决，结果显著地提高了TFT的产量和可靠性。

    虽然参考它的特殊实施例，详细的叙述了本发明，但是显而易见，本领域的技术人员，在不偏离本发明的精神实质和范围的情况下，可以进行各种变化和修改。