全电子式交换机双重化总线数据接收 装置及方法 本发明涉及在采用分码多路存取(CDMA)方式的全电子式交换机(ESS：ElectronicsSwitching System)中使用的技术，尤其涉及这样一种总线数据接收装置和方法，即在接收由全电子式交换机内的接收装置(Differenrial Receirer)双重化(转接)的总线数据时，在连续地或随机地发生由于某一侧的数据接收集成电路故障或电缆接触不良而造成奇偶校验误差的情况下，利用对奇偶进行校验的结果来决定接收无奇偶校验误差的数据。
现参照附图来说明现有技术。图1a是现有双重总线数据接收装置的方框结构图；图1b是表示使用图1a的交换机部位的概略图。图2是现有的双重总线数据接收装置的各主要部分的时间图。通过多根电缆从图1b所示的数据链路单元(DLC：数据线路终接单元)向数据接收装置(Differential Receiver)101提供总线数据。由数据接收装置101来接收双重的总线数据，通过数据传输速率变换部(Data Rate Conversion)102和传输部(Differential Transmitter)103传输到空分交换部(SM×A：Space Matrix Switch Board Assembly)。通过了上述数据接收装置101的数据，也提供给处理器接口部(PLCA：Processor Interface and Control board Assemblg)。
首先，通过多根根电缆(例如电缆(SSWDC：Space Switch DuplicationCable)和SSWLC：Spacl Switch link Cable：空分交换链路电缆)来提供图1a所示的双重总线数据(Hoghway A.B)，上述电缆中分别保含说明有无总线数据的有效数据(VALID-A、VALID-B)线，由使用其接地线的报警线(SSWDCC：Space Switch Duplicdtion Cable Ground)、(SSWLCG：Space Switch LINK Cable Ground)来识别有无连接上述电缆。所以，在图1a中，例如，在一根电缆中提供总线数据(Highway A)9位、有效数据(VALID-A线路1位和使用接地线的报警线(SSWDCG)；在另一根电缆中提供总线数据(Highway B)9位、有效数据线路(VALID-B)1位和使用接地线的报警线(SSWLCG)。在此状态下假定如图2c所示接收到了总线数据(Highwag A)。这时，数据1和数据2等的最终痊有奇偶校验位(例如，数据1是8位，第9位作为奇偶校验位使用)。
所以，一个总线数据(第1总线数据)(Highway A)，被第一闩锁1锁位；另一个总线数据(第2总线数据)(Highway B)，被第2闩锁4锁住，并且分别利用输入闩锁时钟(CP3RA)(图26)进行闩锁，利用输入控制信号(OC：output Control)，如图2d所示，由第1和第2闩锁1、4进行进行。这时，第1和第2闩锁1、4地输出为9位，其中的8位是总线数据(Highway A或B)，剩余的1位是奇偶校验数据。
最好是，作为输出总线数据闩锁5加上8位的数据，对奇偶校验6加上9位(8位数据和1位奇偶校验数据)。这样，由奇偶校验(6)进行校验的奇偶值(“1”或“0”)加到奇偶校验闩锁7上，与上述输入闩锁时钟(CP3RA)的上升沿进行同步，把图2c所示瓣输出“0”(Low)或“1”(High)供给到具有触发(翻转)功能的控制部8的输入端P上。
一方面，VALID-A闩锁2和VALID-B闩锁3，用于闩锁有效数据(VALID-A、VALID-B)，并通知有无总线数据(HighwayA，B)，其输出分别加到控制部8的另外两个输入端(A、B)上。
上述控制部8利用控制逻辑来输出控制值，并将其加到选择部9上，由选择部9来与同步时钟(CP2D/A)进行同步，以图2f所示的状态加到第2和第2闩锁1、4的输出控制输入端(OC：CwtputControl)上。在此情况下，对奇偶校验(6)输出进行闩锁并提供给控制部8的奇偶校验关2锁7，使用和第1及第2闩锁1、4的输入闩锁时钟(CP3RA)相同的时钟，所以，例如，在总线数据(Highway A或B)中的数据1经奇偶校验后的结果，并不作为分别对总线数据(Highway A、B)进行初始闩锁的9位闩锁1、4的输出控制信号(OC)进行反映，而是只对其下面的数据2的数据选择产生影响。
另一方面，对上述接收总线数据进行选择的控制部8的动作，可以用下列真值表1来表示。当对表示数据是否有效的有效数据(VALID-A和VALIDB)进行闩锁的各个闩锁(2、3)的输出(控制部8的输入A、B)均为“0”(Low)时，若总线数据(Highway A)侧的奇偶性为错误(1：High)，总线数据(Highway B)侧的奇偶性为正常(O：Low)(假定真值表1表示B侧的奇偶性值)，选择B侧数据来代替选择A侧数据，使控制部8的输出奇偶性而变化。
真值表1
控制部输入 控制部输出 VALID A VALID B 奇偶性 J K 0 0 0 0 1 0 0 1 1 0 0 1 0 0 1 0 1 1 0 1 1 0 0 1 0 1 0 1 1 0 1 1 0 0 0 1 1 1 0 0
其中，在控制部的输入端，1为“High”(错误)；0为“Low”(正常)。
上述真值表1可用下式来表示。
J＝/B∩(A∪P)，K＝/A∩(B∪P)
(式中，A是控制部8的输入，它表示有效数据VALID-A)的VALID-A闩锁2的输出；BJ
也是控制部8的输入，但它表示有效数据(VALID-B)的VALID-B闩锁3的输出；∩是逻辑乘法，∪是逻辑加法，/是倒数。)
然而，上述方法存在这样的问题，即当上述B侧的奇偶性连续为错误时，虽然选择A侧数据，但是，若A侧也临时发生奇偶性错误，则选择有奇偶性错误的B侧的总线数据。
另一方面，美国专利第5442646号可以作为一个例子来说明在通信的发送和接收时减少错误的技术方法。但是，这是在车辆交通信息联络用通信系统中为提高接收机信道的可靠性，分配了多个位数，未能找互为提高接收数据的可靠性而对奇偶性进行校验的技术。
所以，本发明正是为了解决存在的上述问题。其目的在于提供这样一种装置和方法，即在全电子交换机内的接收装置中接收双重总线数据时，在任一侧的数据接收集成电路出现故障或电缆接触不良而造成连续发生或随机发生奇偶校验误差的情况下，可利用对奇偶性进行校验的结果来接收无奇偶校验误差的数据。
为达到上述目的，本发明采取以下技术方案：
本发明提供一种装置，其中包括：一对闩锁部，其作用是，利用第1输入闩锁时钟来对第1和第2总线数据分别进行闩锁；VALID-A、VALID-B闩锁，其作用是：对有效数据(它表示第1、第2总线数据是有效的)进行闩锁；
对各闩锁部的输出进行奇偶校验的奇偶校验部；
对奇偶校验部的校验值进行闩锁的奇偶校验闩锁部；
控制部，利用设定表示控制奇偶校验闰锁的校验值(P)和作为VALID-A、VALID-B闩锁输出的输入值(A、B)；
选择部，根据控制部的输出来选择无奇偶校验误差的数据。
在利用选择部来选择并输出无奇偶校验误差的数据的这种令电子式总线数据接收装置中，校验闩锁和选择部，与具有输入闩锁时钟的1/2周期的标准时钟CP2D/A进行同步；控制部利用下式来控制其输出(J、K)。
J＝/B∩(A∪P)，K＝/A
再者，本发明，提供这样一种接收方法，其特征是：
对全电子式交换机双重化的总线数据的奇偶性进行校验后，接收无误差的数据，在这种方法中，当接收双重化总线数据时，利用奇偶校验闩锁用时钟作为标准时钟(CP2D/A)，该标准时钟是总线数据输入闩锁时钟(CP3RA)的半周期，双重化总线数据中的被选择的任意总线数据的奇偶校验结果，与标准时钟的半周期进行同步，当出现奇偶校验误差时，改为接收中车总线数据，在交替地进行接收时，为了与上述输入闩锁时钟(脉冲)的下一个上升沿进行同步，不接收正在待要输出的上述奇偶校验误差的任意总线数据，而改为接收上述的另一个总线数据，然后进行输出，若双重化总线数据均具有有效数据，则任意的总线数据在产生奇偶总线数据均具有有效数据，则任意的总线数据在产生奇偶校验误差时均进行触发(翻转)，交替地反复接收另一总线数据。
本发明的效果如下：
如上所述，按照本发明，当交换机的接收装置接收双重化总线数据时，在某一方因电缆接触不良或接口电路故障而发生奇偶校验误差的情况下，通过正确地选择无奇偶校验误差的总线数据，可以提高交换机的通信特性。
以下参照附图对本发明实施例进行详细说明：
图1a是选择接收双重化总线数据的现有接收装置的方框结构图。
图1b是表示在全电子式交换机的数据链路装置和空分交换部之间使用图1a的装置时的方框图。
图2是接收双重化总线数据的现有接收装置的各主要部分定时图。
图3是本发明的接收双重化总线数据的接收装置的方框结构图。
图4是本发明的接收双重化总线数据的接收装置的各主要部分时间图。
本发明的对双重化总线数据进行选择的方框结构图以及本发明的对双重化总线数据进行选择的时间图，分别示于图3和图4。其结构部分包括：第1闩锁10，其作用是：利用输入闩锁时钟(CP3RA)对第一总线数据(Highway A)进行闩锁，根据作为选择部18的输出Q的输出控制信号(OC：Outpur Control)，来输出第1总线数据(Highway)；
第2闩锁13，利用输入闩锁时钟(CP3RA)对第2部线数据(Highway B)进行闩锁，根据作为选择部18的输出Q的输出控制信号(OC：Outpur Contro信号)来输出第2总线数据(Highway B)；
VALID-A闩锁11，其作用是：对于已有第1总线数据(Highway A)加以指明的有效数据(VALID A)，按照输入闰锁时钟(CP3RA)进行闩锁，由报警线(SSWDCG)进行报警并且进行输出；
VALID-B闩锁×12)，其作用是：对第2数据总线(Highway B)的有效值加以指明的有效数据(VALID-B)，按照输入闩锁时钟(CP3RA)进行闩锁，利用报警线(SSWLCG)进行报警并进行输出；
输出总线数据闩锁14，接收上述第1和第2闰锁10、13的输出，按照上述输出闩锁时钟(CP3RA)来输出总线数据(Highway A或B)；
奇偶校验部15，分别输入和接收上述第1和第2闩1没10、13的输出，经奇偶校验后，把奇偶校验值供给到奇偶校验闩锁16内；
奇偶校验闩锁16，接收上述奇偶校验部15的校验结果，与标准时钟(CP2D/A)进行同步，该标准时钟具有上述输入闩锁时钟(C3RA)的半周期，把校验结果输出到控制部17内；
控制部17，利用各输入端A、B、P来输入和接收上述VALID-A闩锁11和VALID-B闩锁12的输出以及奇偶校验闩1没16的输出，如果闩锁11、12的输出是正常，而闩锁16的输出是错误，那么，控制部17的两个输出就以触发(翻转)状态供到选择部18内；
选择部18，利用上述控制部17借助J.K触发功能进行输出入控制，把相反的电平供给到上述各9位闩锁10、13的控制输入端(OC)上，具有功率清除端子(POWER CLEAR)。
也就是说，在接收全电子式交换机的双重总线数据时，如图3所示，奇偶校验闩锁16的闩锁时钟，使用与选择部18的时钟输入相同的时钟(CP2D/A)(在现有技术的图/a中，与图3的奇偶校验闩锁16相对应的奇偶校验闩锁7的时钟是输入闩锁时钟(CP3RA)，所以，接收总线数据(Highway A或B)的奇偶校验结果直接影响到相应的接收总线数据的选择，如下列真值表2所示，当有效数据(VALID-A和VALID-B)均为正常(O)时(各电缆内有总线数据输入进)，若发生奇偶校验误差(若总线数据(Highway A或B)的相应电缆接触不良，则选择部18的输出进行触发(翻转)。使控制部17进行上述控制动作。
真值表2
控制部输入 控制部输出 总线数据选择 VALID A VALID B 奇偶性 J K 0 0 0 0 1 Highway A 触发 0 0 1 1 1 0 1 0 0 1 Highway A Highway A Highway B Highway B 0 1 1 0 1 1 0 0 1 0 1 0 1 1 0 1 1 0 0 0 以前状态 以前状态 1 1 1 0 0
其中，1是高“High”(错误)，0是低“Low”(正常)。
上述真值表2可用下式表示。
J＝/B∩(A∪P)， K＝/A
(其中，A是控制部17的输入，它是有效数据(VALID-A)的VALID-A闩锁11的输出；B也是控制部17的输入，但它是有效数据(VALID-B)的闩锁12的输出。∩是逻辑乘法，∪是逻辑加法，/是倒数。
现根据上述说明，进一步详细地说明本发明的实施例。
图4a-图4d与图2a-图2d相同，所以其说明从略，以下主要说明图4e-图4i。
图4e是奇偶校验16的输出图，利用图4a所示的标准时钟(CP2D/A)的上升沿进行输出。这时VALID-A闩锁11和VALID-B闩锁12，根据有效数据(VALID-A、VALID-B)的有无，来决定把“1”(High)或“0”(Low)状态的输出送到控制部17的输入端(A、B)上。这时，VALID-A闩锁11和VALID-B12的报警线(SSWDCG、SSWLCG)是为了识别总线数据电缆的连接状态，最好是把该电平为“0”时识别为正常；把该电平为“1”时识别为电缆分离。这种识别、报警装置等的提示予以省略。在此状态下，如上所述真值表2所示，根据控制部17的输入端(P、A、B)来设定输出端(J、K)的值。这时，选择部18的输出(Q、/Q)是J.K触发(翻转)功能，所以，分别如图4g和图4h所示，呈相反状态。并且，选择部18在如图4f所示借助功率清除端子(POWERCLEAR)的作用从初始低(Low)电平度成高电平时受到驱动，以此来消除初始动作错误。
再者，上述选择部18的输出和奇偶校验闩锁16，与标准时钟(PC2D/A)进行同步，所以，当根据通过了某个总线数据(Highway B)的数据而获得的选择部18的输出(例如/Q)为“1”(总线数据(Highway B)的数据产生奇偶校验误差)时，改为选择通过了另一个总线数据(HighwayA)的数据，(例如使用第1位闩锁10的输出来代替使用第2位闩锁13的输出)，把设有奇偶校验误差的总线数据供给到输出总线数据闩锁14上。
也就是说，奇偶校验闩锁16如图4e所示，与标准时钟(CP2D/A)进行同步，而不是与周期长的输入闩锁时钟(CP3RA)进行同步(这也是，奇偶校验闩锁16与标准时钟(CP2D/A)的上升沿进行同步；选择部18与标准时钟(CP2D/A)的下降沿进行同步)，所以，当出现奇偶校验误差时，通过了控制部17的选择部18的输出(Q或/Q)，通过第1或第2闩锁10、13来改变时总线数据(Highway A或B)的选择。
具体来说，当选择的数据(例如HighwayA的DATA1)中(例如，在图4e的*标记处)有奇偶校验误差时，奇偶校验闩锁16的输出发生变化(标准时钟(CP2D/A)的上升沿)，接着，加在选择部18上的标准时钟(CP2D/A)的下降沿(标准时钟(CP2D/A))，使选择部18的输出变成图4g或图4h所示的状态。
另一方面，通过了上述第1闩锁10的数据(例如DATA1)，要在输入闩锁时钟(CP3RA)的下一个周期的上升处进行输出。输出总线数据闩锁14等待这一输出时机。
但是，如上所述，当出现奇偶校验误差时，通过第2位闩锁13被进行闩锁的数据(Highway B的DATA1)(在输入闩锁时钟(CP3RA)的下一个上升边沿时)，如图4i所示按*标记时间由输出总线数据闩锁(14)进行输出。其结果是，例如，在图4b内由0表示的一周期(输出总线数据闩锁14准备输出总线数据(Hirhway A或B)的闩锁时间)内，奇偶校验闩锁16和选择部18使用同一标准时钟(CP2D/A)，并且如图4C和图4g所示，按照标准时钟(CP2D/A)的平周期差(在上升沿和下降沿处)进行动作。所以，当总线数据(Highway A或B)中的选择数据(例如HighwayB)为奇偶校验误差时，在输入闩锁时钟(C3RA)的一周期内，由其他数据(Highway A)来代替，由输出总线数据门锁14来输出无奇偶校验误差的数据。
再者，对接收总线数据进行选择的控制部17的动作，如真值有2所示，有效数据(VALID-A和VALID-B)均为“低”时(有总线数据(Highway A、B0时)，如果奇偶校验为错误“1”的话(如果电缆是连通的，但是有接错现象)，那么控制部17的输出被翻转(toggle)。具体来说，如果作为总线数据(Highway A)的数据1的奇偶性为错误“1”，那么，在接收总线数据(例如DATA1)的初始半周期时，由选择部18来选择A侧数据(Highway A)，在其余的后半周期时，通过翻转来选择B侧数据(Highway B)。
所以，输出总线数据闩锁14，与添2锁时钟(CP3RA)进行同步，如上所述，接收无错误的B侧数据。
另一方面，并在输出总线数据(HighwayB)侧，连续发生奇偶校验误差，在输入总线数据(Highway A)侧的数据1发生一次误差，那么数据1就选择总线数据(Highway B)侧数据，但再将翻转后，其下一个数据就选择无误差的总线数据(Highway A)侧数据。