动态随机存取存储器的电 容结构及其制造方法 本发明是有关于一种动态随机存取存储器(DRAM)的电容结构及其制造方法，且特别是有关于一种具有栅状储存电极(Store Plate)的电容结构及其制造方法。
动态随机存取存储器已采用广泛使用的集成电路(IC)技术。一般动态随机存取存储器的存储单元(Memory Cell)如图1所示，图1是动态随机存取存储器的存储单元的电路图，其包括一金属氧化物半导体场效应晶体管100(MOSFET)，栅极连接到字线(Word Line)WL，源极/漏极区(Source/Drain)一端连接到位线(Bit Line)BL，另一端则经由一电容102接地。如熟悉此技术的人员所知，电容102是用来储存数据(Data)的，而且应该具有高电容量，以避免数据流失。又金属氧化物半导体场效应晶体管100是双向开关，其源极和漏极在读取(Read)和写入(Write)时，恰好相反，故在本文中均以“源极/漏极”表示。
早期的动态随机存取存储器具有电容量较小的缺点，图2即是一种传统动态随机存取存储器的堆叠(stacked)电容结构的剖面示意图。参照图2，首先，在一硅基底200上形成场区氧化层202、一栅极氧化层204、一第一多晶硅层206、栅极氧化层边墙208(Spac-ers)、和源极/漏极区210，形成所需的晶体管元件结构。接着，形成一二氧化硅层212，并在指定的源极/漏极区210上，蚀刻出接触窗214(Contact)，然后在接触窗214上形成一第二多晶硅层216。接下来，在第二多晶硅层216露出的表面上，形成一介电层218，介电层218可为例如氮化硅/二氧化硅层(Nitride/Oxide)或二氧化硅/氮化硅/二氧化硅层(Oxide/Nitride/Oxide)。接着，形成一第三多晶硅层220，完成电容结构。
如图2所示，第二多晶硅层216、介电质层218、和第三多晶硅层220便构成一电容结构。如熟悉此技术的人员所知，电容的电容量是与第二多晶硅层216和介电层218间的接触面积有关，亦即接触面积愈大，电容量便愈大。然而在集成电路的面积愈来愈小，密度愈来愈高的要求下，此种简单地堆叠电容结构便产生电容量较小的缺点。
因此，本发明的主要目的就是在提供一种动态随机存取存储器的电容结构，使得在元件尺寸缩小、集成度变高的情况下，仍能满足高电容量的要求。
本发明的另一目的是提供一种动态随机存取存储器的电容结构的制造方法，使得在不增加制造过程步骤的情形下增加储存电极的表面积，提高电容的电容量。
根据本发明的主要目的，提出一种动态随机存取存储器的电容的构造，其包括：
一硅基底，其上形成有一晶体管元件、一接触窗，其中该晶体管元件包括源极/漏极区，且该接触窗在该源极/漏极区之一的上方形成；
一栅状导电层，在该接触窗中与该硅基底上方形成，电耦合接至该源极/漏极区之一，以构成该电容的一储存电极；
一介电层，在该栅状导电层表面形成；以及
一第二导电层，在该介电层表面形成，以构成该电容的一胞电极(Cell Plate)。
根据本发明的另一目的，提出一种动态随机存取存储器电容的制造方法，包括下列步骤：
a、提供一硅基底，该硅基底上已形成有场区氧化层、一第一介电层、一晶体管与一接触窗，其中，该晶体管包括源极/漏极区，且该接触窗在该源极/漏极区之一上方形成；
b、在该接触窗中与该第一介电层上方形成一第一导电层，与该源极/漏极区之一电耦合连接；
c、在该第一导电层上方形成一崎岖状导电层；
d、利用光掩膜上光阻，蚀刻该崎岖状导电层与该第一导电层，形成一栅状导电层，用以作为该电容的储存电极；
e、在该栅状导电层表面形成一第二介电层；以及
f、在该第二介电层表面形成一第二导电层，以构成该电容的胞电极。
为让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并配合附图，进行详细说明。
图1是动态随机存取存储器的存储单元的电路图。
图2是一种传统动态随机存取存储器的堆叠电容的剖面示意图。
图3A至3E是依照本发明的一较佳实施例，一种动态随机存取存储器的电容的制造流程剖面示意图。
参照图3A至3E，它示出了依照本发明一较佳实施例的一种动态随机存取存储器的电容部分制造流程的剖面示意图。各步骤详述如下：
参照图3A，首先提供一硅基底300，利用一被熟悉此技术的人员所了解的局部隔绝场区氧化物(LOCOS)制造流程来形成一场区氧化层302以定义有效区域(Active Region；未显示)。再在该有效区域上形成一晶体管元件的一栅极304(栅极304包括一栅极氧化层306和一多晶硅层308)、以及源极/漏极区310，源极/漏极区310则可以凭借由在栅极304两侧形成氮化硅边墙312来构成能防止短通道效应的轻度掺杂的漏极(Lightly Dopped Drain；LDD)结构。由于其制造流程为熟悉此技术的人员所了解，且非关本发明的重点，故在此不多作赘述。然后，在栅极304以及源极/漏极区310上，形成一第一介电层314，例如氮化硅层或二氧化硅层。并在指定的源极/漏极区310上方蚀刻出一接触窗(Contact)316。
然后，参考图3B，在第一介电层314与接触窗316上方沉积一第一导电层318，例如利用加热分解硅甲烷低压化学气相沉积法(LPC-VD)来沉积一厚度约3000～5000的多晶硅层。然后，在温度约560～590℃下，在第一导电层318上方沉积一厚度约500～1000的崎岖状导电层320，该崎岖状导电层320的材料可以是与第一导电层318相同的多晶硅层。然后利用光掩膜上光阻322，蚀刻崎岖状导电层320及第一导电层318，该蚀刻步骤包括主蚀刻(Main Etching)步骤与过蚀刻(Over Etching)步骤。首先进行主蚀刻步骤，蚀刻未被光阻322覆盖的崎岖状导电层320以及第一导电层318，以形成如图3B所示的形状。
主蚀刻步骤完成后，接着参考图3C，进行用时间控制的过蚀刻步骤，将未被光阻322(如图3B所示)覆盖的崎岖状导电层320与第一导电层318蚀刻干净。在过蚀刻步骤进行的过程中，不仅会清除未被光阻322(如图3B所示)覆盖的残留崎岖状导电层320与第一导电层318，并且也会蚀刻光阻322，将光阻322蚀刻至只残留在崎岖状导电层320的缝隙间。残留的光阻322即形成微光阻324。
接着参照图3D，在接下来继续进行的过蚀刻步骤中，微光阻 324被当作掩膜，使得未被微光阻324覆盖的崎岖状导电层324与其下方的第一导电层318能被蚀刻到。在过蚀刻步骤完成后，就会形成一如图3D所示的栅状导电层321，此栅状导电层321用于作为该电容的储存电极，并且具有深度约0.2～0.3μm的沟槽319。
最后，参考图3E，在栅状导电层321裸露的表面先形成一介电层326。接着，在介电层326裸露的表面形成一第二导电层328，以构成该电容的胞电极。其中，介电层326可以是以化学气相沉积法来形成的氮化硅/氧化物层，氧化物/氮化硅/氧化物层。并且，第二导电层328可以是多晶硅层。至此，便完成一应用本发明的电容结构。
由本较佳实施例得知，应用本发明确实增大了电容的表面积，大幅提高了电容储存电荷的能力。
电容储存电荷的能力越强，就越会有下述的优点：
1、在读取数据时受杂扰信号的影响，如α粒子(Alpha Parti-cals)所产生的软错记(Soft Errors)将大大降低。
2、降低因漏电流(Leakage Current)而使储存的信号改变的可能性。
3、减少刷新(Refresh)的频率。
虽然本发明已以如上述的一较佳实施例说明，然而它并非用以限定本发明，任何熟悉此技术的人员，在不脱离本发明的精神和范围内，可以作一些改动与润饰，因此本发明的保护范围应以权利要求所界定的范围为准。