同步数字传输设备中的系统通信控制装置 本发明属于数字传输通信领域，更具体地涉及数字信息传输系统设备中的系统通信控制技术。
同步数字传输系统(SDH)是新一代的传输体制。SDH设备中的系统通信控制装置(SCC)主要完成SDH设备管理功能和消息通信功能，同时为SDH设备提供与网络管理系统的接口。
同步设备管理功能(SEMF)的主要任务是将性能数据和具体实现的硬件告警转变为面向目标的消息，以便在数据通信通道(DCC)或Q接口上传输，同时它也将与其他管理功能有关的面向目标的消息进行转变，以便经参考点传输。系统通信控制装置(SCC)完成对SDH设备中其他单元/设备的配置、各种性能告警数据的收集、倒换控制，实现与其他单元/设备的信息交换，从而完成了同步传输设备管理功能。此外，系统通信控制装置(SCC)还通过DCC通道和其他网元通信，以实现对整个网络的管理。
消息通信功能(MCF)的主要任务是完成各种消息的通信功能。首先系统内通信控制装置(SCC)与其他各单元交换信息，完成与本地网元设备之间的维护管理消息的通信功能；同时通过作为单个192kbit/s面向消息的数据通信通道地再生段开销中的DCC字节D1～D3，提供与其他网元之间的维护管理消息的通信功能；另外，系统通信控制设备还提供与网络管理系统连接的标准的F接口和Q接口，完成SDH设备与网络管理系统之间的通信功能。
目前，国外公司同类设备中的系统通信控制装置(SCC)通常以如下方式实现：采用一片高性能嵌入式通信控制器如MC68360或MC68302，利用其提供的多个串行通信通道(MC68360提供4个)，分别完成下列功能：以太网联接、X.25联接、基于高级数据链路(HDLC)协议的数据通信通道(DCC)通信连接；DCC通信连接用于和其他网元通信；由于上述电路只提供了一个串行通信通道处理DCC通信，而SDH网络中的网元，通常有多路DCC通信通道需要处理，国外公司通常在其系统通信控制装置(SCC)中专门设计一部分电路以处理DCC通信。
显然上述方案存在如下缺点：
1、ITU-T建议对SDH设备的机械结构有统一的规定，系统通信控制装置(SCC)分两部分实现，使得SDH设备本来就有限的空间更加紧张；
2、系统通信控制装置(SCC)分两部分实现，增加了结构连接，降低了系统的可靠性。
本发明的目的是提供一种克服了上述缺点，采用一体化结构、在同一部分电路中实现同步设备管理功能和消息通信功能的SDH设备中的系统通信控制装置。
本发明的目的是这样实现的：同步数字传输设备中的系统通信控制装置包括主嵌入式通信控制器、存储器、缓存器、数据通信通道接口电路，以及与所述主嵌入式通信控制器相连的实时时钟；所述系统通信控制装置还包括至少一个从嵌入式通信控制器；所述存储器存放各种性能、告警、配置数据，并为所述主嵌入式通信控制器及所述从嵌入式通信控制器提供程序运行空间；所述缓存器与所述主嵌入式通信控制器、所述从嵌入式通信控制器以及所述存储器通过地址线、数据线、控制线相连；所述数据通信通道接口电路与各个所述嵌入式通信控制器相连，并为所述嵌入式通信控制器提供数据通信通道接口：所述主、从嵌入式通信控制器通过所述缓存器与所述同步数字传输设备内其他单元进行邮箱通信。
本发明采用主从工作方式的嵌入式通信控制器，不仅可以完成对SDH设备的管理功能(SEMF)，而且提供了多个处理DCC通信的串行通信通道，因此可以在同一部分电路中同时完成SDH设备管理功能和消息通信功能，使得系统结构更加紧凑，而且减少了大量的外围电路，降低了成本，同时提高了系统的可靠性。
现结合附图详细描述本发明的实施例，附图说明如下：
图1为本发明一个实施例的结构框图；
图2为图1中所示DCC接口电路中一路线路(line)DCC收处理电路的电路图；
图3为图2中所示信号线路接收时钟LRCLK和线路接收数据LRX的时序图；
图4为图1中所示DCC接口电路中一路线路DCC发处理电路的电路图；
图5为图4中所示信号线路发送时钟LTCLK、线路发送允许LEN-T及线路发送数据LTX的时序图；
图6为图1中所示DCC接口电路中一路支路(tributary)DCC收处理电路的电路图；
图7为图1中所示DCC接口电路中一路支路DCC发处理电路的电路图。
如图1所示，本发明一个实施例的两个嵌入式通信控制器(101A、101B)采用摩托罗拉(Motorola)公司的型号为MC68360的嵌入式通信控制器，它集成了一个32bit的CPU内核、四个串行通信控制器(MSCC1～4、SSCC1～4)、两个串行管理控制器SMC(图中只示出一个)以及一个串行外围接口SPI、两个嵌入式通信控制器101A、101B分别工作于主从模式，它们通过地址线AB、数据线DB、控制线CB与存储器101D直接相连，存储器101D存储本装置内各种性能、告警、配置数据，并为主/从嵌入式通信控制器(101A、101B)提供程序运行空间。存储器101D由主嵌入式通信控制器101A统一管理。同时主/从嵌入式通信控制器(101A、101B)按ITU-T建议G.774的1～5节、G.773节、Q.811节、Q.812节完成下述功能：通过缓存器101E、邮箱及控制逻辑电路102与SDH设备内其他单元103进行邮箱通信，实现与其他单元的信息交流，完成对各单元配置，并收集各种性能、告警数据；并通过数据通信通道(DCC)字节与其他网元通信，从而完成同步设备管理功能以及消息通信功能。
为实现对多路DCC信号的处理，主嵌入式通信控制器101A的四个串行通信通道(MSCC1～4)以及从嵌入式通信控制器101B的第三、四个串行通信通道(SSCC3、SSCC4)都与数据通信通道(DCC)接口电路101C相连，DCC接口电路101C另一端接收来自线路以及支路的段开销(SOH)信号。DCC接口电路101C从来自线路以及支路的段开销(section overhead)中提取DCC字节送给主/从嵌入式通信控制器101A、101B，并将来自主/从嵌入式通信控制器的DCC字节分别插入到线路以及支路的段开销中，其中主嵌入式通信控制器101A的四个串行通信通道分别处理线路方向的四个DCC信号，从嵌入式通信控制器101B的第三、第四个串行通信通道分别处理来自支路方向的两个DCC信号。此外，主嵌入式通信控制器101A的一个串行管理控制器(SMC)通过串行驱动电路101G为本装置提供一个F接口，其串行外围接口(SPI)与为本装置提供实时时钟的时钟电路(101F)相连；从嵌入式通信控制器101B的第一、第二串行通信通道分别用于以太网接口和X.25接口。
本实施例中，DCC接口电路101C用型号为XC5206的现场可编程门阵列(Field Programmable Gate Arrays简称FPGA)实现，其中有四部分完全相同的线路DCC处理电路(图中未示出)以处理线路侧的四路DCC字节，另有支路DCC处理电路以处理支路侧的八路DCC字节。线路侧的四路DCC字节分别经四部分线路DCC处理电路提取后单独送给主嵌入式通信控制器101A的四个串行通信控制器(MSCC1～4)，支路侧的八路DCC字节首先经过支路DCC处理电路中的一个八选二分配器(下面将结合图6详述)选出两路后送到从嵌入式通信控制器101B的两个串行通信控制器；来自主/从嵌入式通信控制器的DCC字节被DCC接口电路101C插入到相应的线/支路的段开销(SOH)中。
现结合附图详细描述主嵌入式通信控制器101A收/发线路DCC字节时线路DCC处理电路的工作过程。线路DCC处理电路的接收部分如图2所示，来自线路的段开销接收时钟LRC和段开销接收帧信号LRF分别被送往计数器201的时钟端C和清零端CLR，计数器利用帧脉冲定位计算出D1、D2、D3所在位置，取出其对应时钟脉冲，产生线路接收时钟信号LRCLK,LRCLK和来自线路的段开销数据LRX一起被送往主嵌入式通信控制器101A的一个串行通信通道MSCC1，主嵌入式通信控制器101A的串行通信通道MSCC1依LRCLK从线路段开销数据LRX中接收D1～D3字节，其中信号LRX、LRCLK的时序关系如图3所示；线路DCC处理电路发送部分如图4所示，来自线路的段开销发送时钟LTC和段开销发送帧信号LTF分别被送往计数器401的时钟端C和清零端CLR，计数器401利用帧脉冲定位并计算出D1、D2、D3字节所在位置，取出其对应时钟脉冲，产生线路发送时钟信号LTCLK和线路发送允许信号LEN-T送往主嵌入式通信控制器101A的串行通信通道MSCC1，串行通信通道MSCC1在信号LTCLK和LEN-T的控制下将主嵌入式通信控制器101A要发送的数据LTX插入到线路发送段开销相对应的D1～D3字节的位置，其中信号LTX、LTCLK、LEN-T的时序关系如图5所示。
对于支路DCC的处理，本实施例为8个方向的支路信号提供两个串行通信通道(从嵌入式通信控制器101B的SSCC3、SSCC4)。DCC接口电路中支路DCC处理电路的接收部分如图6所示，来自支路的段开销接收时钟信号TRC1～TRC8、段开销接收帧信号TRF1～TRF8、以及段开销接收数据TRD1～TRD8分别送往八选二选择器601、602、603，八选二选择器601、602、603根据SDH设备需要分别选出来自两条支路(分别定义为第一支路、第二支路)的段开销接收时钟信号TRRC1和TRRC2、段开销接收帧信号TRRF1和TRRF2以及段开销接收数据TRX1和TRX2，信号TRRC1、TRRF1被送往计数器604产生第一支路接收时钟信号TRCLK1，信号TRRC2、TRRF2被送往计数器605产生第二支路接收时钟信号TRCLK2，第一支路接收时钟信号TRCLK1和支路段开销接收数据TRX1被送往从嵌入式通信控制器101B的串行通信通道SSCC3，第二支路接收时钟信号TRCLK2和支路段开销接收数据TRX2被送往从嵌入式通信控制器101B的串行通信通道SSCC4，与主嵌入式通信控制器101A相同，从嵌入式通信控制器101B依时钟信号TRCLK1、TRCLK2接收这两条支路的DCC信号；发送部分如图7所示：来自支路的段开销发送时钟信号TTC1～TTC8、段开销发送帧信号TTF1～TTF8分别送往八选二选择器701、702，八选二选择器701、702分别选出第一支路、第二支路的段开销发送时钟信号TTTC1、TTTC2和段开销发送帧信号TTTF1、TTTF2，信号TTTC1和TTTF1送往计数器703产生第一支路的发送时钟信号TTCLK1和发送允许信号TEN-T1，信号TTTC2和TTTF2送往计数器704产生第二支路的发送时钟信号TTTC2和发送允许信号TEN-T2，从嵌入式通信控制器101B的串行通信控制器SSCC3在信号TTCLK1和TEN-T1的控制下将从嵌入式通信控制器101B要发送的数据TTX插入到支路发送段开销相对应的D1～D3字节的位置。
以上虽已结合附图详细描述了本发明的实施例，但显然本发明的保护范围不局限于此，本领域的技术人员可以作出种种显而易见的变动，例如：可以用其他型号的芯片如MC68302代替本实施例中的MC68360。