高频开关电路装置 【技术领域】
本发明涉及在半导体衬底上形成的切换高频信号的通过和切断的高频开关电路装置。背景技术
近年来，以手机和便携式终端(PDA)为代表的移动通信机器的技术革新迅速地进步，响应机器的高功能化、小型轻量化的要求，而对半导体集成电路的小型高集成化、低功耗化的研究正迅速地发展。
这里，在移动通信机器内，用于切换高频信号的高频开关电路是天线电路的收发的切换等所使用的重要的电路。以往，作为用于切换高频信号的开关元件，大家知道，通常使用设置在砷化镓(GaAs)衬底上的GaAs-FET，但是，随着近年来的微细加工技术的进步，也已将设置在硅衬底上的Si-FET作为高频信号用开关元件使用。与GaAs-FET比较，由于改变衬底本身价格便宜，并且在工艺上也已确立了批量生产的技术，所以，Si-FET可以用低成本进行制造。另外，在使用砷化镓衬底时，由于砷化镓衬底价格高，所以，尽可能减小砷化镓衬底的芯片面积，而不要求高频特性的器件或即使需要高频特性也不要求高地频率特性的器件，通常则另外设置到改变衬底上。与此相反，在使用改变衬底时，则可形成尽可能将移动通信机器所需要的元件(有源元件和无源元件)与高频信号用开关元件集成到1个衬底上的集成电路装置。
这时，与使用半绝缘性衬底的GaAs-FET不同，使用具有导体功能的改变衬底的Si-FET除了源极、漏极和栅极外，还需要用于固定衬底定位的反向栅极(与衬底的沟道下方的势阱区域相当)，是4端子元件。因此，在Si-FET中，高频信号容易通过漏极—反向栅极间和源极—反向栅极间的电容从漏极或源极向反向栅极泄漏。即，Si-FET的透过损失大，开关元件的性能有可能变坏。为了避免这种情况，以往进行了降低高频信号从Si-FET的反向栅极发生的泄漏。
图8是现有的高频开关电路的一例，是特开平10-242826号公报中所述的高频开关电路的电路图。如图所示，现有的高频开关电路具有设置在第1节点P1-第2节点P2间的相互串联连接的第1和第2晶体管(FET)201及202、设置在第1节点P1-接地间的第3晶体管(FET)203、设置在第2节点P2-接地间的第4晶体管(FET)204、分别与各晶体管201～204的栅极连接的电阻205～208、设置在第1和第2晶体管201及202的反向栅极(由图8所示的BG所示的节点)—接地间的电阻209、设置在晶体管203的反向栅极—接地间的电阻210和设置在晶体管204的反向栅极—接地间的电阻211。并且，利用控制电压Vc和/Vc切换与第1和第2晶体管201及202间的节点连接的第3节点P3与第1节点P1及第2节点P2的连接关系。即，利用控制电压Vc控制第1和第4晶体管201及204的导通及截止，利用控制电压/Vc控制第2和第3晶体管202及203的栅极电压，通过使各晶体管进行导通及截止动作，将信号的流通路径切换为第1节点P1-第3节点P3间的路径或第2节点P2-第3节点P3间的路径。
在现有的高频开关电路中，由于各电阻205～208分别设置在各晶体管201～204的反向栅极—接地间，所以，可以降低漏极—反向栅极间电容或源极—反向栅极间电容引起的高频信号的透过损失。发明内容
但是，在上述现有的高频开关电路中，作为高频开关电路，原理上可以降低漏极—反向栅极间电容或源极—反向栅极间电容引起的高频信号的透过损失，但在具有高频开关电路的集成电路装置中，高频开关电路的高频信号的透过损失大，从而有可能高频开关的性能将变坏。其理由如下：
将多个电路集成到1个硅衬底上时，为了防止各晶体管的寄生振荡和将各电路间分离，必须将硅衬底接地。结果，在图8所示的上述公报所述的高频信号用开关元件中，通过电阻而接地的反向栅极也利用通过硅衬底的路径而接地。因此，高频信号从反向栅极通过硅衬底向地泄漏，结果，透过损失增大。
本发明的目的在于，在包含高频开关元件的高频开关电路装置中即使与其他半导体电路一起集成到1个半导体衬底上时也可以降低高频信号的透过损失。
本发明的第1个高频开关电路包括：具有P型衬底区域的半导体衬底、设置在所述P型衬底区域的具有源极、漏极、栅极和N型势阱的具有高频开关元件功能的P沟道型FET、与所述N型势阱连接的流过供给所述N型势阱的电压信号的电压供给节点和设置在所述N型势阱与电压供给节点间的用于将在所述N型势阱与所述电压供给节点间传输的信号的高频成分分离的高频信号分离单元。
这样，通过P沟道FET的N型势阱与电压供给节点间的电压信号的高频成分在电路上被切断。另外，即使电压加到与反向栅极相当的N型势阱上，在N型势阱与P型衬底区域间，耗尽层也扩大，所以，在半导体衬底内，P型衬底区域与N型势阱间传输的高频信号就被切断。因此，即使将该高频开关电路与其他半导体电路一起集成到1个半导体衬底上，也可以降低通过N型势阱的信号的泄漏，从而可以降低高频信号的透过损失。
通过还具有从侧方包围所述N型势阱并从所述半导体衬底的表面向下方延伸到比所述N型势阱深的位置的绝缘分离层，可以更可靠地降低半导体衬底的横向的高频信号的透过损失。
所述半导体衬底通过采用将所述N型势阱设置在绝缘体层上而成的SOI衬底，可以更可靠地降低半导体衬底的纵向的高频信号的透过损失。
通过还具有设置在所述N型势阱与接地间的用于将在N型势阱与接地间传输的信号的高频成分分离的另一个高频信号分离单元，可以使作为反向栅极的N型势阱的电压更稳定，从而可以抑制高频信号的透过损失。
本发明的第2个高频开关电路装置包括具有P型衬底区域的半导体衬底、设置在所述P型衬底区域的具有源极、漏极、栅极和P型势阱的起高频开关元件功能的N沟道型FET、设置在所述P型衬底区域与所述P型势阱间的成为所述P型衬底区域与所述P型势阱间的高频信号的传输的障碍的阻挡层和设置在所述P型势阱与接地间的用于将在所述P型势阱与接地间传输的信号的高频成分分离的高频信号分离单元。
这样，在N沟道FET的P型势阱与接地间通过的电压信号的高频成分的电路上被切断。另外，即使电压加到与反向栅极相当的P型势阱上，由于存在阻挡层，在半导体衬底内P型衬底区域与P型势阱间传输的高频信号也将被切断。因此，即使将该高频开关电路与其他半导体电路一起集成到1个半导体衬底上，也可以降低通过P型势阱的信号的泄漏，从而可以降低高频信号的透过损失。
所述阻挡层是设置在所述P型衬底区域与所述P型势阱间的N型势阱，通过还具有与所述N型势阱连接的用于向所述N型势阱供给电压的电压供给节点和设置在所述N型势阱与电压供给节点间的用于将在所述N型势阱与所述电压供给节点间传输的信号的高频成分的另一个高频信号分离单元，利用扩展到P型势阱-N型势阱-P型衬底区域间的双重的过渡层，可以降低高频信号的透过损失。
通过还具有从侧方包围所述P型势阱并从所述半导体衬底的表面向下方延伸到比所述P型势阱深的位置的绝缘分离层，可以更可靠地降低半导体衬底的横向的高频信号的透过损失。
所述半导体衬底通过采用将所述P型势阱设置在绝缘体层上而成的SOI衬底，可以更可靠地降低半导体衬底的纵向的高频信号的透过损失。
通过还具有设置在所述P型势阱与接地间的用于将在P型势阱与接地间传输的信号的高频成分分离的另一个高频信号分离单元，可以使作为反向栅极的P型势阱的电压更稳定，从而可以抑制高频信号的透过损失。
可以将所述高频信号分离单元采用电感，特别是通过将电感采用在半导体衬底上形成的螺旋状的配线，容易将电感与FET一起集成到半导体衬底上，从而可以用低成本提供小型化的集成电路装置。
可以将所述高频信号分离单元采用电阻，特别是通过将电阻采用在所述半导体衬底上形成的多晶硅膜，容易将电阻与FET一起集成到半导体衬底上，从而可以用低成本提供小型化的集成电路装置。
可以将所述高频信号分离单元采用具有通过的信号的波长的1/4的奇数倍的线路长度的分布常数线路，特别是通过将所述分布常数线路采用在半导体衬底上形成的配线，容易将配线与FET一起集成到半导体衬底上，从而可以用低成本提供小型化的集成电路装置。
所述SOI衬底通过采用具有由氧化硅构成的埋入绝缘层的硅衬底，使用制造成本廉价的SOI衬底，可以抑制高频开关电路装置的成本提高。
也可以采用在蓝宝石衬底上外延成长硅结晶层而形成所述SOI衬底。附图说明
图1是表示本发明实施例1的高频开关电路装置的电路结构的电路图。
图2(a)和图2(b)分别是本实施例的P沟道FET的俯视图和由IIb-IIb线所示的剖面的剖面图。
图3(a)和图3(b)分别是实施例1的变形例的高频开关电路装置的俯视图和由IIIb-IIIb线所示的剖面的剖面图。
图4是表示本发明实施例2的高频开关电路装置的电路结构的电路图。
图5(a)和图5(b)分别是实施例2的三重势阱N沟道FET的俯视图和由Vb-Vb线所示的剖面的剖面图。
图6是表示本发明实施例3的高频开关电路装置的电路结构的电路图。
图7(a)和图7(b)分别是实施例3的N沟道FET的俯视图和由VIIb-VIIb线所示的剖面的剖面图。
图8是现有的公报所述的高频开关电路的电路图。
图9是表示将电阻设置到实施例1、实施例2的固定用电压供给节点与接地间的结构的例子的图。符号说明
100-P型硅衬底；101-P沟道FET；102-电感；106-电容器；111-控制电压供给节点；112-固定用电压供给节点；115-第1节点；116-第2节点；120-P型硅衬底接线；121-沟槽分离绝缘层；122-N型势阱层；123-栅极氧化膜；124-栅极；125-源极层；126-漏极层；127-源极接线；128-漏极接线；129-N型势阱接线；131-埋入绝缘膜；140-P型硅衬底层；141-P型沟道FET；142、146-电感；147、148-电容器；151-控制电压供给节点；152-固定用电压供给节点；155-第1节点；156-第2节点；160-P型硅衬底接线；161-沟槽分离绝缘层；162-P型势阱层；163-栅极氧化膜；164-栅极电极；165-源极层；166-漏极层；167-源极接线；168-漏极接线；169-P型势阱接线；171-N型势阱层；173-N型势阱接线；175-P型硅层；176-埋入绝缘膜。具体实施方式
下面，使用附图说明本发明的实施例。实施例1
图1是表示本发明实施例1的高频开关电路装置的电路结构的电路图。如图所示，在本实施例的高频开关电路装置中，配置了具有后面说明的图2(b)所示的剖面结构的作为开关元件的P沟道FET101(JFET，以下相同)，P沟道FET101具有设置在硅衬底上的源极、漏极、栅极和与反向栅极相当的N型势阱。并且，P沟道FET101的栅极通过电感102与用于供给控制电压Vc的控制电压供给节点111连接，与反向栅极相当的N型势阱通过电感103与用于供给固定用电压Vcc的固定用电压供给节点112连接。另外，P沟道FET101的源极通过电感104与固定用电压供给节点112连接，通过电容器106与第1节点115连接。此外，P沟道FET101的漏极通过电感105与固定用电压供给节点112连接，通过电容器107与第2节点116连接。另外，硅衬底接地。
这里，上述各电感102～105的结构使得通过的信号的频率的阻抗与第1节点115和第2节点116相比十分大。另外，电容器106和107用于阻止直流成分从第1、第2节点115、116向P沟道FET101的流通。
按照该结构，与P沟道FET101的反向栅极相当的N型势阱和与P型硅衬底的接地连结的P型衬底区域由电感103实现高频区的分离，也就是将信号的高频成分分离。
图1所示的P沟道FET101相当于上述图8所示的高频开关电路中的第1～第4晶体管201～204，第1、第2节点115、116相当于各晶体管间的节点。在图8所示的现有的电路中，根据需要也可以考虑设置电容器。
下面，对于上述结构的高频开关电路装置说明其动作。使从控制电压供给节点111供给的控制电压Vc为低电平时，P沟道FET101成为导通状态，在第1节点115和第2节点116之间通过电信号。另外，使控制电压Vc为高电平时，P沟道FET101成为截止状态，切断第1节点115和第2节点116之间的电信号通过。因此，例如如果组合进配置了本实施例那样的P沟道FET101的高频开关电路装置而构成图8所示的高频开关电路，便可得到适合于移动通信机器的天线电路的高频开关电路。另外，可以将本实施例的高频开关电路装置配置到用于切换高频信号的通/断的各种设备中。
下面，参照图2(a)和图2(b)说明图1所示的P沟道FET101的结构的一例。图2(a)和图2(b)分别是本实施例的P沟道FET的俯视图和在图2(a)由IIb-IIb线所示的剖面的剖面图。
如图2(a)和图2(b)所示，在P型硅衬底100的上部，形成N型势阱层122和包围N型势阱层122的侧方的用于将N型势阱层122与P型硅衬底100的P型衬底区域(在P型硅衬底100中除了N型势阱层122的部分)绝缘分离的沟槽分离绝缘层121。并且，设置了以下那样的P沟道FET101的各要素。在N型势阱层122上，设置了由氧化硅构成的栅极氧化膜123，在栅极氧化膜123上，设置了由多晶硅构成的栅极124。另外，在N型势阱层122内的栅极124的侧方，形成包含P型杂质的源极层125和漏极层126。此外，形成与源极层125连接的源极接线127、与漏极层126连接的漏极接线128、与N型势阱层122连接的N型势阱接线129和与P型硅衬底100连接的P型硅衬底接线120。图2表示设置了2个N型势阱接线129的结构，但是，也可以是设置1个N型势阱接线129的结构。
并且，如图2(b)所示，N型势阱接线129通过电感103与固定用电压供给节点112连接。
在图2(b)中虽然未示出，但是，栅极124通过图1所示的电感102与控制电压供给节点111连接，源极接线127通过图1所示的电感104与固定用电压供给节点112连接，通过图1所示的电容器106与第1节点115连接，漏极接线128通过图1所示的电感105与固定用电压供给节点112连接，通过图1所示的电容器107与第2节点116连接。
另外，在图2(b)中虽然未示出，但是，在P型硅衬底100上，可以形成上述各电感和电容器，电感和电容器也可以设置为分立的芯片电感和芯片电容器。
在图2(a)和图2(b)所示的高频开关电路装置中，正的控制电压Vc加到固定用电压供给节点112上时，在P型硅衬底100的P型衬底区域与N型势阱层122(反向栅极)间就加上反向偏压，所以，在两者边界形成的PN结的耗尽层扩大，P型硅衬底100的P型衬底区域与N型势阱层122(反向栅极)成为在纵向成绝缘分离的状态。
下面，参照图1、图2(a)和图2(b)说明本实施例的高频开关电路装置的作用效果。
本发明实施例1的高频开关电路装置如图1所示，在与P沟道FET101的反向栅极相当的N型势阱(N型势阱层122)与固定用电压供给节点112之间，设置了电感103，所以，在电路上就切断了通过P沟道FET101的N型势阱与固定用电压给节点112之间的信号(固定用电压Vcc)的高频成分。另外，将FET采用P沟道FET，采用在P型硅衬底100的P型衬底区域与相当于反向栅极的N型势阱层122之间形成对于固定用电压成为反向偏压的PN结(耗尽层)的结构，所以，在P型硅衬底100内，就切断了P型衬底区域与N型势阱间的高频信号通过。因此，即使将该高频开关电路与其他半导体电路一起集成到P型硅衬底100上，也可以降低通过反向栅极的信号的泄漏，从而可以降低高频信号的透过损失。
此外，N型势阱层122和P型硅衬底100的P型衬底区域在横向由沟槽分离绝缘层121实现高频分离。即，切断了在P型硅衬底100的横向的高频信号通过。因此，可以更可靠地降低在表面附近特别大的高频信号的透过损失。实施例1的变形例。
下面，说明本发明的实施例1的变形例。本变形例的高频开关电路装置的电路结构和图1所示的电路图相同，所以，在本变形例中，省略了电路结构的图示。图3(a)和图3(b)分别是本变形例的高频开关电路装置的俯视图和在图3(a)中由IIIb-IIIb线所示的剖面的剖面图。
如图3(a)和图3(b)所示，在本变形例中，在P型硅半导体衬底100的表面之下一定深度的下方形成由氧化硅构成的埋入绝缘膜131。并且，在埋入绝缘膜131的上方，形成N型势阱层122、P型硅层133和包围N型势阱层122的侧方的用于在横向将N型势阱层122与P型硅层133绝缘分离的沟槽分离绝缘层121。在本变形例中，P型硅衬底100中埋入绝缘膜131的下方的区域和P型硅层133成为P型衬底区域。
并且，设置了P沟道FET101a的栅极氧化膜123、栅电极124、源极层125、漏极层126、源极接线127、漏极接线128和N型势阱接线129，这些都和上述图2所示的实施例2相同。但是，在本变形例中，硅衬底配线120与设置在埋入绝缘膜131的上方的P型硅层133连接。
另外，如图3所示，N型势阱接线129通过电感103与固定用电压供给节点112连接，这一点也和图2所示的实施例1的结构相同。
此外，在图3中虽然未示出，但是，栅电极124通过图1所示的电感102与控制电压供给节点111连接，源极接线127通过图1所示的电感104与固定用电压供给节点112连接，通过图1所示的电容器106与第1节点115连接，漏极接线128通过图1所示的电感105与固定用电压供给节点112连接，通过图1所示的电容器107与第2节点116连接，这些都和图2所示的实施例1的结构相同。
在图3中虽然未示出，但是，在P型硅衬底100上，可以形成上述各电感和电容器，电感和电容器也可以设置为分立的芯片电感和芯片电容器。
如上所述，在本变形例的高频开关电路装置中，在相当于P沟道FET101a的反向栅极的N型势阱122与固定用电压供给节点112之间设置了电感103，所以，就切断了通过P沟道FET101a的N型势阱122(反向栅极)与固定用电压供给节点112之间的信号(固定用电压Vcc)的高频成分。另外，由埋入绝缘膜131切断P型硅层133(P型衬底区域)与相当于反向栅极的N型势阱层122之间的高频信号通过。因此，可以更可靠地发挥上述实施例1的效果。
这里，在实施例1及其变形例中，最好在1个P型硅衬底100上，与P沟道FET101一起设置电感102～105。这里，各电感102～105可以由例如螺旋状的导线构成。通过将电感102～105集成到硅半导体上，可以实现高频开关电路装置的小型化和低成本化。
在以上的说明中，说明了设置电感作为切断相当于反向栅极的N型势阱与固定用电压供给节点间的高频信号通过的单元(高频信号分离单元)的例子，但是，设置由多晶硅构成的电阻或具有通过的信号的波长的1/4的奇数倍的线路长度的配线等其他要素作为分离由该FET处理的信号中的高频成分的单元，也可以发挥和实施例1或其变形例相同的效果。
此外，在实施例1的变形例中，作为SOI衬底，说明了利用埋入绝缘膜131分离P型硅衬底100与相当于反向栅极的N型势阱层122的情况，但是，当然也可以使用在绝缘衬底上具有半导体层的SOI衬底。例如，也可以使用在蓝宝石衬底或尖晶石衬底上通过外延成长硅单晶层而形成的衬底。实施例2
图4是表示本发明实施例2的高频开关电路装置的电路结构的电路图。如图所示，在本实施例的高频开关电路装置中，配置了具有后面说明的图5(b)所示的剖面结构的作为开关元件的三重势阱N沟道FET141，三重势阱N沟道FET141具有设置在硅衬底上的源极、漏极、栅极、相当于反向栅极的P型势阱和N型势阱。并且，三重势阱N沟道FET141的栅极通过电感142与用于供给控制电压Vc的控制电压供给节点151连接，相当于反向栅极的P型势阱通过电感144接地，N型势阱通过电感143与用于供给固定用电压Vcc的固定用电压供给节点152连接。另外，三重势阱N沟道FET141的源极通过电感144与固定用电压供给节点152连接，通过电容器147与第1节点155连接。此外，三重势阱N沟道FET141的漏极通过电感145与固定用电压供给节点152连接，通过电容器148与第2节点156连接。另外，硅衬底接地。
这里，上述各电感142～146构成为使通过的信号频率阻抗与第1节点155和第2节点156相比足够大。另外，电容器147、148用于阻止直流成分从第1、第2节点155及156向三重势阱N沟道FET141的流通。
按照该结构，与三重势阱N沟道FET141的反向栅极相当的P型势阱与和P型硅衬底的接地连通的P型衬底区域由电感144实现高频的分离。即，切断了通过信号的高频成分。
图4所示的三重势阱N沟道FET141是与上述图8所示的高频开关电路中的第1～第4晶体管201～204相当的晶体管，第1、第2节点155、156相当于各晶体管间的节点。在图8所示的现有的电路中，根据需要也可以考虑设置电容器。
下面，对于上述结构的高频开关电路装置说明其动作。使从控制电压供给节点151供给的控制电压Vc为高电平时，三重势阱N沟道FET141成为导通状态，在第1节点155与第2节点156之间通过电信号。另外，使控制电压Vc为低电平时，三重势阱N沟道FET141成为截止状态，切断第1节点155与第2节点156间电信号的通过。
例如，如果组合进配置了本实施例的三重势阱N沟道FET141的高频开关电路装置，构成图8所示的高频开关电路，就可以得到适合于移动通信机器的天线电路的高频开关电路。另外，可以将本实施例的高频开关电路装置配置到用于切换高频信号的通/断的各种设备中。
下面，参照图5(a)和图5(b)说明图4所示的三重势阱N沟道FET141的结构的一例。图5(a)和图5(b)分别是本实施例的三重势阱N沟道FET的俯视图和在图5(a)中由Vb-Vb线所示的剖面的剖面图。
如图5(a)和图5(b)所示，在作为P型硅半导体的P型硅衬底层140的上部，形成N型势阱层171、P型势阱层162和包围N型势阱层171的侧方的用于将N型势阱层171与P型硅衬底140的P型衬底区域绝缘分离的沟槽分离绝缘层161。并且，设置了以下那样的三重势阱N沟道FET141的各要素。在P型势阱层162上设置了由氧化硅构成的栅极氧化膜163，在栅极氧化膜162上设置了由多晶硅构成的栅极164。另外，在P型势阱层162内的栅极164的侧方形成包含N型杂质的源极层165和漏极层166。此外，形成与源极层165连接的源极接线167、与漏极层166连接的漏极接线168、与P型势阱层162连接的P型势阱接线169、与N型势阱层171连接的N型势阱接线173和与P型硅衬底140连接的P型硅衬底接线170。
并且，如图5(b)所示，P型势阱接线169通过电感144接地，源极接线167通过电感145接地，漏极接线168通过电感146接地。在图5(b)中虽然未示出，但是，栅电极164通过图4所示的电感142与控制电压供给节点151连接，源极接线167通过图4所示的电容器147与第1节点155连接，漏极接线168通过图4所示的电容器148与第2节点156连接。该第1、第2节点155及156是设置在例如与相邻的FET间的配线或用于与外部机器连接的外部信号连接端子(输出端子或输入端子)。
另外，在图5(b)中虽然未示出，但是，在P型硅衬底140上，可以形成上述各电感和电容器，电感和电容器也可以设置为分立的芯片电感和芯片电容器。
在图5(a)和图5(b)所示的高频开关电路装置中，在正的控制电压Vc加到固定用电压供给节点152上时，在P型硅衬底140的P型衬底区域与N型势阱层171之间就加上反向偏压，所以，在两者的边界形成的PN结的耗尽层扩大，于是，P型硅衬底140的P型衬底区域与N型势阱层171就在纵向分离。这时，在P型势阱层162与N型势阱层171之间也加上反向偏压，所以，两者边界的PN结的耗尽层扩大，从而P型势阱层162与N型势阱层171分离。
下面，参照图4、图5(a)和图5(b)说明本实施例的高频开关电路装置的作用效果。
本发明实施例2的高频开关电路装置如图4所示，在相当于三重势阱N沟道FET141的反向栅极的P型势阱(P型势阱层162)与接地之间设置了电感144，所以，通过三重势阱N沟道FET141的P型势阱与接地间的信号的高频成分在电路上就被切断。另外，在P型硅衬底140的P型衬底区域与P型势阱层162之间设置N型势阱层171，使该N型势阱层171起切断P型硅衬底140的P型衬底区域与P型势阱层162之间的高频信号的阻挡层的功能。即，采用在与N型势阱层171之间和成为反向栅极的P型势阱层162与N型势阱层171之间形成对于固定用电压成为反向偏压的PN结(耗尽层)的结构，所以，利用该双重的耗尽层，在P型硅衬底140内切断P型衬底区域与P型势阱层162之间的高频信号通过。因此，即使将该高频开关电路与其他半导体电路一起集成到P型硅衬底100上，也可以降低通过反向栅极的信号的泄漏，从而可以降低高频信号的透过损失。
此外，N型势阱层171与P型硅衬底140的P型衬底区域在横向由沟槽分离绝缘层161所分离。即，切断P型硅衬底140的横向的高频信号通过。因此，可以更可靠地降低在表面附近特别大的高频信号的透过损失。
这里，在实施例2中，最好将电感142～145与三重势阱N沟道FET141一起设置在1个P型硅衬底140上。这里，各电感142～145可以由例如螺旋状的导线构成。通过将电感142～145集成到硅半导体上，可以实现高频开关电路装置的小型化和低成本化。
在以上的说明中，说明了设置电感作为切断相当于反向栅极的P型势阱与固定用电压供给节点间的高频信号通过的单元(高频信号分离单元)的例子，但是，设置由多晶硅构成的电阻或具有通过的信号的波长的1/4的奇数倍的线路长度的配线等其他要素作为分离由该FET处理的信号中的高频成分的单元，也可以发挥和实施例2相同的效果。实施例3
图6是表示本发明实施例3的高频开关电路装置的电路结构的电路图。如图所示，在本实施例的高频开关电路装置中，配置了具有后面说明的图7(b)所示的剖面结构的作为开关元件的N沟道FET141a，N沟道FET141a具有设置在硅衬底上的源极、漏极、栅极和与反向栅极相当的P型势阱。并且，N沟道FET141a的栅极通过电感142与用于供给控制电压Vc的控制电压供给节点151连接，与反向栅极相当的P型势阱通过电感144接地。另外，N沟道FET141a的源极通过电感144与固定用电压供给节点152连接，通过电容器147与第1节点155连接。此外，N沟道FET141a的漏极通过电感145与固定用电压供给节点152连接，通过电容器148与第2节点156连接。另外，硅衬底接地。
这里，上述各电感142、144～146构成为使通过的信号的频率的阻抗与第1节点155和第2节点156相比足够大。另外，电容器147及148用于阻止直流成分从第1、第2节点155及156向N沟道FET141a的流通。在本实施例中，P型硅衬底140中埋入绝缘膜176之下的下方区域与P型硅层175成为P型衬底区域。
按照该结构，相当于N沟道FET141a的反向栅极的P型势阱与接地的P型硅层175由电感144实现高频的分离。即，切断信号的高频成分通过。
图6所示的N沟道FET141a是相当于上述图8所示的高频开关电路中的第1～第4晶体管201～204的晶体管，第1、第2节点155及156相当于各晶体管间的节点。在图8所示的现有的电路中，根据需要也可以考虑设置电容器。
下面，对于上述结构的高频开关电路装置说明其动作。使从控制电压供给节点151供给的控制电压Vc为高电平时，N沟道FET141a成为导通状态，在第1节点155与第2节点156间通过电信号。另外，使控制电压Vc为低电平时，N沟道FET141a成为截止状态，切断第1节点155与第2节点156间的电信号通过。
例如，如果组合配置了本实施例的N沟道FET141a的高频开关电路装置，构成图8所示的高频开关电路，就可以得到适合于移动通信机器的天线电路的高频开关电路。另外，可以将本实施例的高频开关电路装置配置到用于切换高频信号的通/断的各种设备中。
下面，参照图7(a)和图7(b)说明图6所示的N沟道FET141a的结构的一例。图7(a)和图7(b)分别是本实施例的N沟道FET的俯视图和在图7(a)中由VIIb-VIIb线所示的剖面的剖面图。
如图7(a)和图7(b)所示，在P型硅半导体衬底140的表面之下一定深度的下方形成了由氧化硅构成的埋入绝缘膜176。并且，在埋入绝缘膜176的上方，形成了P型势阱层162、P型硅层175和包围P型势阱层162的侧方的用于将P型势阱层162与P型硅层175在横向绝缘分离的沟槽分离绝缘膜161。
并且，设置了以下那样的N沟道FET141a的各要素。在P型势阱层162上，设置了由氧化硅构成的栅极氧化膜163，在栅极氧化膜163上，设置了由多晶硅构成的栅极164。另外，在P型势阱层162内的栅电极164的侧方形成了包含N型杂质的源极层165和漏极层166。此外，还形成了与源极层165连接的源极接线167、与漏极层166连接的漏极接线168、与P型势阱层162连接的P型势阱接线169和与P型硅层175连接的P型硅衬底接线170。
并且，如图7(b)所示，P型势阱接线169通过电感144接地，源极接线167通过电感145接地，漏极接线168通过电感146接地，P型衬底区域175接地。在图7(b)虽然未示出，但是，栅电极164通过图6所示的电感142与控制电压供给节点151连接，源极接线167通过图6所示的电容器147与第1节点155连接，漏极接线168通过图6所示的电容器148与第2节点156连接。第1、第2节点155及156是例如设置在与相邻的FET之间的配线或用于与外部机器连接的外部信号连接端子(输出端子或输入端子)。
另外，在图7(b)中虽然未示出，但是，在P型硅衬底140上，可以形成上述各电感和电容器，电感和电容器也可以设置为分立的芯片电感和芯片电容器。
下面，参照图7(a)和图7(b)说明本实施例的高频开关电路装置的作用效果。
本发明实施例3的高频开关电路装置如图6所示，在相当于N沟道FET141a的反向栅极的P型势阱(P型势阱层162)与接地之间设置了电感144，所以，通过N沟道FET141a的P型势阱与接地之间的信号的高频成分就被切断。另外，在P型硅衬底140内设置了埋入绝缘膜176，使该埋入绝缘膜176前切断P型硅衬底140的P型衬底区域与P型势阱层162之间的高频信号的阻挡层的功能。即，在P型硅衬底140内，利用埋入绝缘膜176切断在P型半导体衬底140与P型势阱(反向栅极)间的高频信号的通过。因此，即使将该高频开关电路与其他半导体电路一起集成到P型硅衬底140上，也可以降低通过反向栅极的信号的泄漏，从而可以降低高频信号的透过损失。
这里，在实施例3中，最好将电感142～145与N沟道FET141a一起设置在1个P型硅衬底140上。各电感142～145可以由例如螺旋状的导线构成。通过将电感142～145集成到硅半导体上，可以实现高频开关电路装置的小型化和低成本化。
在以上的说明中，说明了设置电感作为切断相当于反向栅极的P型势阱与固定用电压供给节点间的高频信号的通过的单元(高频信号分离单元)的例子，但是，设置由多晶硅构成的电阻或具有通过的信号的波长的1/4的奇数倍的线路长度的配线等其他要素作为分离由该FET处理的信号中的高频成分的单元，也可以发挥和实施例3相同的效果。
此外，在实施例3中，作为SOI衬底，说明了利用埋入绝缘膜176分离P型硅衬底140与相当于反向栅极的N型势阱层162的情况，但是，当然也可以使用在绝缘衬底上具有半导体层的SOI衬底。例如，也可以使用在蓝宝石衬底或尖晶石衬底上通过外延成长硅单晶层而形成的衬底。
另外，如图9所示，实施例1和实施例2的固定用电压供给节点112(152)实际上大多通过电阻R1与用于供给电源电压Vdd的电源电压供给节点190连接，这时，通过同时使电阻R2连接在固定用电压供给节点112(152)与接地之间，可以使反向栅极的电压更稳定，从而可以抑制高频信号的透过损失。
在上述各实施例中，作为半导体衬底，使用了仅有硅层的半导体衬底，但是，本发明不限于这样的实施例，也可以利用具有SiGe层或SiGeC层的半导体衬底。
如上所述，本发明的高频开关电路装置通过在FET的反向栅极与电压供给节点或接地之间设置高频信号分离单元而将硅衬底与FET的反向栅极高频的分离，即使与其他半导体电路一起集成时，也可以降低通过反向栅极的信号的泄漏，从而可以降低高频信号的透过损失。