用以测试穴袋植入结果的测试结构 【技术领域】
本发明涉及一种用于0.18um/0.15um制程技术的测试结构，特别是指一种用以测试穴袋植入(pocket implantation)结果的测试结构。
背景技术
随着集成电路组件的设计不断地缩小，制程技术亦需不断的进步以符合设计所需。在制程进入0.18um/0.15um系列，曝光技术与漏电流成为改进的关键之一，而测试结构在此间所扮演的角色愈显得重要，良好的测试结构，不但可以正确反应出结构在制程中所产生的缺陷，且可减少制程中测试的成本。
以图1为例，其为习知穴袋植入的结构的剖面示意图。底材中地阱10中包含轻掺杂漏极区14与阱拾起区(或主动区)12。底材上有栅极18与屏蔽20，当进行穴袋植入时，屏蔽20保护阱拾起区12，离子22以呈30度的倾斜植入阱中，可在轻掺杂漏极区14下方形成穴袋植入区16A与16B。
然而，在0.18um/0.15um系列中，栅极18至阱拾起区(或主动区)12的距离缩小，轻掺杂漏极区14亦相对缩小，例如只剩下0.32um，则在进行穴袋植入时，由于屏蔽高度的阻挡以及植入角度的倾斜，在栅极18至阱拾起区12之间的穴袋植入区16A很有可能不足。不完全的穴袋植入，会造成阱10与轻掺杂漏极区14界面的P-N缺乏(depletion)，如虚线所示的区域24。如此结构的崩溃电压将会远小于当初设计的值。因此，测试不完全穴袋植入结果便成为当前很重要的课题之一。
【发明内容】
本发明的主要目的是提供一种测试结构。利用栅极与掺杂区的特别配置，可应用于两方向的穴袋植入结果的测试。
为达到以上所述的目的，本发明提供一种测试结构，用以测试穴袋植入结果：具有一第一导电性的一阱位于一底材中；一导电结构位于该底材上，该导电结构包含至少两部分，每一该部分具有各自的一第一长边，配置该两部分以使得该一部分的第一长边大致等分该另一部分的第一长边，且该一部分的第一长边所连接的两个末端位于该另一部分的第一长边的两侧；复数个具有一第二导电性的第一掺杂区位于该阱中，每一该第一掺杂区对应一第一范围，配置该第一范围以相互隔离，且任一该第一范围靠近且部分重迭该对应第一长边的任一该末端，其中任一该第一范围由一第二长边与相邻的一第一短边所定义，该第二长边的长度大于该第一长边的一半，该第一短边的长度小于该第一长边的一半；及复数个具有该第一导电性的第二掺杂区位于该阱中，每一该第二掺杂区对应一第二范围，配置每一该第二范围于任一该第一范围中且不重迭该对应第一长边的任一该末端，该第二范围由一第三长边与相邻的一第二短边所定义，该第三长边的长度小于该第一长边的一半，该第二短边的长度小于该第一短边。
优选的是，本发明所述的测试结构中，还包含复数个穴袋植入区位于该导体结构的部分下方，并且任一该穴袋植入区紧邻对应的该第一掺杂区。
优选的是，本发明所述的测试结构中，该第二长边与该第三长边大致平行该一部分的第一长边。
优选的是，本发明所述的测试结构中，该第一短边与该第二短边大致平行该另一部分的第一长边。
优选的是，本发明所述的测试结构中，任一该第一掺杂区位于该对应第一长边的两侧。
优选的是，本发明所述的测试结构中，任一该第二掺杂区位于该对应第一长边的一侧。
优选的是，本发明所述的测试结构中，第一导电性与第二导电性不同。
优选的是，本发明所述的测试结构中，任一该第一掺杂区包含一源极区与一漏极区。进一步的，该源极区与该漏极区位于该对应第一长边的两侧；或者，该源极区与该对应的第二掺杂区位于该对应第一长边的同一侧。
优选的是，本发明所述的测试结构中，任一该第二掺杂区包含一具有该第一导电性的阱拾起区(well pick-up)。
优选的是，本发明所述的测试结构中，该第一导电性为N型或P型。
本发明提供另一种测试结构，用以测试穴袋植入结果：一具有一第一导电性的阱位于一底材中；一栅极结构位于该底材上，该栅极结构包含至少两部分，每一该部分具有各自的一第一长边，配置该两部分以使得该一部分的第一长边大致等分该另一部分的第一长边，且该一部分的第一长边所连接的两个末端位于该另一部分的第一长边的两侧；复数个具有一第二导电性的第一掺杂区位于该阱中，每一该第一掺杂区对应一第一范围，配置该第一范围以相互隔离，且任一该第一范围靠近且部分重迭该对应第一长边的任一该末端，其中任一该第一范围由一第二长边与相邻的一第一短边所定义，该第二长边的长度大于该第一长边的一半，该第一短边的长度小于该第一长边的一半；复数个具有该第一导电性的第二掺杂区位于该阱中，每一该第二掺杂区对应一第二范围，配置每一该第二范围于任一该第一范围中且不重迭该对应第一长边的任一该末端，该第二范围由一第三长边与相邻的一第二短边所定义，该第三长边的长度小于该第一长边的一半，该第二短边的长度小于该第一短边；复数个具有该第二导电性的第三掺杂区位于该阱中，且位于该栅极结构的部分下方，该第三掺杂区的掺杂浓度小于该第一掺杂区；及复数个穴袋植入区位于该阱中，且任一该穴袋植入区位于对应的该第三掺杂区的下方。
上述的第二种测试结构中，还可以是，任一该第一掺杂区包含一源极区与一漏极区，该源极区与该漏极区可各自连接至一外部电压。更优选的是，所述的源极区与所述的漏极区位于该对应第一长边的两侧。或者，更优选的是，任一该第二掺杂区包含一具有该第一导电性的阱拾起区(wellpick-up)，且该阱拾起区紧邻该对应源极区，并可接地。此时，该源极区与该阱拾起区位于该对应第一长边的同一侧。
上述的第二种测试结构中，还可以是，该第一导电性为N型或P型。
【附图说明】
图1为习知穴袋植入的结构的剖面示意图。
图2为本发明测试电路连接示意图。
图3为本发明的测试结构的正视示意图。
【具体实施方式】
为了使本发明的目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并配合附图，作详细说明。
请参照图2所示，图2为本发明测试电路连接示意图。其中栅极结构包含栅极18与间隙壁26，间隙壁26下方为轻掺杂漏极区14，穴袋植入区16A与16B则位于轻掺杂漏极区14下方。将漏极30连接至一外部电压-Vd，栅极18连接至一外部电压Vg，N型阱拾起区12接地，如此即可在0.18um/0.15um的制程中，测试两方向上的不完全穴袋植入的结果。
请参照图3所示，图3为本发明的测试结构的正视示意图。如图所示，N型阱10位于一半导体底材(图上未示)中，N型阱拾起(pick up)区12与P型掺杂区(包含源极28与漏极30)位于N型阱10中。导电结构，例如栅极结构则位于半导体底材上，且在N型阱10的范围内。
在一实施例中，栅极结构包含两部分18A与18B，每一部分具有一各自的长边，如部分18A的长边以32A表示，长度以“M”表示，部分18B的长边以32B表示，长度以“L”表示。配置两部分18A与18B，使得部分18A的长边32A大致等分部分18B的长边32B，且部分18A的长边32A所连接的两个末端位于部分18B的长边32B的两侧。同理，部分18B的长边32B大致等分部分18A的长边32A，且部分18B的长边32B所连接的两个末端位于部分18A的长边32A的两侧。
要说明的是，部分18A或部分18B的形状与配置方式不限于此实施例所示，只要形状中具有一相对长边者皆可作为本发明的测试结构的导电结构。而配置方式符合上述的形式者，皆不脱离本发明测试结构的设计范围。而导体结构的各末端亦可向外延伸连接而不受限。再者，当栅极结构包含其侧壁上的间隙壁时，习知此技艺的人士应可以了解，在间隙壁下方即一般所谓的低掺杂漏极区(LDD)，本发明中，尚包含低掺杂漏极区下方紧邻的穴袋植入区。
其次，若干P型掺杂区分布于N型阱10的范围内，每一P型掺杂区对应一范围40(以虚线示之)。本发明中，配置这些范围40相互隔离而不互相重迭，且任一范围40靠近且部分重迭所对应长边32A或长边32B的任一末端。再者，任一范围40利用一长边36A(长度标示为“N”)与相邻的一短边34A定义说明，其中长边36A的长度大于长边32A或32B的一半(即N＞0.5M或0.5L)，短边34A的长度小于长边32A或32B的一半(即小于0.5M或0.5L)。再者，长边36A大致平行长边32A或32B，短边34A亦大致平行所对应的长边32A或32B。
当范围40如上述的设计配置时，可以得知任一P型掺杂区位于所对应的长边32A或32B的两侧，在此实施例中，P型掺杂区包含的源极28与漏极30即位于所对应的长边32A或32B的不同侧。
类似地，若干N型阱拾起区12亦分布于N型阱10的范围内，每一N型阱拾起区12对应一范围42。本发明中，配置每一范围42于任一范围40中，且不重迭所对应的长边32A或32B的任一末端。范围42由一长边36B(长度标示为“P”)与相邻的一短边34B定义说明，其中长边36B的长度小于长边32A或32B的一半(即P＜0.5M或0.5L)，短边34B的长度小于短边34A。再者，长边36B大致平行长边32A或32B，短边34B亦大致平行所对应的长边32A或32B。
当范围42如上述的设计配置时，可以得知任一N型阱拾起区12位于所对应的长边32A或32B的一侧，在此实施例中，N型阱拾起区12与源极28位于所对应的长边32A或32B的同一侧，且N型阱拾起区12紧邻源极28。
在测试应用上，将漏极30连接至一外部电压-Vd，栅极结构(部分18A与18B)连接至一外部电压Vg，N型阱拾起区12接地，如此即可在0.18um/0.15um的制程中，测试不完全穴袋植入的结果。且本发明可同时测试两方向上的不完全穴袋植入的结果，不需其它的测试结构辅助。在实际应用上，连接外部电压的方式，可以将栅极结构向外延伸并设计导电接触来达到，也可设计导电接触与N型阱拾起区12或漏极30连接来达到测试的应用。再者，上述的N型或P型导电性也是可以相对地互换而不受限的。
应当理解，本发明的测试结构可被广泛地应用到许多半导体测试中，通过本较佳实施例，本领域的普通技术人员可以清楚地推知本较佳实施例中许多的结构可以改变，材料也可替换，这些一般的替换并不脱离本发明的权利要求所界定的的保护范围。
其次，上述较佳实施例中，本发明表示测试结构的正视与剖面图在半导体测试设计中会不依一般比例作局部放大以利说明，然不应以此作为有限定的认知。此外，在实际的制作中，应包含长度、宽度及深度的三维空间尺寸。
以上所述的实施例仅是为说明本发明的技术思想及特点，其目的在于使本领域的普通技术人员能够了解本发明的内容并据以实施，但不能以此来限定本发明的专利范围，即大凡依本发明所揭示的技术特征所作的等同变化或修饰，仍应涵盖在本发明的专利保护范围内。