结构重复的静电放电保护电路 【技术领域】
本发明有关于一种电路设计，特别是有关于一种静电放电保护的电路设计。
背景技术
静电放电(ESD；Electrostatic Discharge)随着集成电路集积度的增加，与元件的尺寸的缩小化，衍生了在集成电路集积度的制造工艺中较过去更严重的可靠性问题。因为先进半导体制造工艺的改变，使得更容易遭受静电放电的破坏，造成电子电路的故障，影响电子电路上的可靠度。例如栅极氧化层为了配合元件缩小化及元件特性，不得不变薄，以发展轻微掺杂晶硅层(LDD)结构来解决热载子效应的问题，或者是为减少CMOS元件的寄生电阻所使用的多晶硅上形成金属硅化层(Silicide)制程等等。但因为先进的制造工艺技术以及元件尺寸缩小，使得深次微米CMOS集成电路对静电放电的防护能力下降。然而外界环境中所产生的静电依旧，进而使得因静电放电而损伤的情形越来越多，尤其是元件栅极氧化层愈来愈薄，使得原来地氧化层崩溃电压也随之下降。因此，如何有效地导引静电电流而不致于使元件内部的栅极受到静电的伤害是相当重要的问题。
因此，如果如图1A所示，以一栅极接地的N-P结构(Gated GroundedN-P Structure)作为引流静电放电的保护电路，单纯使用传统的互补式金氧半场效晶体管作为引流静电放电的保护元件，将会遭遇到栅极氧化层被高信号电压所破坏，使得可靠度不稳定。所以在输出入电路中(Tolerant I/O Circuit)中常以串叠结构(Cascade Structure)来解决这样的问题，如图1B所示，串叠两个栅极接地的N型金氧半场效晶体管，来作为防护静电放电的保护元件。
这类ESD保护元件的机制，主要依靠寄生的双载子NPN晶体管因齐纳崩溃(Zener Breakdown)导通的特性，来引流静电放电。就传统ESD保护电路栅极接地的N-P结构而言，在N型金氧半场效晶体管部份有一寄生的NPN双载子晶体管，它的基极(Base)端连接至接地端(Ground)，与串叠结构相比，它有着较短的基极长度。而串叠结构，因串联了两个N型金氧半场效晶体管，其所寄生的双载子晶体管结构相比较之下具有较长的基极宽度。对于串叠的NMOS结构而言，有着更长的基极端，其意味着更不易导通寄生的双载子NPN晶体管，使得触发电压变得更高，抗静电放电能力明显下降。事实上，传统的静电保护电路主要是以静电放电引流电路来引流静电放电，因此静电保护电路可以有着许多种不同的设计，如N-P结构与串叠结构等等。另外，静电保护电路还需要额外的设计让ESD电流的破坏不朝向表面，而往基板(Substrate)方向流动，以避免过大电流集中于表面，造成局部过热，甚至损坏元件。
据此，如果仅以一静电放电引流电路来引流静电放电的话，可能会因为瞬间电流超过预期的设计而受到损坏，若是为此加强静电放电引流电路的结构，又会有降低静电放电能力的问题，因此有了如图1C所示的设计，以并联两个静电放电引流电路来分摊个别静电放电引流电路上电流的负荷。在图1C中以串叠结构为例，来作为静电放电引流电路，此静电放电引流电路亦可以为N-P结构或其它结构的静电放电引流电路。如图1C所示，此串叠结构由四个N-MOS所构成，其栅极接点分别为A、B、C与D。B点用以连接一第一级电路，而D点用以串连一电阻E，因为耦合效应，所以B点与D点对地会产生不同的电压量，进而影响B点与D点的静电放电能力，B点所连接的第一级电路的电阻与D点所连接的电阻必需匹配，才能使得栅极在引流静电放电的过程中不会集中于某一串叠结构，造成局部过热，甚至损坏元件。上述的情形不仅会发生在栅极耦合的静电放电引流电路上，其它传统的静电放电引流电路也可能会发生。
要精准推算出第一级电路实际的电阻是相当困难的，使得E点的电阻难以与其匹配，因此有可能因为B点与D点电阻不匹配，使得静电放电引流电路静电放电的时间长短也不同，而造成某一静电放电引流电路不再引流静电放电时，静电全部集中在另一静电放电引流电路。尤其整体电路一旦制作完成后，E点电阻将不能被改变，为了能够调整电阻，因此有了如图1D所示的设计，加入一个N-MOS来利用栅极的电位来控制E点的电阻。这样的设计虽然有了部份的改进，然而还是无法解决电阻难以实际估计的问题，在实际应用上B点所连接的第一级电路变化太多，以上述图1C的电阻E与图1D上的N-MOS并不能解决B点与D点电阻不匹配的问题，因此如何使得各静电放电引流电路能够平均地引流静电放电，成为目前静电放电保护电路的重要关键问题。
【发明内容】
本发明的一主要目的在提出一种静电放电的保护电路，以避免因静电而损坏元件。
本发明另一主要目的是避免各静电放电的引流电路因所连接的电路电阻的差异，使静电放电的引流不平均，造成静电过份集中于部份静电放电的引流电路。
依据以上所述的目的，本发明提出一种栅极耦合静电放电的保护电路，利用一栅极电性耦合于第一级电路的串叠结构，并联其它栅极各自电性耦合于自第一级电路衍生的衍生电路的串叠结构，来作为引流静电放电的保护电路。此衍生电路与第一级电路在引流静电放电时，彼此间的电阻匹配，使得静电电流不会集中于部份串叠结构。
【附图说明】
本发明相对于先前技术的优点与好处在于参考下列附图与具体实施例比较后将更容易显现，其中：
图1A至图1D为现有技术的示意图；
图2为本发明较佳实施例的示意图；及
图3为本发明较佳实施例的电流与电压的曲线图。
图中符号说明：
IO 输出入电路
A 栅极A
B 栅极B
C 栅极C
C 栅极C
E 电路E
21 第一串叠结构
22 第一串叠结构
23 第一金氧半场效晶体管
231 第一漏极
232 第一栅极
233 第一源极
24 第二金氧半场效晶体管
241 第二漏极
242 第二栅极
243 第二源极
25 第三金氧半场效晶体管
251 第三漏极
252 第三栅极
253 第三源极
26 第四金氧半场效晶体管
261 第四漏极
262 第四栅极
263 第四源极
27 串接电路
271 电源
272 接地电路
273 第一级电路
【具体实施方式】
本发明的一些实施例会详细描述如下。然而，除了详细描述外，本发明还可以广泛地在其它的实施例施行，且本发明的范围不受限定，其以所述的专利范围为准。
再者，为提供更清楚的描述及更易理解本发明，附图内各部分并没有依照其相对尺寸绘图，某些尺寸与其它相关尺度相比已经被夸张；不相关的细节部分也未完全绘出，以求附图的简洁。
在现有技术中，静电放电由一静电放电保护电路引流至接地线路。如果所采用的静电放电保护电路由一个静电放电引流电路与内部电路中的第一级电路电性耦合，并且并联于数个其它耦合于相应第一级电路的电阻的静电放电引流电路时，容易造成静电流过于集中部份的静电放电引流电路。其主要原因在于其它静电放电引流电路所耦合的电阻与第一级电路不匹配。例如其它静电放电引流电路电性耦合一电阻，此电阻由此第一级电路所推估，此电阻会因推估得不够准确或因温度改善而改变，使得电阻与第一级电路间的电阻不匹配。
据此，本发明提出将其它静电放电引流电路与由第一级电路复制所衍生的衍生电路电性耦合，也就是每一个静电放电引流电路各自耦合一衍生电路。此衍生电路可由第一级电路复制，只要各静电放电引流电路的电压在其维持电压时，衍生电路与第一级电路的电阻能够匹配，本发明并不限制衍生电路的结构。换句话说，因衍生电路与第一级电路匹配，各静电放电引流电路亦匹配，因此能够同步引流静电至接地线路，避免静电放电破坏内部电路的元件。
因此本发明的一较佳实施例为一引流静电放电的复制电路，采用数个静电放电引流电路来同步引流静电放电。本实施例的静电放电引流电路以闸耦合的串叠结构为例，其目的是为了能更清楚说明本发明，并非用以限制本发明的实施方式，本实施例更可为其它结构的静电放电引流电路，本发明并不加以限制。
如图2所示，本发明较佳实施例包含一第一串叠结构21与一第二串叠结构22。此第一串叠结构21由一第一金氧半场效晶体管23的第一源极233与一第二金氧半场效晶体管24的第二漏极241串联而成，形成一个以第一金氧半场效晶体管23的第一漏极231与一第二金氧半场效晶体管24的第二源极243分别为漏极与源极的寄生金氧半场效晶体管。此外第一金氧半场效晶体管23的第一栅极232与第二金氧半场效晶体管24的第二栅极242分别与串接电路27一电源271及串接电路27一第一级串接电路273电性耦合，此第一极串接电路273可能有一个或数个接点(如A1、A2)与此电路中的第二级电路电性耦合，同时第一漏极231与第二源极243分别与一串接电路27及接地线路272电性耦合。因此第一源极233至第二漏极241间形成一第一共享扩散区，此第一共享扩散区的长短控制着第一串叠结构21的第一启始电压与第二维持电压。当第一漏极231的电压达到第一起始电压时，电流被引流穿过第一串叠结构21，同时电压会被压抑并渐减至第一维持电压。
此外，第二串叠结构22由一第三金氧半场效晶体管25的第三源极253与一第四金氧半场效晶体管26的第四漏极261串联而成，形成一个以第三金氧半场效晶体管25的第三漏极251与一第四金氧半场效晶体管26的第四源极263分别为漏极与源极的寄生金氧半场效晶体管。此外第三金氧半场效晶体管25的第三栅极252与第四金氧半场效晶体管26的第四栅极262分别与电源271及前述的由第一级串接电路273衍生的一衍生电路223电性耦合，同时第三漏极251与第四源极263分别与串接电路27及其接地线路272电性耦合。因此第三源极253至第四漏极261间形成第二共享扩散区，此第二共享扩散区的长短控制着第二串叠结构22的第二启始电压与第二维持电压。当第三漏极251的电压达到第二起始电压时，电流被引流穿过第二串叠结构22，同时电压会被压抑并渐减至第二维持电压。
因此，当第一串叠结构21与第二串叠结构22匹配，两者有着相同的起始电压(第一起始电压等于第二起始电压)与维持电压(第一维持电压与第二维持电压)，此启始电压与维持电压可视为此静电放电保护电路的启始电压与维持电压。如图3所示，当串接电路27的电压达到启始电压时，可知是由电源以外的其它电源供电(如静电放电)所造成的电压，此电源以外的其它电源所提供的电流由第一串叠结构与第二串叠结构同时引流到接地串接电路272，电压也因此被压抑且降到维持电压。同时，因为第一串叠结构与第二串叠结构引流电流时，第一串叠结构与第二串叠结构栅极所分别耦合的第一级电路与衍生电路的电阻匹配，因此两者引流电流的时间也匹配，也因此电流能平均分摊到各串叠结构，而避免了电流过于集中于部份串叠结构的问题。
另外，上述的金氧半场效晶体管可以是N-MOS或P-MOS，本发明在此并不加以限制。再者，上述的串接电路可能为其它内部电路与其它输出入电路IO的组合，亦即第二栅极242所电性耦合的第一级电路属于内部电路，而与第一漏极231与第三漏极251电性耦合属于输出入电路IO。本栅极耦合静电放电保护电路主要是将引流前的电压分为低于初始电压的低电压与高于初始电压的静电放电，藉以将静电放电的电流引流。
据此，本发明不但具有以多个静电放电引流电路同步引流高电压(静电放电)的电流，各静电放电引流电路所引流的时间彼此匹配，并且不需去推估第一级电路的电阻与复杂的设计，仅以将第一级电路复制或复制后略为修改的方式来设计，即可将电流有效地平均引流至各静电放电引流电路。
以上所述仅为本发明的较佳实施例而已，并非用以限定本发明的申请专利权利；同时以上的描述，对于熟知本技术领域的专门人士应可明了及实施，因此其它未脱离本发明所揭示的精神下所完成的等效改变或修饰，均应包含在所述的申请专利范围中。