半导体器件及其制造方法 【技术领域】
本发明涉及半导体器件，更明确地，涉及可以用于防止静电击穿的输入/输出保护电路的半导体器件及其制造方法。
背景技术
通常，为了避免半导体器件的静电击穿，对半导体器件的每个输入/输出终端提供一个利用二极管的保护电路。在图8显示的是常规保护电路的一个实例。此保护电路有一个并联到晶体管的门电极G上的二极管D，所述门电极G连接到输入终端。将二极管D的击穿电压设置为低于门的损坏电压，以便将从输入终端来的破坏电流流到二极管D而不到门电极G，用于门电极G的保护。
在图9显示的是由众所周知的平面技术制备的常规二极管的击穿电流通路6。在此图中，击穿电流停留在弯曲部分5中(虚圆内的区域)，目前这是p-n连接处。上述的现象是由在p-n弯曲部分5处地场强较高这个事实所引起的，以便p-n弯曲部分5在击穿电压方面低于底部的部分区域7。在此二极管中，即虚圆内的很小区域的击穿电流流动的地方，增大击穿电流，必须增大保护电路自身的面积，从而增大芯片的面积。
最近，随着半导体器件制造技术的进步，缩小芯片的面积取得了进步，并且保护电路在半导体器件(芯片区域)总面积中所占比例日益增加。此外，由于通常给每个输入/输出终端都提供保护电路，输入/输出终端的数量随着半导体器件变得更加先进而增加，所以保护电路的面积变得越来越大。因此，感觉到为了缩小芯片面积而有缩小保护电路面积的需要。
为了达到这个需要，(日本未经审查的专利公开No.SHO 61-35568)已建议了一种门保护二极管，在该门保护二极管中击穿电流流过p-n连接处的底部的部分区域。
图10显示上述公开专利中显示的二极管的击穿电流通路。在此现有技术中，通过将p-n连接处底部的部分区域15的杂质浓度设置为局部地高于p-n连接处弯曲部分5的的杂质浓度一个数量级或两个数量级，将p-n连接处底部的部分区域15的击穿电压设置为低于p-n连接处弯曲部分5的击穿电压，以便击穿电流流过p-n连接处底部的部分区域15的大部分区域。
但是，在上述公开专利中描述的常规制备方法有一个问题，即大的击穿电流不能流动，因为在阳极11下的P型半导体区的电阻值较高。
【发明内容】
本发明提供一种半导体器件及其制造方法，该器件通过将在阳极下的P型半导体的杂质浓度设置得较高并因此减少该部分区域的电阻值，允许大的击穿电流流动。
在第一方面，本发明提供的半导体器件包括：第一导电性的半导体基片，在邻近半导体基片的内表面形成的第一电极形成区和第二电极形成区，其中第一电极形成区和第二电极形成区通过元件隔离区而互相隔离，在第一电极形成区和第二电极形成区之一中，形成了上面的第一类型杂质层和下面的第一类型杂质层，下面的第一类型杂质层有不同于上面的第一类型杂质层的第一类型杂质浓度，并形成在上面的第一类型杂质层的下面，在另一个电极形成区，形成了第二类型杂质层和第一类型杂质层，且第一类型杂质层形成在有第二类型杂质的第二类型杂质层的部分区域下面。
根据本发明的这个方面，大的击穿电流可以在第一电极形成区和第二电极形成区之间流动，是因为具有高的杂质浓度的部分区域形成于第一电极形成区。因此，当本发明的半导体器件用作保护电路时，本发明的保护电路在面积上可以比常规的保护电路要小。
【附图说明】
图1是显示根据本发明的一个实施方案的半导体器件的结构剖面图；
图2是显示根据本发明的一个实施方案的半导体器件制备步骤的说明图；
图3是显示根据本发明的一个实施方案的半导体器件的制备步骤的说明图；
图4是显示本发明的半导体器件的击穿电流通路的说明图；
图5是显示根据本发明的一个实施方案的半导体器件的反向电流特性的说明图；
图6是在根据本发明的一个实施方案的半导体器件的阳极下面的部分区域中，P型杂质的浓度分布图；
图7是在根据本发明的一个实施方案的半导体器件的阴极下面的部分区域中，P型杂质的浓度分布图；
图8是常规保护电路的说明图；
图9是常规二极管击穿电流通路的说明图；
图10是常规二极管击穿电流通路的说明图。
【具体实施方式】
在本发明中，为了引起大的击穿电流在第一电极形成区和第二电极形成区间流动，优选将在其中一个电极形成区中形成的上面的第一类型杂质层的第一类型杂质浓度设置高于在其下面形成的下面的第一类型杂质层的浓度。
在第二方面，本发明提供的半导体器件包括：P型导电性的半导体基片，在邻近半导体基片的内表面形成的阳极形成区和阴极形成区，其中阳极形成区和阴极形成区通过元件隔离区互相隔离，在阳极形成区，第一P型扩散层和第二P型扩散层以渐增接近基片内表面的顺序在基片内形成，第一P型扩散层在P型杂质浓度方面高于第二P型扩散层，在阴极形成区，第一N型扩散层和第三P型扩散层以渐增接近基片内表面的顺序在基片内形成，并且第三P型扩散层在除元件隔离区的周围地区以外的阴极形成区内局部地形成。
在本发明的这方面，优选地，第一P型扩散层形成在从基片表面到0.4μm深的区域，并且第二P型扩散层形成在基片表面下面约0.4μm-1.0μm深的区域。
由于将在基片表面下面0.4μm-1.0μm深度的区域在P型杂质浓度方面设置为高于常规半导体器件，因此高于常规半导体器件约1.2至1.4倍的击穿电流可以流动。所以，当本发明的半导体器件用作具有与常规半导体器件相同性能的保护电路器件时，保护电路的面积可以缩小。
在第三方面，本发明提供制备半导体器件的方法，该方法包括：元件隔离步骤，用于在预定的间隔形成元件隔离区，以便在P型导电性的半导体基片表面上形成互相分隔的阳极形成区和阴极形成区；第一注入步骤，用于将N型杂质注入到阴极形成区中；第二注入步骤，用于将P型杂质注入到阳极形成区中；第三注入步骤，用于将P型杂质注入遍及阳极形成区并且注入到阴极形成区的部分区域中；热扩散步骤，用于通过退火处理的方法扩散注入的P型和N型杂质，和电极形成步骤，用于形成阳极和阴极，阳极和阴极是用溅射的方法、通过将金属材料堆积在阳极形成区和阴极形成区的半导体基片上而形成的。
在第三注入步骤之后，上面的P型杂质层和下面的P型杂质层在阳极形成区中的基片内形成了。优选地，将上面的P型杂质层在P型杂质浓度方面设置高于下面的P型杂质层。
此外，为了避免击穿电流象在常规半导体器件中一样停留在器件p-n连接处的弯曲部分，优选地，将在第三注入步骤中要注入到阴极形成区的P型杂质注入到阴极形成区的一个区域，该区域距离与元件隔离区接触的部分区域0.5μm或以上的距离。
在第四方面，本发明提供半导体器件，其中阳极和阴极分别在半导体基片上的阳极形成区和阴极形成区形成，并且由阳极和阴极组成的二极管用作输入/输出终端的保护电路。
下面结合附图来描述本发明的实施方案。但是，应当理解本发明不局限于下面描述的实施方案。
在对下面实施方案的描述中，第一导电性指P型，第二导电性指N型。但是，第一导电性可以指N型，第二导电性也可以指P型。
换而言之，不仅P型基片而且N型基片可以用作半导体基片，以组成半导体器件，并且当使用N型基片时，可以达到在下面实施方案中显示的同样的功能和效果。
<半导体器件的结构>
图1是显示根据本发明的一个实施方案的半导体器件的剖面图。
在本实施方案中，一个含有P型杂质的所谓的P型井102(P型基片)被用作半导体基片101。换而言之，第一导电性是P型。
如图1所示，含有SiO2的多个元件隔离区103以预定的间隔形成在P型井102的表面上。在这些元件隔离区103之间的区域是活性区域。
电极是在活性区域中形成的。在本发明中，活性区域至少包括一个阳极114在其中形成(阳极形成区A)的区域，和一个阴极115在其中形成(阴极形成区B)的区域。
在阳极形成区A的基片内，当从基片表面观察时，具有相对高的P型杂质浓度的P+型扩散层111和具有相对低的P型杂质浓度的P型扩散层112按此顺序形成。
由于本发明的半导体器件可以用作各种目的的半导体部件的保护电路，因此，这两种扩散层的深度不能唯一地确定。但是，P+型扩散层111，例如可以离基片表面约0.4μm深，P型扩散层112可以离基片表面约0.4μm至1.0μm深。
而且，例如，P+型扩散层111的P型杂质的浓度设置为，例如约1.0×1020至1.0×1017/cm3，并且P型扩散层112的P型杂质的浓度设置为，例如1.0×1017至1.0×1016/cm3。
通过对上述两种扩散层(111和112)的浓度和深度的设置，P型扩散层112的杂质的浓度变得比P型井102的杂质浓度高约一个数量级，因此，阳极形成区的电阻值可以降低并且大的击穿电流可以流动。
在由图1所示的阳极形成区A中，阳极114形成在隔膜113的开口中和在P+型扩散层111上的部分区域上。
在阴极形成区B中基片里内，从基片表面观察时，具有注入在其中的N型杂质的N+型扩散层110和具有注入在其中的P型杂质的P型扩散层112按此顺序形成。
在此实施方案中，N+型扩散层110是，例如从基片表面约0.40μm深的区域，并且在N+型扩散层下面的P型扩散层112是，例如从基片表面约0.40μm至1.0μm深的区域。
此外，将N+型扩散层110的N型杂质的浓度设置为，例如约1.0×1020至1.0×1017/cm3，并且将P型扩散层112的P型杂质的浓度设置为，例如约1.0×1017至1.0×1016/cm3。
尽管N+型扩散层110是跨越在两个元件隔离区103夹着的整个阴极形成区形成的，但是在N+型扩散层110下面的P型扩散层112是形成在阴极形成区B的部分区域的。具体而言，优选将P型扩散层112不形成在靠近元件隔离区103边界的部分区域。通过这样做，当将本发明的半导体器件用作保护电路的二极管时，击穿电流阻止其停留在p-n连接处的弯曲部分。
例如，优选在阴极形成区B中用于形成P型扩散层112的区域是距离元件隔离区103至少约0.5μm或以上的区域。通过对用于形成P型扩散层112的区域设置限制，击穿电流可以在阴极形成区B中的P型扩散层112下面的广大区域流动，但不在p-n连接处的弯曲部分。此外，在阴极形成区B中，阴极115在隔膜113的开口中及在P型扩散层112上形成。
<半导体器件的制造方法>
图2和图3是显示根据本发明的一个实施方案的半导体器件的制备步骤的说明图。此半导体器件是含有阳极和阴极的二极管。
图2(a)示意元件隔离步骤。首先，制备半导体基片101如硅基片，然后将P型杂质如硼注入到半导体基片101中，以形成P型井102。接着，采用LOCOS方法在P型井102表面上预定的区域内形成厚度约为0.4μm的SiO2膜103，以使元件隔离。
图2(a)显示了用三张SiO2膜103隔离的两个元件区域。在此图中，元件区A是形成二极管阳极的区域(阳极形成区)，元件区B是形成二极管阴极的区域(阴极形成区)。
图2(b)显示的是将N型杂质注入到阴极形成区。首先，用光刻法形成保护层104，使得盖住阳极在其中形成的阳极形成区A。然后将N型杂质105如磷或砷，通过离子注入法，注入到阴极形成区B的P型井102部分区域。将注入的杂质量设置为约2×1015至4×1015(原子数/cm2)。通过这样做，N型杂质105层就在邻近P型井102表面的用于形成阴极的区域中形成了。
图2(c)显示的是将P型杂质注入到阳极形成区。首先，将前面步骤形成的保护层104除去，然后用光刻法形成保护层106，使得盖住阴极形成区B。接着，将P型杂质107如硼或二氟化硼，通过离子注入法，注入到阳极形成区A的P型井102部分区域。将注入的杂质量设置为约1×1015至3×1015(原子数/cm2)。通过这样做，P型杂质107层就在阳极形成区形成了。
图3(a)显示了P型杂质的注入。实施此步骤的目的是为了提高阳极形成区A的P型杂质浓度。首先，将前面步骤形成的保护层106除去，然后用光刻法形成保护层108，使得盖住阴极形成区B的部分区域。接着，将P型杂质109如硼或二氟化硼，通过离子注入法，注入到阳极形成区A和阴极形成区B的部分区域。将注入的杂质量设置为约3×1012至1×1013(原子数/cm2)。
按照这个步骤，可以将阳极形成区A的P型杂质的浓度提高，并且P型杂质层109-2形成在阴极形成区B的部分区域。假设P型杂质层109-2形成在阴极形成区B的全部，击穿电流象在常规二极管中一样在p-n连接处的弯曲部分流动，因而大的击穿电流不能流过。所以，只将P型杂质注入在阴极形成区B的部分区域。
例如，当将阴极形成区B的宽度m设置为10μm时，如图3(a)所示，形成了保护层108，以便P型杂质109不在从作为元件隔离区的SiO2膜103的边缘开始宽度n约为0.5μm的部分区域出现。因此，通过提供一个区域，在该区域中，P型杂质109不出现在邻近阴极形成区B内的元件隔离区的部分区域中，击穿电流可以避免在p-n连接处的弯曲部分中流动，并且大的击穿电流可以在阴极区下面的大部分区域流动。
在图3(a)中，P型杂质层107相当于第一P型扩散层，P型杂质层109-1相当于第二P型扩散层，和P型杂质层109-2相当于第三P型扩散层。
图3(b)显示的是扩散步骤。在这个步骤中，将前面步骤形成的保护层108除去，并在800℃进行退火处理约30至60分钟。此方法将注入的杂质激活，并因此形成了N+型扩散层110，P+型扩散层111和P型扩散层112，如图3(b)所示。
图3(c)显示的是电极的形成。首先，如图3(c)所示，隔膜113如SiO2膜在基片的整个表面堆积至约0.5至1.0μm。然后，在电极形成区(A和B)上通过采用光刻法和蚀刻方法，将在电极形成区的隔膜113部分区域移开，以形成开口。接着，在通过溅射的方法将金属材料堆积在开口中后，进行光刻和蚀刻。因此，如图3(c)所示，阳极114和阴极115就在开口中形成了。
图3(c)是根据本发明一个实施方案的用于保护半导体器件的输入/输出的二极管的完整结构示意图。
图4是本发明的半导体器件的击穿电流通路的说明图。从此图中可以看出，击穿电流正在p-n连接处底部的部分区域35的大部分区域中流动。
图5是本发明的半导体器件的阴极电压-电流特性图，即，本发明的二极管的反向电流特性(击穿电流特性)。根据图5，当阴极电压为约15V时，连接处击穿开始，然后击穿电流(阴极电流)开始流动。此外，当电压大于约25V时，大于常规二极管的击穿电流流动，并且当阴极电压为50V时，大于常规二极管1.4倍的击穿电流可以流动。
相信如此大的击穿电流可以流动是因为将在阳极114下面的P型井102表面附近区域的P型杂质浓度设置得较高，并由此降低在阳极下面的部分区域的电阻值。
图6是沿图4的线A1-A2在本发明半导体器件的阳极114下面的部分区域的P型杂质浓度分布图。图7是沿图4的线C1-C2在本发明半导体器件的阴极115下面的部分区域的P型杂质浓度分布图。图中的横轴表示从半导体基片101的表面开始的深度。
在图7所示的阴极下面的部分区域中的P型杂质的浓度分布图中，在深度为0.4μm至0.9μm的区域，P型杂质浓度较高。图10的常规二极管显示同样的分布形式，在两者间未发现有明显的不同。
另一方面，在图6所示的在阳极下面的部分区域的P型杂质的浓度分布图中，在深度为0.4μm至0.9μm的区域，本发明表现出比常规二极管更高的P型杂质浓度。例如，在约0.6μm的深度，本发明的P型杂质浓度比常规二极管的P型杂质浓度几乎高一个数量级。换而言之，由于将在阳电极114下面的基片表面的周围地区中的P型杂质的浓度设置高于常规二极管的浓度，在阳极下面的部分区域中的电阻值能够降低，且比常规二极管大的击穿电流可以流动。
例如，优选在深度为0.4μm至0.9μm的区域，在阳电极下面的基片表面的周围地区中的P型杂质的浓度是常规二极管的10至100倍，并且更优选地，在深度为约0.4μm至0.60μm的区域，在阳电极下面的基片表面的周围地区中的P型杂质的浓度是常规二极管的10倍。通过调节上述的P型杂质浓度，在阴极电压为30至50V时，约1.2至1.4倍于常规二极管的击穿电流(阴极电流)可以流动。
此外，在与图10所示的常规二极管的比较中，如果只要求与常规二极管相同量的击穿电流时，本发明的阴极面积可以缩小至常规二极管的约1/1.2至1/1.4倍。
换而言之，与常规二极管的面积相比，阴极面积可以缩小约17％至29％。因此，当本发明的半导体器件用于防止输入/输出终端静电击穿的保护电路时，保护电路的面积可以缩小。结果是可以以较小的尺寸制造半导体IC。
根据本发明，由于具有高的杂质浓度的部分区域形成在第一电极形成区，因此大的击穿电流可以流动。
此外，根据本发明的另一个方面，由于将在阳极形成区中基片的邻近区域的P型杂质浓度局部地设置较高，因此可以减小在阳极下面的部分区域的电阻值，并且比常规二极管更高的击穿电流可以流动。
因此，当本发明的半导体器件用作保护电路时，保护电路的面积可以比常规的二极管要小。