《一种基于FPGA的图像数据采集存储系统.pdf》由会员分享，可在线阅读，更多相关《一种基于FPGA的图像数据采集存储系统.pdf（9页珍藏版）》请在专利查询网上搜索。
1、10申请公布号CN104102601A43申请公布日20141015CN104102601A21申请号201410338712422申请日20140716G06F13/1620060171申请人西安电子科技大学地址710071陕西省西安市太白南路2号72发明人何国经栗旭光谢世雄肖佳白鑫鹏74专利代理机构西安通大专利代理有限责任公司61200代理人徐文权54发明名称一种基于FPGA的图像数据采集存储系统57摘要本发明提供了一种基于FPGA的图像数据采集存储系统，包括系统主控模块，存储模块和电源管理模块；系统主控模块解析任务管理机指令，根据指令控制采集CMOS相机数据和IMU数据，通过LVDS模块。
2、向存储模块传输融合后的数据；存储模块通过LVDS模块接收系统控制模块传输的数据，并将其写入NANDFLASH阵列进行存储；电源管理模块负责给系统各模块提供稳定的直流电源；选用FPGA作为控制板的主控制器，每个存储板也选用FPGA作为存储控制器，每个存储板设置有独立的存储控制器对存储板读写及通信进行控制，单个存储板设计完全相同，系统总容量取决于存储板数量，可以无限扩容无容量上限，满足各种大容量应用需求。51INTCL权利要求书1页说明书4页附图3页19中华人民共和国国家知识产权局12发明专利申请权利要求书1页说明书4页附图3页10申请公布号CN104102601ACN104102601A1/1页。
3、21一种基于FPGA的图像数据采集存储系统，其特征在于由系统主控模块、存储模块和电源管理模块组成；系统主控模块由MCU模块、FPGA主控制器和USB模块组成，MCU模块用于接收并解析任务管理机发送的指令，将解析后的指令数据通过EMIF接口发送至FPGA主控制器，同时接收FPGA主控制器发送的系统状态信息并将其发送至任务管理机；FPGA主控制器接收MCU发送的指令数据，根据不同指令数据，执行不同操作，包括采集CMOS及IMU数据、通过LVDS接口读写存储模块、控制USB模块向上位机传输数据等；USB模块用于将FPGA主控制器回读存储模块后的数据传输至上位机；电源管理模块为系统各模块提供稳定的直流。
4、电源；存储模块包括若干个相同的存储板，单个存储板由FPGA控制器、FLASH存储阵列和容量管理模块组成；FPGA控制器控制其与系统主控模块或前后级存储板的高带宽数据通信、控制FLASH存储阵列的读写操作；FLASH存储阵列在FPGA控制器的控制下存储前级发送的数据；容量管理模块配合FPGA控制器完成单个存储板存储阵列的容量管理；系统主控模块的FPGA主控制器与存储模块各存储板FPGA控制器串联连接，系统主控模块的MCU模块与存储模块各存储板容量管理模块连接。2根据权利要求1所述的基于FPGA的图像数据采集存储系统，其特征在于所述存储模块各存储板之间数据传输采用LVDS传输方式，传输带宽为200。
5、MB/S。3根据权利要求1所述的基于FPGA的图像数据采集存储系统，其特征在于所述存储模块中单个存储板包括10片FLASH芯片，单个存储板容量320GB。4根据权利要求1所述的基于FPGA的图像数据采集存储系统，其特征在于所述各存储板级联方式为垂直板对板接口连接方式，存储装置整体尺寸为12CMX12CMX18CM。权利要求书CN104102601A1/4页3一种基于FPGA的图像数据采集存储系统技术领域0001本发明属于图像处理技术领域，涉及一种图像数据采集存储装置，特别涉及一种基于FPGA的图像数据采集存储系统。背景技术0002目前，图像采集存储系统作为一种常规的外界场景信息获取手段，已经在。
6、军事及民用的各个领域得到了非常广泛的应用。图像采集存储系统由图像采集和存储两部分组成采集系统通常选用相机作为采集设备，在采集控制系统的控制下，对外界场景进行实时采集；存储系统通常采用NANDFLASH作为存储媒介，进行大容量数据的存储。0003下面详细列出现有图像采集存储系统的主要缺点00041系统容量较小或者有理论上限，无法满足长时间存储数据的要求；00052系统实时带宽较低，无法满足实时高带宽数据的采集与存储；00063系统尺寸较大，重量较大，不便于一些特殊场合的应用。发明内容0007本发明的目的在于克服现有技术缺陷，提供一种基于FPGA的图像数据采集存储系统，提高系统存储容量满足长时间存。
7、储数据的要求。0008为达到上述目的，本发明采用的技术方案是0009一种基于FPGA的图像数据采集存储系统，由系统主控模块、存储模块和电源管理模块组成；系统主控模块由MCU模块、FPGA主控制器和USB模块组成，MCU模块用于接收并解析任务管理机发送的指令，将解析后的指令数据通过EMIF接口发送至FPGA主控制器，同时接收FPGA主控制器发送的系统状态信息并将其发送至任务管理机；FPGA主控制器接收MCU发送的指令数据，根据不同指令数据，执行不同操作，包括采集CMOS及IMU数据、通过LVDS接口读写存储模块、控制USB模块向上位机传输数据等；USB模块用于将FPGA主控制器回读存储模块后的数。
8、据传输至上位机；电源管理模块为系统各模块提供稳定的直流电源；存储模块包括若干个相同的存储板，单个存储板由FPGA控制器、FLASH存储阵列和容量管理模块组成；FPGA控制器控制其与系统主控模块或前后级存储板的高带宽数据通信、控制FLASH存储阵列的读写操作；FLASH存储阵列在FPGA控制器的控制下存储前级发送的数据；容量管理模块配合FPGA控制器完成单个存储板存储阵列的容量管理；系统主控模块的FPGA主控制器与存储模块各存储板FPGA控制器串联连接，系统主控模块的MCU模块与存储模块各存储板容量管理模块连接。0010所述存储模块各存储板之间数据传输采用LVDS传输方式，传输带宽为200MB/。
9、S。0011所述存储模块中单个存储板包括10片FLASH芯片，单个存储板容量320GB。0012所述各存储板级联方式为垂直板对板接口连接方式，存储装置整体尺寸为12CMX12CMX18CM。0013本发明与现有技术相比具有如下优点说明书CN104102601A2/4页40014首先，选用FPGA作为控制板的主控制器，存储模每个存储板也选用FPGA作为存储控制器，系统主控模块的FPGA主控制器与存储模块各存储板FPGA控制器串联连接，每个存储板设置有独立的存储控制器对存储板读写及通信进行控制，各存储板相互独立，单个存储板设计完全相同，系统总容量取决于存储板数量，可以无限扩容无容量上限，满足各种大。
10、容量应用需求。0015进一步，存储模块各存储板之间数据传输采用LVDS传输方式，传输带宽达到200MB/S，解决现有存储系统传输带宽低，无法满足高带宽数据采集和存储的需要。0016进一步，各存储板级联方式为垂直板对板接口连接方式，存储装置整体尺寸为12CMX12CMX18CM，存储系统外形尺寸小、重量轻，系统功耗小，适用于机载航拍等特殊场合；而且存储芯片选择32GBNANDFLASH，单个存储板包含10片FLASH芯片，实现单板320GB的海量存储。附图说明0017图1为本发明的系统结构示意图；0018图2为本发明的系统物理结构图；0019图3为本发明的系统工作状态图；0020图4为本发明系统。
11、主控模块硬件结构图；0021图5为本发明系统主控模块的逻辑设计图。具体实施方式0022下面结合附图对本发明做进一步说明。0023如图1所示，本发明基于FPGA的图像数据采集存储系统，由系统主控模块、存储模块和电源管理模块组成0024如图4所示，系统主控模块由MCU模块、FPGA主控制器、USB模块组成。MCU模块接收并解析任务管理机发送的指令，将解析后的指令数据通过EMIF接口发送至FPGA主控制器，同时接收FPGA主控制器发送的系统状态信息并将其发送至任务管理机；FPGA主控制器接收MCU模块发送的指令数据，根据不同的指令数据，执行不同的操作，包括采集CMOS及IMU数据、通过LVDS接口读。
12、写存储模块、控制USB模块向上位机传输数据等；USB模块用于将FPGA主控制器回读存储模块后的数据传输至上位机。0025电源管理模块为系统各模块提供稳定的直流电源。0026存储模块包括若干个完全相同的存储板，可根据实际存储量决定选用存储板的数量。单个存储板由FPGA控制器、FLASH存储阵列和容量管理模块组成。FPGA控制器控制其与系统主控模块或前后级存储板的高带宽数据通信、控制FLASH存储阵列的读写操作；FLASH存储阵列在FPGA控制器的控制下存储前级发送的数据；容量管理模块配合FPGA控制器实现单个存储板存储阵列的容量管理。0027上述系统主控模块MCU模块选用C8051F021芯片,。
13、FPGA主控制器选用EP3C16F484芯片，USB模块选用CY7C68013A芯片；0028上述存储模块中的存储板选用NANDFLASH采用MT29F256G08芯片，每个存储板包括10片NANDFLASH芯片，单板容量高达320GB，存储模块选用6块板，总容量高达187TB；说明书CN104102601A3/4页50029上述存储模块各存储板之间数据传输采用LVDS传输方式，系统带宽高达200MB/S；0030如图2所示，各数据存储板级联方式为垂直板对板接口连接方式，两端为系统面板，垂直设置的各数据存储板和系统主板，接口板和电源板，排列整齐，插拔方便快捷，系统整体尺寸为12CMX12CMX。
14、18CM；0031如图3所示，本发明基于FPGA的图像数据采集存储系统的系统工作流程如下00321系统上电后，各模块进行系统初始化，系统主控模块通过自检确认当前各模块状状态；00332系统自检完毕后进入收藏状态，等待任务管理机指令；00343任务管理机向系统发送准备指令，并发送CMOS和IMU的配置参数，FPGA主控制器接收到指令和数据后对CMOS和IMU进行配置，配置结束后系统进入准备状态；00354任务管理机根据实际拍摄需要，向系统发送拍照指令，系统主控模块控制CMOS和IMU,采集数据，并将CMOS的图像数据和IMU的数据进行拼帧融合打包，最后将打包后的数据通过LVDS模块传输至存储模块。
15、，在存储模块FPGA控制器的控制下，将数据写入FLASH阵列进行存储；00365在拍照过程中，任务管理机根据实际需要调整拍摄参数，先向系统发送停拍指令，系统进入停拍状态；00376然后发送需要调整的配置数据，系统进入调整状态；00387系统在调整状态根据接收到的配置参数重新配置CMOS，配置完毕后自动进入拍照状态进行拍照；00398根据实际需求重复步骤4至7，实现数据的采集和存储；00409数据采集结束，任务管理机向系统发送关机指令，系统关机，数据采集存储结束。004110系统取回本地数据，上电初始化并由系统主控板确认各存储板存储状态；004211系统管理机或系统读取设备向系统发送读取指令，系。
16、统主控模块控制存储系统读取FLASH中的数据，并通过USB模块将数据传输至上位机。0043如图5所示，系统主控模块FPGA逻辑设计主要包含系统时钟复位模块、单片机指令解析模块、系统顶层状态机模块、相机通信模块、贯导通信模块、数据缓存模块、USB通信模块、存储板通信模块和接口模块组成。时钟复位模块为各模块提供时钟和复位信号；单片机指令解析模块接收并解析MCU传送的指令，并将解析结果传送给系统顶层状态机模块；系统顶层状态机模块根据接收到的解析指令，管理系统各状态之间的跳转，同时将当前状态传送给各功能模块；各功能模块，包括相机通信模块、贯导通信模块、数据缓存模块、USB通信模块和存储板通信模块，根据。
17、系统当前状态独立控制相机、贯导、缓存芯片、USB及存储板驱动模块，保证其通信正常；接口模块负责管理FPGA与所有外设的接口。0044以上所述，仅是本发明的较佳实施案例而已，并非对本发明做任何形式上的限制，虽然本发明已以较佳实施方法揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的方法及技术内容作出些许的更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，仍属于本发明技术方说明书CN104102601A4/4页6案的范围内。说明书CN104102601A1/3页7图1图2说明书附图CN104102601A2/3页8图3说明书附图CN104102601A3/3页9图4图5说明书附图CN104102601A。