信号产生第二平移电流 ； 第一转换阻抗式放大器， 用以将第一平移电流转换为第一相应电 压； 第二转换阻抗式放大器， 用以将第二平移电流转换为第二相应电压 ； 以及转移电导级， 包括第一子转移电导级和第二子转移电导级， 其中第一子转移电导级用以通过第一输入节 点接收第一输入信号， 并通过第一输出节点输出第一输出信号， 第二子转移电导级用以通 过第二输入节点接收第二输入信号， 并通过第二输出节点输出第二输出信号， 其中， 第一子 转移电导级包括 ： 第一晶体管， 耦接第一输出节点和第一电源节点之间， 第一晶体管具有耦 接至第一输入节点的第一栅极， 且第一晶体管工作在饱和区 ； 第二晶体管， 耦接第一电源节 点， 第二晶体管具有耦接至第一输入节点的第二栅极， 且第二晶体管工作在次临界区 ； 第一 偏压电路， 用以提供第一偏压 ； 以及第三晶体管， 耦接第一输出节点和第二晶体管之间， 第 三晶体管具有耦接至第一偏压的第三栅极。 本发明所提供的混频器的能追踪工艺转角的改变， 因而减少由工艺变化带来的干 扰， 从而改善混频器电路的线性度。 附图说明
图 1 为传统的双平衡混频器电路的电路示意图 ； 图 2 为根据本发明一实施例的混频器的概要示意图 ； 图 3A 为根据本发明一实施例的转移电导级 202A 的概要示意图 ； 图 3B 为根据本发明另一实施例的转移电导级 202B 的概要示意图 ； 图 4A 为根据本发明一实施例的图 3A 和图 3B 所示的第一偏压电路 31 的概要示意 图 4B 为根据本发明一实施例的图 3B 所示的第二偏压电路 33 的概要示意图 ； 图 5 为根据本发明一实施例的的混频器 500 的概要示意图 ； 图 6 为根据本发明一实施例的的混频器 500 的电路示意图。图；
具体实施方式
在说明书及权利要求当中使用了某些词汇来指称特定组件。 所属技术领域的技术 人员应可理解， 制造商可能会用不同名词来称呼同一个组件。本说明书及权利要求并不以 名称的差异作为区分组件的方式， 而是以组件在功能上的差异作为区分准则。在通篇说明 书及权利要求中所提及的 “包含” 为开放式用语， 故应解释成 “包含但不限定于” 。此外， “耦 接” 一词在此包含任何直接及间接的电气连接手段。藉由以下的较佳实施例的叙述并配合 全文的图至图说明本发明， 但以下叙述中的装置、 组件与方法、 步骤乃用以解释本发明， 而 不应当用来限制本发明。
图 2 为根据本发明一实施例的混频器的概要示意图。如图 2 所示， 混频器 200 包 括转移电导级 (gm)202、 四线切换器 (switching quad)204 和转换阻抗式放大器 206。转移 电导级 202 通过输入节点 IN 接收输入信号 S1， 并通过输出节点 OUT 输出一个输出信号 S2。 四线切换器 204 耦接输出节点 OUT， 并根据输出信号 S2 产生平移电流 S3。转换阻抗式放大 器 206 将平移电流 S3 转换为相应电压 S4。 电容器 C 耦接在输出节点 OUT 和四线切换器 204 之间， 用以耦接输出信号 S2 的 AC 成分至四线切换器 204。
图 3A 为根据本发明一实施例的转移电导级 202A 的概要示意图。如图 3A 所示， 第一晶体管 T1 通过电容器 C 耦接在第一电源节点和输出节点 OUT 之间， 其中第一电源节点可 为接地节点。第一晶体管 T1 可为 NMOS 晶体管， 包括栅极、 源极和漏极， 其中， 栅极耦接输入 节点 IN， 源极耦接接地节点， 且漏极耦接输出节点 OUT。需注意的是， 第一晶体管 T1 工作在 饱和区。第二晶体管 T2 耦接第一电源节点 ( 在本实施例中为接地节点 )， 第二晶体管 T2 可 为 NMOS 晶体管， 包括栅极、 源极和漏极， 其中， 栅极耦接输入节点 IN， 源极耦接接地节点， 且 漏极耦接第三晶体管 T3。需注意的是， 第二晶体管 T2 工作在次临界区。第三晶体管 T3 可 为 NMOS 晶体管， 包括栅极、 源极和漏极， 其中， 栅极接收由第一偏压电路 31 提供的偏压， 源 极耦接第二晶体管 T2 的漏极， 且漏极通过电容器 C 耦接输出节点 OUT。 需注意的是， 在输出 节点 OUT 和第一正电压节点 VA 之间有一个负载阻抗装置 ZL， 其中在实际应用中， 负载阻抗 装置 ZL 可由电阻器或电容器 ( 图未示 ) 实现。
图 3B 为根据本发明另一实施例的转移电导级 202B 的概要示意图。如图 3B 所示， 第一晶体管 M1 通过电容器 C 耦接在第一电源节点和输出节点 OUT 之间， 其中第一电源节点 可为接地节点。第一晶体管 M1 可为 NMOS 晶体管， 包括栅极、 源极和漏极， 其中， 栅极耦接输 入节点 IN， 源极耦接接地节点， 且漏极通过电容器 C 耦接输出节点 OUT。需注意的是， 第一 晶体管 M1 工作在饱和区。第二晶体管 M2 耦接第一电源节点 ( 在本实施例中为接地节点 )， 第二晶体管 M2 可为 NMOS 晶体管， 包括栅极、 源极和漏极， 其中， 栅极耦接输入节点 IN， 源极 耦接接地节点， 且漏极耦接第三晶体管 M3。需注意的是， 第二晶体管 M2 工作在次临界区。 第三晶体管 M3 可为 NMOS 晶体管， 包括栅极、 源极和漏极， 其中， 栅极接收由第一偏压电路 31 提供的第一偏压 bias1， 源极耦接第二晶体管 M2 的漏极， 且漏极通过电容器 C 耦接输出节点 OUT。 第四晶体管 M4 可为 PMOS 晶体管， 包括栅极、 源极和漏极， 其中， 栅极耦接输入节点 IN， 源极耦接第二电源节点， 且漏极通过电容器 C 耦接输出节点 OUT。其中第二电源节点可 为第一正电压节点 VA。 需注意的是， 第四晶体管 M4 工作在饱和区。 第五晶体管 M5 可为 PMOS 晶体管， 包括栅极、 源极和漏极， 其中， 栅极耦接输入节点 IN， 源极耦接第一正电压节点 VA， 且漏极耦接第六晶体管 M6。需注意的是， 第五晶体管 M5 工作在次临界区。第六晶体管 M6 可为 PMOS 晶体管， 包括栅极、 源极和漏极， 其中， 栅极接收由第二偏压电路 33 提供的第二偏 压 bias2， 源极耦接第五晶体管 M5 的漏极， 且漏极通过电容器 C 耦接输出节点 OUT。反馈电 阻器 Rf 通过电容器 C 耦接在输出节点 OUT 和输入节点 IN 之间。在本实施例中， 补偿结构 因为反馈电阻器 Rf 具有高转移电导和常数 DC 工作点。此外， 在本发明的实施例中第一偏 压电路 31 和第二偏压电路 33 为独立工作的。
图 4A 为根据本发明一实施例的图 3A 和图 3B 所示的第一偏压电路 31 的概要示意 图。如图 4A 所示， 第一偏压电路 31 包括第一电流源 41、 第一电阻器 43 和第七晶体管 M7。 其中， 第一电流源 41 耦接第二正电压节点 VDD。图 4A 的第二正电压节点 VDD 和图 3B 的第一 正电压节点 VA 可为相同或不同的电压电平。第一电阻器 43 耦接在接地节点和第七晶体管 M7 之间。第七晶体管 M7 可为 NMOS 晶体管， 包括栅极、 源极和漏极， 其中， 栅极耦接源极， 源 极耦接第一电阻器 43， 且漏极耦接第一电流源 41。此外， 第一电流源 41 和第七晶体管 M7 之间的第一连接点 45 输出第一偏压 bias1。
图 4B 为根据本发明一实施例的图 3B 所示的第二偏压电路 33 的概要示意图。如 图 4B 所示， 第二偏压电路 33 包括第二电流源 42、 第二电阻器 44 和第八晶体管 M8。第八晶
体管 M8 可为 PMOS 晶体管， 包括栅极、 源极和漏极， 其中， 栅极耦接漏极， 源极耦接第二正电 压节点 VDD， 且漏极耦接第二电阻器 44。第二电流源 42 耦接接地节点。第二电阻器 44 耦接 在第二电流源 42 和第八晶体管 M8 之间。此外， 第二电流源 42 和第二电阻器 44 之间的第 二连接点 46 输出第二偏压 bias2。
请参考图 3B 和图 4B， 因为具有反馈电阻器 Rf， 电压电平 VB 和电压电平 VE 相同， 因 此图 3B 的第一正电压节点 VA 的电压电平、 电压电平 VB 和电压电平 VE 在工艺变化 (process variation) 中为常数。 此外， 当发生工艺变化时， 第二偏压 bias2 的电压电平将跟随工艺变 化而变化， 例如当电压电平 VC 保持常数时， 相应于不同的工艺转角 (corner)SS、 SF、 FS 和 FF 改变 MOS 的阈值电压。因此， 第五晶体管 M5 的 DC 偏压可通过第六晶体管 M6 追踪第四晶体 管 M4 的 DC 偏压。相似地， 第二晶体管 M2 的 DC 偏压可通过第三晶体管 M3 追踪第一晶体管 M1 的 DC 偏压。因此， 三阶互调消除 (third-order intermodulation cancellation) 追踪 工艺变化， 从而改善电路线性度。
图 5 为根据本发明一实施例的的混频器 500 的概要示意图。如图 5 所示， 混频器 500 包括转移电导级 (gm)502、 一对四线切换器 ( 即第一四线切换器 504 和第二四线切换器 504’ ) 以及一对转换阻抗式放大器 (TZ)， 即第一转换阻抗式放大器 506 和第二转换阻抗式 放大器 506’ 。与图 2 所示的混频器 200 不同的是， 转移电导级 502 包括一对输入节点 ( 即 第一输入节点 IN 和第二输入节点 IN’ ) 以及一对输出节点 ( 即第一输出节点 OUT 和第二输 出节点 OUT’ )。转移电导级 502 通过第一输入节点 IN 和第二输入节点 IN’ 分别接收第一 输入信号 S1 和第二输入信号 S1’ ， 并通过第一输出节点 OUT 和第二输出节点 OUT’ 分别输出 第一输出信号 S2 和第二输出信号 S2’ 。第一四线切换器 504 耦接第一输出节点 OUT 和第 二输出节点 OUT’ ， 并根据第一输出信号 S2 和第二输出信号 S2’ 产生第一平移电流 S3。第 二四线切换器 504’ 耦接第一输出节点 OUT 和第二输出节点 OUT’ ， 并根据第一输出信号 S2 和第二输出信号 S2’ 产生第二平移电流 S3’ 。第一转换阻抗式放大器 506 将第一平移电流 S3 转换为第一相应电压 S4。第二转换阻抗式放大器 506’ 将第二平移电流 S3’ 转换为第二 相应电压 S4’ 。第一电容器 C 耦接在第一输出节点 OUT 和第一四线切换器 504 以及第一输 出节点 OUT 和第二四线切换器 504’ 之间， 用以耦接第一输出信号 S2 的 AC 成分至第一四线 切换器 504 和第二四线切换器 504’ ， 第二电容器 C’ 耦接在第二输出节点 OUT’ 和第一四线 切换器 504 以及第二输出节点 OUT’ 和第二四线切换器 504’ 之间， 用以耦接第二输出信号 S2’ 的 AC 成分至第一四线切换器 504 和第二四线切换器 504’ 。
图 6 为根据本发明一实施例的的混频器 500 的电路示意图。如图 6 所示， 使用相 同的数字指定图 5 的相同或均等的元件。转移电导级 502 包括第一子转移电导级 5021 和 第二子转移电导级 5023， 其中， 第一子转移电导级 5021 用以通过第一输入节点 IN 接收第一 输入信号 S1， 以及通过第一输出节点 OUT 输出第一输出信号 S2， 第二子转移电导级 5023 用 以通过第二输入节点 IN’ 接收第二输入信号 S1’ ， 以及通过第二输出节点 OUT’ 输出第二输 出信号 S2’ 。第一子转移电导级 5021 和第二子转移电导级 5023 可等同于图 3A 或图 3B 所 示的子转移电导级， 因此为简洁不再赘述。然而， 需注意的是， 有多种实施子转移电导级的 变形， 本发明并不仅限于所揭露的实施例。例如， 第一子转移电导级 5021 和第二子转移电 导级 5023 可具有不同的电路结构。第一四线切换器 504 和第二四线切换器 504’ 可耦接第 一输出节点 OUT 和第二输出节点 OUT’ 。因为第一四线切换器 504 和第二四线切换器 504’的功能与工作原理已被任何所属技术领域的技术人员所熟知， 因此不再赘述。 此外， 第一输 入信号 S1 和第二输入信号 S1’ 可为差分信号。
相应地， 由于具有图 3A 和图 3B 所示的电路结构， 由偏压电路 31 提供的偏压追踪 工艺转角的改变， 第一晶体管 M1 的 DC 偏压也将追踪第二晶体管 M2 的 DC 偏压， 且分别工作 在饱和区和次临界区的第一晶体管 M1 和第二晶体管 M2 将获得具有互调消除的输出电流， 因而减少由工艺变化带来的干扰， 从而改善电路线性度。
上述的实施例仅用来列举本发明的实施方式， 以及阐释本发明的技术特征， 并非 用来限制本发明的范畴。 任何所属技术领域的技术人员依据本发明的精神而轻易完成的改 变或均等性安排均属于本发明所主张的范围， 本发明的权利范围应以权利要求为准。