《NAND阵列的操作方法及计算机可读取的非暂时性储存媒体.pdf》由会员分享，可在线阅读，更多相关《NAND阵列的操作方法及计算机可读取的非暂时性储存媒体.pdf（27页珍藏版）》请在专利查询网上搜索。
1、10申请公布号CN104103309A43申请公布日20141015CN104103309A21申请号201410145612X22申请日2014041161/811,82120130415US14/060,29620131022USG11C16/04200601G11C16/10200601G11C16/3420060171申请人旺宏电子股份有限公司地址中国台湾新竹科学工业园区力行路16号72发明人张育铭李永骏卢星辰李祥邦王成渊张原豪郭大维74专利代理机构中科专利商标代理有限责任公司11021代理人任岩54发明名称NAND阵列的操作方法及计算机可读取的非暂时性储存媒体57摘要本发明公开了一种。
2、NAND阵列的操作方法及计算机可读取的非暂时性储存媒体，是说明支持非易失性存储器的减少编程干扰的技术。一种三维/二维NAND阵列包括多个分页，其分为多个分页组。允许存取在三维NAND阵列的一擦除区块中的多个分页组的一第一分页组之内的存储单元，但使存取在三维/二维NAND阵列的擦除区块中的多个分页组的一第二分页组之内的存储单元的存取最少化。相同分页组中的分页在三维/二维NAND阵列中彼此不相邻。30优先权数据51INTCL权利要求书3页说明书11页附图12页19中华人民共和国国家知识产权局12发明专利申请权利要求书3页说明书11页附图12页10申请公布号CN104103309ACN1041033。
3、09A1/3页21一种NAND阵列的操作方法，该NAND阵列包括多个分页，其中该NAND阵列的这些分页被分为多个分页组，包括以下步骤允许对该NAND阵列的一擦除区块中的多个分页组的一第一分页组内的多个存储单元作存取，但使在该NAND阵列的该擦除区块中的这些分页组的一第二分页组之内的多个存储单元的存取最少化MINIMIZING；其中该分页组中的多个分页在该NAND阵列中彼此不相邻。2根据权利要求1所述的方法，其中该允许存取的步骤包括允许对于在该NAND阵列的该擦除区块中的这些分页组的该第一分页组之内的多个存储单元的编程操作，且其中该存取最少化的步骤包括使对于在该NAND阵列的该擦除区块中的这些分。
4、页组的该第二分页组之内的多个存储单元的编程操作最少化。3根据权利要求1所述的方法，其中该允许存取的步骤包括允许对于在该NAND阵列的该擦除区块中的这些分页组的该第一分页组之内的多个存储单元的读取操作，且其中该存取最少化的步骤包括，使在该NAND阵列的该擦除区块中的这些分页组的该第二分页组之内的多个存储单元的读取操作最少化。4根据权利要求1所述的方法，其中用于一分页组的一擦除指令是导致具有一无效状态的该分页组，该无效状态是指示I该分页组的延迟擦除以及II该分页组的这些分页对于读取及写入存储器操作的无法使用，直到该分页的至少该延迟擦除为止。5根据权利要求4所述的方法，其中当该第一分页组与该第二分页。
5、组两者已接收到该擦除指令时，包括该第一分页组与该第二分页组的该擦除区块是被擦除，且对于所有这些分页组的该无效状态是被移除。6根据权利要求1所述的方法，其中该第一分页组及该第二分页组具有相对于彼此偏移的棋盘图案。7根据权利要求1所述的方法，其中这些分页中的分页包括在该NAND阵列中多串的邻近的存储单元。8根据权利要求7所述的方法，其中该多串的邻近的存储单元是被配置成使这些分页中的一分页包括在该NAND阵列的一相同存储单元层中的多个存储单元，被一相同字线所存取，并被不同的位线所存取，其中这些分页组的该第一个分页组的任何两个分页互不相邻，起因于I至少一中介字线位在该两个分页之间，II至少一中介存储单。
6、元层位在该两个分页之间，以及III该两个分页被安置在不同的存储单元层中且被不同的字线所存取至少其中之一。9根据权利要求7所述的方法，其中该多串的邻近的存储单元是被配置成使这些分页中的一分页包括在该NAND阵列的不同层中的多串的存储单元，被一相同字线所存取，其中这些分页组的该第一个分页组的任何两个分页互不相邻，起因于I至少一中介字线位在该两个分页之间，权利要求书CN104103309A2/3页3II至少一中介存储器串叠层位在该两个分页之间，以及III该两个分页共享无存储器串并被不同字线所存取至少其中之一。10根据权利要求7所述的方法，其中该多串的邻近的存储单元是被配置成使这些分页中的一分页包括在。
7、该NAND阵列的一相同层中的多个存储单元，被不同字线所存取，其中这些分页组的该第一个分页组的任何两个分页互不相邻，起因于I至少一中介存储单元层位在该两个分页之间，II至少一中介存储器串叠层位在该两个分页之间，以及III该两个分页被安置在不同的存储单元层中并被安置在不同的存储器串叠层中至少其中之一。11一种计算机可读取的非暂时性NONTRANSITORY储存媒体，其实施对于包括多个分页的一NAND阵列的多个指令，其中该NAND阵列被分为多个分页组，这些指令在被执行时进行允许存取在该NAND阵列的一擦除区块中的多个分页组的一第一分页组之内的多个存储单元，但使在该NAND阵列的该擦除区块中的这些分页。
8、组的一第二分页组之内的多个存储单元的存取最少化，其中该分页组中的多个分页在该NAND阵列中彼此不相邻。12根据权利要求11所述的计算机可读取的非暂时性储存媒体，其中该允许存取的步骤包括允许对于在该三维NAND阵列的该擦除区块中的这些分页组的该第一分页组之内的多个存储单元的编程操作，且其中该存取最少化的步骤包括不允许对于在该三维NAND阵列的该擦除区块中的这些分页组的该第二分页组之内的多个存储单元的编程操作。13根据权利要求11所述的计算机可读取的非暂时性储存媒体，其中该允许存取的步骤包括允许对于在该三维NAND阵列的该擦除区块中的这些分页组的该第一分页组之内的多个存储单元的读取操作，且其中该存。
9、取最少化的步骤包括不允许对于在该三维NAND阵列的该擦除区块中的这些分页组的该第二分页组之内的多个存储单元的读取操作。14根据权利要求11所述的计算机可读取的非暂时性储存媒体，其中用于一分页组的一擦除指令是导致具有一无效状态的该分页组，该无效状态是指示I该分页组的延迟擦除以及II该分页组的这些分页对于读取及写入存储器操作的无法使用，直到该分页的至少该延迟擦除为止。15根据权利要求14所述的计算机可读取的非暂时性储存媒体，其中，当该第一分页组与该第二分页组两者已接收到该擦除指令时，包括该第一分页组与该第二分页组的该擦除区块被擦除，且对于所有这些分页组的该无效状态是被移除。16根据权利要求11所述。
10、的计算机可读取的非暂时性储存媒体，其中该第一分页组及该第二分页组具有相对于彼此偏移的棋盘图案。17根据权利要求11所述的计算机可读取的非暂时性储存媒体，其中这些分页中的分页包括在该NAND阵列中多串的邻近的存储单元。18根据权利要求17所述的计算机可读取的非暂时性储存媒体，权利要求书CN104103309A3/3页4其中该多串的邻近的存储单元是被配置成使这些分页中的一分页包括在该NAND阵列的一相同存储单元层中的多个存储单元，被一相同字线所存取，并被不同的位线所存取，其中这些分页组的该第一个分页组的任何两个分页互不相邻，起因于I至少一中介字线位在该两个分页之间，II至少一中介存储单元层位在该两。
11、个分页之间，以及III该两个分页被安置在不同的存储单元层中且被不同的字线所存取至少其中之一。19根据权利要求17所述的计算机可读取的非暂时性储存媒体，其中多串的邻近的存储单元是被配置成使这些分页中的一分页包括在该NAND阵列的不同层中的多个存储单元，被一相同字线所存取，其中这些分页组的该第一个分页组的任何两个分页互不相邻，起因于I至少一中介字线位在该两个分页之间，II至少一中介存储器串叠层位在该两个分页之间，以及III该两个分页共享无存储器串并被不同字线所存取至少其中之一。20根据权利要求17所述的计算机可读取的非暂时性储存媒体，其中多串的邻近的存储单元是被配置成使这些分页中的一分页包括在该N。
12、AND阵列的一相同层中的多个存储单元，被不同字线所存取，其中这些分页组的该第一个分页组的任伺两个分页互不相邻，起因于I至少一中介存储单元层位在该两个分页之间，II至少一中介存储器串叠层位在该两个分页之间，以及III该两个分页被安置在不同的存储单元层中并被安置在不同的存储器串叠层中至少其中之一。21一种计算装置，包括一处理器；一NAND阵列，包括多个分页，其中该NAND阵列的这些分页被分为多个分页组；以及控制电路，耦接至该处理器与该NAND阵列的至少一个，该控制电路允许存取在该NAND阵列的一擦除区块中的多个分页组的一第一分页组之内的多个存储单元，但使存取在该NAND阵列的该擦除区块中的这些分页。
13、组的一第二分页组之内的多个存储单元的存取最少化，其中多个虚拟擦除区块中的虚拟擦除区块是被映像成这些分页组的其中之一，这些分页组中的分页组包括来自在该NAND阵列中相互彼此不相邻的这些分页中的分页，以及其中这些分页组中的分页在该NAND阵列中彼此不相邻。权利要求书CN104103309A1/11页5NAND阵列的操作方法及计算机可读取的非暂时性储存媒体技术领域0001本发明是有关于包括存储器管理的存储器装置及系统，尤其是一种NAND阵列的操作方法及计算机可读取的非暂时性储存媒体。背景技术0002闪存是非易失性集成电路存储器技术的一种。传统的闪存采用浮接栅极存储单元。随着存储器装置的密度增加且浮接。
14、栅极存储单元间变得越来越紧密，储存于邻近浮接栅极的电荷间的干扰变成一项问题。这限制了基于浮接栅极存储单元的闪存增加密度的能力。用于闪存的另一种型式的存储单元可被称为一电荷捕捉存储单元，其使用一介电电荷捕捉层来取代浮接栅极。0003典型的快闪存储单元由一场效晶体管FET构造所组成，其具有由一通道所隔开的源极及漏极，以及一个与此通道间隔一电荷储存构造的栅极，电荷储存构造包括一隧穿介电层、电荷储存层浮接栅极或介电材料以及一阻挡介电层。依据早期被称为SONOS装置的已知电荷捕捉存储器设计，源极、漏极及通道是形成于一可以是条状的硅本体S中，隧穿介电层是由氧化硅O所组成，电荷储存层是由氮化硅N所组成，阻挡。
15、介电层是由氧化硅O所组成，而栅极包括多晶硅S。0004虽然其他架构是已知的，但是闪存装置通常是通过使用包括AND架构的NAND或NOR架构来实现。NAND架构因其高密度且高速，使其在被应用至数据储存应用时备受欢迎。NOR架构是较适合于其他应用，例如编码储存，其中的随机字节存取是重要的。在一种NAND架构中，编程过程一般依靠福勒诺德汉隧穿FOWLERNORDHEIMFNTUNNELING，并需要例如大约20伏特的高电压，且需要高电压晶体管以操控它们。集成电路上的额外高电压晶体管与用于逻辑及其他数据流的晶体管相结合，会导致工艺的复杂性。而此增加的复杂性反会增加装置的成本。0005三维阵列的NAND。
16、存储器素以在一相对小的容积中具有更大的存储器容量为特征。但在编程NAND阵列的一选定存储单元时，附近的存储单元仍受到编程干扰。受到编程干扰的存储单元包括在同一NAND串中的存储单元、被相同的字线所存取且在相同叠层但不同层的半导体条中的存储单元、被相同的字线所存取且在相同层但在邻近叠层的半导体条中的存储单元；以及被相同的字线所存取但是在邻近叠层且不同层的半导体条中的存储单元。0006一种减少编程干扰的方法为热载子注入一项适合低电压编程操作的存储器技术，且热载子注入可配置在一NAND架构中。一NAND架构中的热载子注入先前已在下述申请案号中作说明美国申请案号12/797,994,申请日为2010年。
17、6月10日，其是于2011年12月15日公开为美国专利申请公开第2011/0305088号；以及美国申请案号12/898,979,申请日为2010年10月6日，其是于2012年4月5日公开为美国专利申请公开第2012/0081962号，其全部并入本文作参考。说明书CN104103309A2/11页60007无论热载子注入为何，编程干扰在高密度存储器中依旧是一项问题。吾人期望更进一步改善编程干扰。发明内容0008一种支持非易失性存储器的减少编程干扰的技术。0009此技术的一实施样态为一种包括多个分页PAGE的三维/二维NAND阵列的操作方法，多个分页被分为多个分页组。此方法包括0010允许存取在。
18、三维/二维NAND阵列的一擦除区块中的多个分页组的一第一分页组之内的存储单元，但使存取在三维NAND阵列的擦除区块中的多个分页组的一第二分页组之内的存储单元的存取最少化。0011其中分页组中的分页在三维/二维NAND阵列中是实体上彼此不相邻。0012于一实施例中，第一分页组及第二分页组具有相对于彼此偏移的棋盘图案。藉此，不会针对实体上邻近的分页执行编程操作。0013允许存取及使存取最少化的例子为编程及读取操作。于一实施例中，在三维NAND阵列的擦除区块中的第一分页组之内的存储单元允许编程操作，且在此阵列的擦除区块中的第二分页组之内的存储单元的编程操作是最少化。在另一实施例中，在三维NAND阵列。
19、的擦除区块中的第一分页组之内的存储单元上允许读取操作，且在此阵列的擦除区块中的第二分页组之内的存储单元的读取操作是最少化。0014通过以一逻辑擦除而非一实体擦除来响应一分页的一擦除命令，并于之后集体擦除此种分页，此技术的各种实施例减少了针对擦除区块所执行的擦除操作的总数。通过依此方式来降低擦除操作的总数，可延长装置的寿命。在此技术的实施例中，供第一分页组所用的一擦除指令是导致具有一无效状态的分页，此无效状态是指示I分页的延迟擦除以及II分页对于读取及写入存储器操作的无法使用，直到分页的至少延迟擦除为止。在此技术的另一种实施例中，当第一与第二分页组两者已接收到擦除指令时，包括这两个分页组的擦除区。
20、块是被擦除，且对于所有多个分页组的无效状态是被移除。在移除无效状态之后，读取及编程操作为了至少这个理由不再被实时阻止。0015在某些实施例中，分页包括在三维/二维NAND阵列中的多串的实体上邻近的存储单元。0016以下的三个/两个实施例改变了在三个/两个不同空间轴之间的一分页的存储单元的物理方向。0017于一实施例中，多串的实体上邻近的存储单元是被配置成使多个分页中的一分页包括在此阵列的一相同存储单元层中的多个存储单元，被一相同字线所存取，且被不同位线所存取，其中多个分页组的第一个分页组的任何两个分页是实体上互不相邻，起因于下述的至少一者0018I至少一中介字线位在两个分页之间，0019II至。
21、少一中介存储单元层位在两个分页之间，以及0020III两个分页被安置在不同的存储单元层中且被不同的字线所存取。0021在另一实施例中，多串的实体上邻近的存储单元是被配置成使多个分页中的一分页包括在此阵列的不同层中的多个存储单元被一相同字线所存取，说明书CN104103309A3/11页70022其中多个分页组的第一个分页组的任何两个分页是实体上互不相邻，起因于下述的至少一者0023I至少一中介字线位在两个分页之间，0024II至少一中介存储器串叠层位在两个分页之间，以及0025III两个分页共享无存储器串及被不同字线所存取。0026在更进一步的实施例中，多串的实体上邻近的存储单元是被配置成使多。
22、个分页中的一分页包括在此阵列的一相同层中的多个存储单元被不同字线所存取。0027其中多个分页组的第一个分页组的任何两个分页是实体上互不相邻，起因于下述的至少一者0028I至少一中介存储单元层位在两个分页之间，0029II至少一中介存储器串叠层位在两个分页之间，以及0030III两个分页被安置在不同的存储单元层中并被安置在不同的存储器串叠层中。0031另一实施样态的技术为一计算装置，其包括一处理器、一三维/二维NAND阵列及控制电路。此存储器包括多个分页，其被分为多个分页组。耦接至处理器与此阵列的至少一者的控制电路允许存取在三维/二维NAND阵列的一擦除区块中的多个分页组的一第一分页组之内的多个。
23、存储单元，但使存取在三维/二维NAND阵列的擦除区块中的多个分页组的一第二分页组之内的多个存储单元的存取最少化。多个虚拟擦除区块中的虚拟擦除区块是被映像成多个分页组的其中一个。这些分页组中的多个分页组包括来自三维/二维NAND阵列中实体上互不相邻的这些分页的多个分页。分页组中的分页在三维/二维NAND阵列中是实体上彼此不相邻。0032进一步的实施样态的技术为一计算机可读取的非暂时性储存媒体，其实施对于包括多个分页的一三维/二维NAND阵列的多个指令。三维/二维NAND阵列被分为多个分页组。指令在被执行时完成0033允许存取在三维/二维NAND阵列的一擦除区块中的多个分页组的一第一分页组之内的多。
24、个存储单元，但使存取在三维/二维NAND阵列的擦除区块中的多个分页组的一第二分页组之内的多个存储单元的存取最少化，0034其中分页组中的分页在三维/二维NAND阵列中是实体上彼此不相邻。本发明的其他实施样态及优点可以在检阅随附的图式、详细说明与权利要求范围而了解到。附图说明0035图1为存储器管理系统的一例的方块图。0036图2显示多个分页的一擦除区块，其被映射至一个分为多个分页组的擦除区块。0037图3显示在与一字线平行的一三维存储器阵列中的一存储器页的配置。0038图4显示在延伸穿过NAND串的多层的一三维存储器阵列中的一存储器页的配置。0039图5显示在沿着一NAND串运行的一三维存储器。
25、阵列中的一存储器页的配置。0040图6显示空闲的NAND擦除区块，以使擦除区块的所有子区块皆是空闲的。0041图7图8显示半空闲的NAND擦除区块，以使至少一子区块成为无效，而剩下的子区块是空闲的。说明书CN104103309A4/11页80042图9图12显示在使用中的NAND擦除区块，以使子区块的至少一者是在使用中，而其他子区块是空闲及/或无效的。0043图13图16显示在使用中的NAND擦除区块，以使子区块的至少一者是在使用中，而其他子区块是空闲及/或无效的；但不像图9图12，一个不同的子区块是在使用中。0044图17显示一擦除区块的简化的寿命周期。0045图18显示一擦除区块的简化的寿。
26、命周期；不像图17，使用中的子区块的不同的顺序如下。0046图19为计算机系统的一例的方块图。0047【符号说明】0048100系统0049110应用程序0050120磁盘文件系统0051125快闪转换层0052130原生性文件系统0053140存储器技术装置档案0054150存储器/高容量3DNAND快闪阵列0055210擦除区块0056212、612、712、812、912子区块10057214、614、714、814、914子区块20058300、400、500三维存储器阵列/NAND阵列0059610NAND擦除区块0060710NAND擦除区块0061810NAND擦除区块00629。
27、10NAND擦除区块00631010NAND擦除区块00641012、1112、1212、1312、1412、1512、1612、1712、1722、1732、1742子区块100651014、1114、1214、1314、1414、1514、1614、1714、1724、1734、1744子区块200661110、1210、1310、1410、1510、1610、1710NAND擦除区块00671720、1740、1840使用中的擦除区块00681730、1830半空闲的擦除区块00691750分配子区块100701760虚拟擦除子区块100711770分配子区块200721780实体擦除子。
28、区块1及200731810空闲的擦除区块00741820擦除区块00751850分配子区块200761860虚拟擦除子区块200771870分配子区块1说明书CN104103309A5/11页900781880实体擦除子区块1及200791910计算机系统00801912总线子系统00811914处理器子系统00821916网络接口子系统00831918通讯网络/计算机网络00841920用户接口输出装置00851922用户接口输入设备00861924储存子系统00871926存储器子系统00881928档案储存子系统00891930主要随机存取存储器RAM00901931闪存00911932。
29、只读存储器ROM具体实施方式0092参考附图提供实施例的详细说明。0093图1是一结合存储器例如高容量的3DNAND快闪阵列150的数据处理系统100的功能层方块图。存储器亦可是各种不同的NAND闪存、NOR闪存或任何具有擦除区块的适当存储器装置。此存储器实体上可以分成为多个区段，以使每个实体区段为存储器所支持之区块擦除操作的最小尺寸单元。存储器的一擦除区块可对应至一个或多个实体区段。举例而言，存储器的每个实体区段的容量可以是16KB。在某些例子中，存储器150的一擦除区块可包括一个实体区段，并具有与实体区段，或多个实体区段相同的16KB的容量，例如4个实体区段具有64KB的总容量，或8个实体。
30、区段具有128KB的总容量。0094在用以进行分页模式操作的存储器中，存储器的每一擦除区块可包括多个分页PAGE，且每一分页可通过被存储器所支持的分页编程及分页读取操作而被编程或读取。举例而言，一1GBIT单层式储存存储单元SINGLELEVELCELL，SLC架构的NAND闪存装置可包括1K个擦除区块，每个擦除区块大小为128KB，且每个擦除区块可包括64个分页，每个分页大小为2KB。每个分页可包括供错误校正码ECC或其他功能用的额外储存空间例如64字节。每个擦除区块可包括额外储存空间例如4KB来记录坏损分页、擦除次数或其他数据。0095通过提供一分页编程命令或分页读取命令、以及确认分页的一。
31、地址给存储器，闪存可被规划而使得存储器的一分页可被编程或读取。又，通过提供一区块擦除命令以及确认此区块的一地址给存储器，闪存可被规划而使得存储器的每个区块可而被擦除。举例而言，一例的1GBITSLCNAND闪存装置的每个特定分页可利用16位的地址来寻址，16位地址中的10个最高有效位为包括特定分页的区块的地址。于此1GBITSLCNAND例子中，通过提供一分页读取命令或分页编程命令、以及确认此分页的16位地址给1GBITSLCNAND闪存装置，一分页可被编程或读取。于此1GBITSLCNAND例子中，通过提供一区块擦除命令与确认此擦除区块的10个最高有效位在16位地址格式中给1GBITSLCN。
32、AND闪存装说明书CN104103309A6/11页10置，一擦除区块可被擦除。0096系统100包括一个或多个文件系统，其基于来自一应用程序110的多个请求来储存、撷取并更新储存于存储器150中的数据。于此实施例中的文件系统包括磁盘文件系统120，其例如为文件分配表FILEALLOCATIONTABLE，FAT文件系统、第三延伸文件系统THIRDEXTENDEDFILESYSTEM，EXT3或新技术文件系统NEWTECHNOLOGYFILESYSTEM，NTFS。于此实施例中的文件系统亦包括一种为闪存而设计的原生性NATIVE文件系统130，例如日志式快闪文件系统版本2JOURNALINGF。
33、LASHFILESYSTEMVERSION2，JFFS2，无排序区块图像文件系统UNSORTEDBLOCKIMAGEFILESYSTEM，UBIFS或又另一种快闪文件系统YETANOTHERFLASHFILESYSTEM，YAFFS。文件系统120或130经由例如一读取驱动器用以分页读取操作、一程序驱动器用以分页编程操作以及一擦除驱动器用于区块擦除操作的装置驱动器来存取存储器150。一软件层，例如存储器技术装置档案MEMORYTECHNOLOGYDEVICELE140，可提供作为在文件系统120或130与存储器150之间，具有装置驱动器的接口。存储器技术装置档案140包括一擦除区块及子区块管理。
34、模块以及相关的状态数据。擦除区块及子区块管理模块将擦除区块看成分为多个子区块，并在执行擦除区块之一实体擦除之前，管理在擦除区块内的此些子区块的无效性INVALIDATION。如以下所讨论的，无效为一软件擦除或虚拟擦除，其延迟实体擦除，直到多个子区块可以实体上一起被擦除为止。存储器技术装置档案140包括一操作处理机及空闲空间FREESPACE管理器。操作处理机拦截由快闪转换层125所请求的所有操作，并通过援用由既存的存储器技术装置档案140所提供的原始功能，重新建立对于其下的实体区块的操作。当不存在有足够空闲空间以完成来自快闪转换层125的新的编程操作时，空闲空间管理器管理、分配并重新分配空闲空。
35、间。0097所示的系统100亦包括一个作为在磁盘文件系统120与装置驱动器或存储器技术装置档案140之间的接口的快闪转换层FLASHTRANSLATIONLAYER125。快闪转换层125可执行在磁盘文件系统120的逻辑地址与存储器150的实体地址之间的地址转换。0098在某些实施例中，快闪转换层125及存储器技术装置档案140是作为固件而被置于一储存系统例如一可移式存储器卡中。这种固件可移除对更高阶的文件系统的修改需求，藉以完成与旧有系统兼容的储存系统，并同时享有本发明中的改良。在其他实施例中，存储器技术装置档案140是被并入快闪转换层125及/或原生性文件系统130中。0099图2显示多个。
36、分页的一擦除区块，其被映射至一个分为多个分页组的擦除区块。0100三维/二维存储器阵列中的一擦除区块210包括存储器页分页0、分页1、分页2、分页3、分页N。擦除区块的存储器页是逻辑地被映像成不同分页组的多个子区块。图中所示为具有实体上不相邻的分页的分页组1的子区块1212，以及具有实体上不相邻的分页的分页组2的子区块2214。分页组1的分页例如分页1、分页3、分页4、分页6等在三维存储器阵列中是实体上彼此不相邻。分页组2的分页例如分页0、分页2、分页5、分页7等在三维存储器阵列中实体上彼此不相邻。实体上不相邻意味着，沿着X轴、Y轴及Z轴被配置在三维存储器阵列中的分页并未沿着X轴或Y轴或Z轴之。
37、任一而直接彼此邻接。实体上不相邻并未排除沿着X轴、Y轴及Z轴被配置在三维存储器阵列中的分页是接近对角线的配置，以使同一分页组中的任何两个分页的位置在X轴、Y轴及Z轴的任两者之间相差1。因为相同群组中的分页相对于彼此实体上是不相邻的，故一分页组中的任何分页说明书CN104103309A107/11页11上的一编程操作所导致对于相同分页组中的任何其他分页的编程干扰为最小或无。0101虽然此图仅显示两个子区块，但其他实施例可将一擦除区块分成两个以上的子区块，每个子区块包括一分页组的分页，其在三维存储器阵列中是实体上彼此不相邻。0102图3显示在与一字线平行的一种三维存储器阵列300中的一存储器页的配。
38、置。0103在所示的NAND阵列300中，一分页中多串的实体上邻近的存储单元是被配置成使一分页包括在此阵列的一相同存储单元层中的存储单元由相同字线以及不同位线所存取。不同的子区块例如图2所示的子区块的每一者是被配置在图3中的棋盘图案。0104举例而言，分页0中的存储单元是在相同的存储单元层中被字线0所存取，且是被不同的位线未显示，延伸进入并伸出此图所存取。0105由于下述原因的至少一者，一分页组的任两个分页是实体上互不相邻0106I至少一中介INTERVENING字线位在两个分页例如被字线1隔开的分页1及分页9之间，0107II至少一中介存储单元层位在两个分页例如被包括分页2的存储单元层隔开的。
39、分页1及分页3之间，以及0108III此两个分页被安置在不同的存储单元层中且被不同的字线所存取例如分页1及分页4，其中分页1位在比分页4下一个更高的存储单元层中，且分页1及分页4分别被字线0及字线1所存取。0109图4显示三维存储器阵列400中存储器页的配置，其延伸穿过NAND串的多层。0110在所示的NAND阵列400中，一分页中多串的实体上邻近的存储单元是被配置成使一分页包括在此阵列的不同层中的存储单元由一相同字线所存取。不同的子区块例如图2所示的子区块的每一者是配置在图4中的棋盘图案。0111举例而言，分页0中的存储单元是在此阵列的不同层中被字线0所存取。0112由于下述原因的至少一者，。
40、一分页组的任何两个分页是实体上互不相邻0113I至少一中介字线位在两个分页例如被字线1隔开的分页1及分页9之间，0114II至少一中介存储器串叠层位在两个分页例如被包括分页2、分页6、分页10、分页M1的存储器串叠层隔开的分页1及分页3之间，以及0115III此两个分页不共享存储器串且被不同的字线所存取例如分页1及分页4，其中分页1及分页4位在不同的邻近的存储器串叠层中；且分页1及分页4分别被字线0及字线1所存取。分页1共享具有分页5、分页9以及分页M2的相同的存储器串叠层。分页4共享具有分页0、分页8以及分页M3的相同的存储器串叠层。0116图5显示在沿着一NAND串运行的一种三维存储器阵列。
41、500中的一存储器页的配置。0117在所示的NAND阵列500中，一分页中多串的实体上邻近的存储单元是被配置成使一分页包括在此阵列的一相同层中的存储单元由不同的字线所存取。不同的子区块例如图2所示之子区块的每一者被配置在图5中的棋盘图案。0118举例而言，分页0中的存储单元是位在此阵列的一相同层中，被字线0所存取。0119由于下述原因的至少一者，一分页组的任伺两个分页是实体上互不相邻0120I至少一中介存储单元层位在两个分页例如被包括分页5的一中介存储单元层隔开的分页1及分页9之间，说明书CN104103309A118/11页120121II至少一中介存储器串叠层位在两个分页例如被包括分页2、。
42、分页6、分页10及分页14的存储器串叠层隔开的分页1及分页3之间，以及0122III此两个分页，被安置在不同的存储单元层中且被安置在不同的存储器串叠层中例如分页1及分页4，其中分页1位在比分页4下一个更低的存储单元层中，且分页1及分页4位在不同的邻近的存储器串叠层中。分页1共享具有分页5、分页9及分页13的相同的存储器串叠层。分页4共享具有分页0、分页8及分页12的相同的存储器串叠层。0123图6显示一个空闲FREE的NAND擦除区块610，使得擦除区块的所有子区块皆是空闲的。0124NAND擦除区块610包括子区块1612及子区块2614。子区块1612具有实体上不相邻的分页的分页组1。子区。
43、块2614具有实体上不相邻的分页的分页组2。NAND擦除区块610是空闲的，因为子区块1612具有只有空闲页的分页组1，且子区块2614具有只有空闲页的分页组2。0125图7图8显示一个半空闲SEMIFREE的NAND擦除区块，使得至少一子区块为无效，而剩下的子区块是空闲的。0126在图7中，NAND擦除区块710包括子区块1712及子区块2714。子区块1712具有实体上不相邻的分页的分页组1。子区块2714具有实体上不相邻的分页的分页组2。NAND擦除区块710是半空闲的，因为至少一子区块只包括空闲页，且至少一子区块只包括无效页。子区块1712具有只有无效页的分页组1，而子区块2714具有。
44、只有空闲页的分页组2。0127在图8中，NAND擦除区块810包括子区块1812及子区块2814。除了具有无效页的子区块与具有空闲页的子区块被互换以外，图8是类似于图7。0128图9图12显示一个在使用中的NAND擦除区块，使得这些子区块的至少一者是在使用中在这些情况下是子区块1，而其他子区块是空闲及/或无效的在这些情况下是子区块2。0129在图9中，NAND擦除区块910包括子区块1912及子区块2914。子区块1912具有实体上不相邻的分页的分页组1。子区块2914具有实体上不相邻的分页的分页组2。NAND擦除区块910是在使用中，因为至少一子区块包括一有效页。子区块1912具有有效及无效。
45、页的分页组1，而子区块2914具有只有空闲页的分页组2。0130在图10中，NAND擦除区块1010包括子区块11012及子区块21014。除了在使用中的子区块1的各个数目的有效及无效页是不同的以外，图10是类似于图9。0131图9及图10与图11及图12不同之处至少在于图9及图10中非在使用中的子区块于此情况下，为子区块2为空闲，而在图11及图12中是无效的。0132在图11中，NAND擦除区块1110包括子区块11112及子区块21114。子区块11112具有实体上不相邻的分页的分页组1。子区块21114具有实体上不相邻的分页的分页组2。NAND擦除区块1110是在使用中，这是因为至少一子。
46、区块包括一有效页。子区块11112具有有效及空闲页的分页组1，而子区块21114具有只有无效页的分页组2。0133在图12中，NAND擦除区块1210包括子区块11212及子区块21214。图12是类似于图10，除了在使用中的子区块1的有效及无效页的位置是不同的，且不在使用中的子区块于此情况下，子区块2在图10中是空闲的，而在图12中是无效的。0134图13图16显示一个在使用中的NAND擦除区块，以使这些子区块的至少一者是说明书CN104103309A129/11页13在使用中在这些情况下是子区块2，而其他子区块是空闲及/或无效的在这些情况下是子区块1。不像图9图12，一个不同的子区块是在使。
47、用中。0135在图13中，NAND擦除区块1310包括子区块11312及子区块21314。在图14中，NAND擦除区块1410包括子区块11412及子区块21414。在图15中，NAND擦除区块1510包括子区块11512及子区块21514。在图L6中，NAND擦除区块1610包括子区块11612及子区块21614。除了在使用中的子区块与非使用中的子区块被互换以外，图13图16是分别类似于图9图12。0136图17显示一擦除区块的简化的寿命周期。0137关于图17的概要，寿命周期依下述顺序进行空闲的擦除区块子区块1及2空闲1710；使用中的擦除区块子区块1在使用中、子区块2空闲1720；半空闲。
48、的擦除区块子区块1无效、子区块2空闲1730；使用中的擦除区块子区块1无效、子区块2在使用中1740；以及回到空闲的擦除区块子区块1及2空闲1710。0138图17的更详细的讨论如下。0139空闲的NAND擦除区块1710包括子区块11712及子区块21714。子区块11712具有实体上不相邻的分页的分页组1。子区块21714具有实体上不相邻的分页的分页组2。NAND擦除区块1710是空闲的，这是因为所有子区块只包括空闲页。子区块11712具有只有空闲页的分页组1，而子区块21714具有只有空闲页的分页组2。0140在1750中，分配子区块1。空闲的NAND擦除区块1710变成使用中的NAND。
49、擦除区块1720。0141使用中的NAND擦除区块1720包括子区块11722及子区块21724。NAND擦除区块1720是在使用中，这是因为至少一子区块包括一有效页。子区块11722已被分配并包括至少1有效页。子区块21724仍然具有只有空闲页的分页组2。0142在1760中，子区块1虚拟地被擦除。使用中的擦除区块1720变成半空闲的擦除区块1730。由于虚拟擦除，子区块1具有一无效状态，此无效状态是指示I子区块1中的分页的延迟擦除以及II子区块1中的分页对于读取及写入存储器操作的无法使用，直到至少子区块1中的分页的延迟擦除为止。0143半空闲的NAND擦除区块1730包括子区块11732及子区块21734。NAND擦除区块1730是半空闲的，这是因为至少一子区块是无效的，而剩下的子区块是空闲的。子区块11732具有只有无效页的分页组1，而子区块21734具有只有空闲页的分页组2。0144在1770中，分配子区块2。半空闲的NAND擦除区块1730变成使用中的NAND擦除区块1740。0145使用中的NAND擦除区块1740包括子区块11742及子区块21744。NAND擦除区块1740是在使用中，这是因为至少一子区块包括一有效页。子区块11742是无效的。子区块21744已被分配并包括至少1有效页。0146在1780中，子区块1及2实体上被擦除，包括一直无效的子区块1的延迟。