数据读取方法、控制电路、存储器模块与存储器存储装置.pdf

本发明提供一种用于可复写式非易失性存储器模块的数据读取方法、控制电路、存储器模块与存储器存储装置。此方法包括：根据一条字线上的存储元的临界电压分布决定对应的读取电压。本方法也包括：倘若此多个存储元的临界电压分布为右偏移分布时，施加对应此读取电压的右调整读取电压组至此字线来读取多个比特数据作为对应的软值；以及译码对应的软值以获取存储于此多个存储元中的页数据。在此，右调整读取电压组包括多个正调整读取电压与多个负调整读取电压，并且正调整读取电压的数目大于负调整读取电压的数目。基此，本方法可正确识别存储元的存储状态。

1.  一种数据读取方法，用于一可复写式非易失性存储器模块，其特征在于，该可复写式非易失性存储器模块具有多个存储元、多条字线与多条位线，该数据读取方法包括：
根据该多条字线之中的一第一字线的多个存储元的一临界电压分布决定对应该第一字线的该多个存储元的一第一读取电压；
判断该第一字线的该多个存储元的该临界电压分布是否为一正常分布、一右偏移分布或一左偏移分布；
倘若该第一字线的该多个存储元的该临界电压分布为该右偏移分布时，施加对应该第一读取电压的一第一右调整读取电压组至该第一字线来读取多个比特数据作为对应该第一字线的该多个存储元的多个第一软值；以及
译码对应该第一字线的该多个存储元的该多个第一软值以获取存储于该第一字线的该多个存储元中的一第一页数据，
其中该第一右调整读取电压组包括多个正调整读取电压与多个负调整读取电压，该第一右调整读取电压组的每一该多个正调整读取电压大于该第一读取电压，该第一右调整读取电压组的每一该多个负调整读取电压小于该第一读取电压，并且该第一右调整读取电压组的该多个正调整读取电压的数目大于该第一右调整读取电压组的该多个负调整读取电压的数目。

2.  根据权利要求1所述的数据读取方法，其特征在于，还包括：
倘若该第一字线的该多个存储元的该临界电压分布为该左偏移分布时，施加对应该第一读取电压的一第一左调整读取电压组至该第一字线以获取对应该第一字线的该多个存储元的该多个第一软值，
其中该第一左调整读取电压组包括多个正调整读取电压与多个负调整读取电压，该第一左调整读取电压组的每一该多个正调整读取电压大于该第一读取电压，该第一左调整读取电压组的每一该多个负调整读取电压小于该第一读取电压，并且该第一左调整读取电压组的该多个负调整读取电压的数目大于该第一左调整读取电压组的该多个正调整读取电压的数目。

3.  根据权利要求1所述的数据读取方法，其特征在于，还包括：
倘若该第一字线的该多个存储元的该临界电压分布为该正常分布时，施加对应该第一读取电压的一第一正常调整读取电压组至该第一字线来读取多 个比特数据作为对应该第一字线的该多个存储元的该多个第一软值，
其中该第一正常调整读取电压组包括多个正调整读取电压与多个负调整读取电压，该第一正常调整读取电压组的每一该多个正调整电压大于该第一读取电压，该第一正常调整读取电压组的每一该多个负调整读取电压小于该第一读取电压，并且该第一正常调整读取电压组的该多个正调整读取电压的数目等于该第一正常调整读取电压组的该多个负调整读取电压的数目。

4.  根据权利要求1所述的数据读取方法，其特征在于，还包括：
根据该第一字线的该多个存储元的该临界电压分布决定对应该第一字线的该多个存储元的一第二读取电压与一第三读取电压；
倘若该第一字线的该多个存储元的该临界电压分布为该右偏移分布时，施加对应该第二读取电压的一第二右调整读取电压组与对应该第三读取电压的一第三右调整读取电压组至该第一字线来读取多个比特数据作为对应该第一字线的该多个存储元的多个第二软值；以及
译码对应该第一字线的该多个存储元的该多个第二软值以获取存储于该第一字线的该多个存储元中的一第二页数据，
其中该第二右调整读取电压组包括多个正调整读取电压与多个负调整读取电压，该第二右调整读取电压组的每一该多个正调整读取电压大于该第二读取电压，该第二右调整读取电压组的每一该多个负调整读取电压小于该第二读取电压，并且该第二右调整读取电压组的该多个正调整读取电压的数目大于该第二右调整读取电压组的该多个负调整读取电压的数目，
其中该第三右调整读取电压组包括多个正调整读取电压与多个负调整读取电压，该第三右调整读取电压组的每一该多个正调整读取电压大于该第三读取电压，该第三右调整读取电压组的每一该多个负调整读取电压小于该第三读取电压，并且该第三右调整读取电压组的该多个正调整读取电压的数目大于该第三右调整读取电压组的该多个负调整读取电压的数目。

5.  根据权利要求4所述的数据读取方法，其特征在于，还包括：
根据该第一字线的该多个存储元的该临界电压分布决定对应该第一字线的该多个存储元的一第四读取电压、一第五读取电压、一第六读取电压与一第七读取电压；
倘若该第一字线的该多个存储元的该临界电压分布为该右偏移分布时， 施加对应该第四读取电压的一第四右调整读取电压组、对应该第五读取电压的一第五右调整读取电压组、对应该第六读取电压的一第六右调整读取电压组和对应该第七读取电压的一第七右调整读取电压组至该第一字线来读取多个比特数据作为对应该第一字线的该多个存储元的多个第三软值；以及
译码对应该第一字线的该多个存储元的该多个第三软值以获取存储于该第一字线的该多个存储元中的一第三页数据，
其中该第四右调整读取电压组包括多个正调整读取电压与多个负调整读取电压，该第四右调整读取电压组的每一该多个正调整读取电压大于该第四读取电压，该第四右调整读取电压组的每一该多个负调整读取电压小于该第四读取电压，并且该第四右调整读取电压组的该多个正调整读取电压的数目大于该第四右调整读取电压组的该多个负调整读取电压的数目，
其中该第五右调整读取电压组包括多个正调整读取电压与多个负调整读取电压，该第五右调整读取电压组的每一该多个正调整读取电压大于该第五读取电压，该第五右调整读取电压组的每一该多个负调整读取电压小于该第五读取电压，并且该第五右调整读取电压组的该多个正调整读取电压的数目大于该第五右调整读取电压组的该多个负调整读取电压的数目，
其中该第六右调整读取电压组包括多个正调整读取电压与多个负调整读取电压，该第六右调整读取电压组的每一该多个正调整读取电压大于该第六读取电压，该第六右调整读取电压组的每一该多个负调整读取电压小于该第六读取电压，并且该第六右调整读取电压组的该多个正调整读取电压的数目大于该第六右调整读取电压组的该多个负调整读取电压的数目，
其中该第七右调整读取电压组包括多个正调整读取电压与多个负调整读取电压，该第七右调整读取电压组的每一该多个正调整读取电压大于该第七读取电压，该第七右调整读取电压组的每一该多个负调整读取电压小于该第七读取电压，并且该第七右调整读取电压组的该多个正调整读取电压的数目大于该第七右调整读取电压组的该多个负调整读取电压的数目。

6.  一种控制电路，用于从一可复写式非易失性存储器模块的多个存储元中读取数据，其特征在于，该控制电路包括：
一接口，用以电性连接该多个存储元、多条字线与多条位线；
一错误检查与校正电路；以及
一存储器管理电路，电性连接至该接口与该错误检查与校正电路，并且用以根据该多个字线之中的一第一字线的多个存储元的一临界电压分布决定对应该第一字线的该多个存储元的一第一读取电压，
其中该存储器管理电路还用以判断该第一字线的该多个存储元的该临界电压分布是否为一正常分布、一右偏移分布或一左偏移分布，
其中倘若该第一字线的该多个存储元的该临界电压分布为该右偏移分布时，该存储器管理电路还用以施加对应该第一读取电压的一第一右调整读取电压组至该第一字线来读取多个比特数据作为对应该第一字线的该多个存储元的多个第一软值，
其中该存储器管理电路还用以传送对应该第一字线的该多个存储元的该多个第一软值给该错误检查与校正电路并且该错误检查与校正电路译码对应该第一字线的该多个存储元的该多个第一软值以获取存储于该第一字线的该多个存储元中的一第一页数据，
其中该第一右调整读取电压组包括多个正调整读取电压与多个负调整读取电压，该第一右调整读取电压组的每一该多个正调整读取电压大于该第一读取电压，该第一右调整读取电压组的每一该多个负调整读取电压小于该第一读取电压，并且该第一右调整读取电压组的该多个正调整读取电压的数目大于该第一右调整读取电压组的该多个负调整读取电压的数目。

7.  根据权利要求6所述的控制电路，其特征在于，
倘若该第一字线的该多个存储元的该临界电压分布为该左偏移分布时，该存储器管理电路还用以施加对应该第一读取电压的一第一左调整读取电压组至该第一字线以获取对应该第一字线的该多个存储元的该多个第一软值，
其中该第一左调整读取电压组包括多个正调整读取电压与多个负调整读取电压，该第一左调整读取电压组的每一该多个正调整读取电压大于该第一读取电压，该第一左调整读取电压组的每一该多个负调整读取电压小于该第一读取电压，并且该第一左调整读取电压组的该多个负调整读取电压的数目大于该第一左调整读取电压组的该多个正调整读取电压的数目。

8.  根据权利要求6所述的控制电路，其特征在于，
倘若该第一字线的该多个存储元的该临界电压分布为该正常分布时，该存储器管理电路还用以施加对应该第一读取电压的一第一正常调整读取电压 组至该第一字线来读取多个比特数据作为对应该第一字线的该多个存储元的该多个第一软值，
其中该第一正常调整读取电压组包括多个正调整读取电压与多个负调整读取电压，该第一正常调整读取电压组的每一该多个正调整电压大于该第一读取电压，该第一正常调整读取电压组的每一该多个负调整读取电压小于该第一读取电压，并且该第一正常调整读取电压组的该多个正调整读取电压的数目等于该第一正常调整读取电压组的该多个负调整读取电压的数目。

9.  根据权利要求6所述的控制电路，其特征在于，
该存储器管理电路还用以根据该第一字线的该多个存储元的该临界电压分布决定对应该第一字线的该多个存储元的一第二读取电压与一第三读取电压，
其中倘若该第一字线的该多个存储元的该临界电压分布为该右偏移分布时，该存储器管理电路还用以施加对应该第二读取电压的一第二右调整读取电压组与对应该第三读取电压的一第三右调整读取电压组至该第一字线来读取多个比特数据作为对应该第一字线的该多个存储元的多个第二软值，
其中该存储器管理电路还用以传送对应该第一字线的该多个存储元的该多个第二软值给该错误检查与校正电路并且该错误检查与校正电路译码对应该第一字线的该多个存储元的该多个第二软值以获取存储于该第一字线的该多个存储元中的一第二页数据，
其中该第二右调整读取电压组包括多个正调整读取电压与多个负调整读取电压，该第二右调整读取电压组的每一该多个正调整读取电压大于该第二读取电压，该第二右调整读取电压组的每一该多个负调整读取电压小于该第二读取电压，并且该第二右调整读取电压组的该多个正调整读取电压的数目大于该第二右调整读取电压组的该多个负调整读取电压的数目，
其中该第三右调整读取电压组包括多个正调整读取电压与多个负调整读取电压，该第三右调整读取电压组的每一该多个正调整读取电压大于该第三读取电压，该第三右调整读取电压组的每一该多个负调整读取电压小于该第三读取电压，并且该第三右调整读取电压组的该多个正调整读取电压的数目大于该第三右调整读取电压组的该多个负调整读取电压的数目。

10.  根据权利要求9所述的控制电路，其特征在于，
该存储器管理电路还用以根据该第一字线的该多个存储元的该临界电压分布决定对应该第一字线的该多个存储元的一第四读取电压、一第五读取电压、一第六读取电压与一第七读取电压，
其中倘若该第一字线的该多个存储元的该临界电压分布为该右偏移分布时，该存储器管理电路还用以施加对应该第四读取电压的一第四右调整读取电压组、对应该第五读取电压的一第五右调整读取电压组、对应该第六读取电压的一第六右调整读取电压组和对应该第七读取电压的一第七右调整读取电压组至该第一字线来读取多个比特数据作为对应该第一字线的该多个存储元的多个第三软值，
其中该存储器管理电路还用以传送对应该第一字线的该多个存储元的该多个第三软值给该错误检查与校正电路并且该错误检查与校正电路译码对应该第一字线的该多个存储元的该多个第三软值以获取存储于该第一字线的该多个存储元中的一第三页数据，
其中该第四右调整读取电压组包括多个正调整读取电压与多个负调整读取电压，该第四右调整读取电压组的每一该多个正调整读取电压大于该第四读取电压，该第四右调整读取电压组的每一该多个负调整读取电压小于该第四读取电压，并且该第四右调整读取电压组的该多个正调整读取电压的数目大于该第四右调整读取电压组的该多个负调整读取电压的数目，
其中该第五右调整读取电压组包括多个正调整读取电压与多个负调整读取电压，该第五右调整读取电压组的每一该多个正调整读取电压大于该第五读取电压，该第五右调整读取电压组的每一该多个负调整读取电压小于该第五读取电压，并且该第五右调整读取电压组的该多个正调整读取电压的数目大于该第五右调整读取电压组的该多个负调整读取电压的数目，
其中该第六右调整读取电压组包括多个正调整读取电压与多个负调整读取电压，该第六右调整读取电压组的每一该多个正调整读取电压大于该第六读取电压，该第六右调整读取电压组的每一该多个负调整读取电压小于该第六读取电压，并且该第六右调整读取电压组的该多个正调整读取电压的数目大于该第六右调整读取电压组的该多个负调整读取电压的数目，
其中该第七右调整读取电压组包括多个正调整读取电压与多个负调整读取电压，该第七右调整读取电压组的每一该多个正调整读取电压大于该第七 读取电压，该第七右调整读取电压组的每一该多个负调整读取电压小于该第七读取电压，并且该第七右调整读取电压组的该多个正调整读取电压的数目大于该第七右调整读取电压组的该多个负调整读取电压的数目。

11.  一种存储器存储装置，其特征在于，包括：
一连接器，用以电性连接至一主机系统；
一可复写式非易失性存储器模块，其中该可复写式非易失性存储器模块具有多个存储元、多条字线与多条位线；以及
一存储器控制器，电性连接至该连接器与该可复写式非易失性存储器模块，且用以根据该多条字线之中的一第一字线的多个存储元的一临界电压分布决定对应电性该第一字线的该多个存储元的一第一读取电压，
其中该存储器控制器还用以判断该第一字线的该多个存储元的该临界电压分布是否为一正常分布、一右偏移分布或一左偏移分布，
其中倘若该第一字线的该多个存储元的该临界电压分布为该右偏移分布时，该存储器控制器还用以施加对应该第一读取电压的一第一右调整读取电压组至该第一字线来读取多个比特数据作为对应该第一字线的该多个存储元的多个第一软值，
其中该存储器控制器还用以译码对应该第一字线的该多个存储元的该多个第一软值以获取存储于该第一字线的该多个存储元中的一第一页数据，
其中该第一右调整读取电压组包括多个正调整读取电压与多个负调整读取电压，该第一右调整读取电压组的每一该多个正调整读取电压大于该第一读取电压，该第一右调整读取电压组的每一该多个负调整读取电压小于该第一读取电压，并且该第一右调整读取电压组的该多个正调整读取电压的数目大于该第一右调整读取电压组的该多个负调整读取电压的数目。

12.  根据权利要求11所述的存储器存储装置，其特征在于，
倘若该第一字线的该多个存储元的该临界电压分布为该左偏移分布时，该存储器控制器还用以施加对应该第一读取电压的一第一左调整读取电压组至该第一字线以获取对应该第一字线的该多个存储元的该多个第一软值，
其中该第一左调整读取电压组包括多个正调整读取电压与多个负调整读取电压，该第一左调整读取电压组的每一该多个正调整读取电压大于该第一读取电压，该第一左调整读取电压组的每一该多个负调整读取电压小于该第 一读取电压，并且该第一左调整读取电压组的该多个负调整读取电压的数目大于该第一左调整读取电压组的该多个正调整读取电压的数目。

13.  根据权利要求11所述的存储器存储装置，其特征在于，
倘若该第一字线的该多个存储元的该临界电压分布为该正常分布时，该存储器控制器还用以施加对应该第一读取电压的一第一正常调整读取电压组至该第一字线来读取多个比特数据作为对应该第一字线的该多个存储元的该多个第一软值，
其中该第一正常调整读取电压组包括多个正调整读取电压与多个负调整读取电压，该第一正常调整读取电压组的每一该多个正调整电压大于该第一读取电压，该第一正常调整读取电压组的每一该多个负调整读取电压小于该第一读取电压，并且该第一正常调整读取电压组的该多个正调整读取电压的数目等于该第一正常调整读取电压组的该多个负调整读取电压的数目。

14.  根据权利要求11所述的存储器存储装置，其特征在于，
该存储器控制器还用以根据该第一字线的该多个存储元的该临界电压分布决定对应该第一字线的该多个存储元的一第二读取电压与一第三读取电压，
其中倘若该第一字线的该多个存储元的该临界电压分布为该右偏移分布时，该存储器控制器还用以施加对应该第二读取电压的一第二右调整读取电压组与对应该第三读取电压的一第三右调整读取电压组至该第一字线来读取多个比特数据作为对应该第一字线的该多个存储元的多个第二软值，
其中该存储器控制器还用以译码对应该第一字线的该多个存储元的该多个第二软值以获取存储于该第一字线的该多个存储元中的一第二页数据，
其中该第二右调整读取电压组包括多个正调整读取电压与多个负调整读取电压，该第二右调整读取电压组的每一该多个正调整读取电压大于该第二读取电压，该第二右调整读取电压组的每一该多个负调整读取电压小于该第二读取电压，并且该第二右调整读取电压组的该多个正调整读取电压的数目大于该第二右调整读取电压组的该多个负调整读取电压的数目，
其中该第三右调整读取电压组包括多个正调整读取电压与多个负调整读取电压，该第三右调整读取电压组的每一该多个正调整读取电压大于该第三读取电压，该第三右调整读取电压组的每一该多个负调整读取电压小于该第 三读取电压，并且该第三右调整读取电压组的该多个正调整读取电压的数目大于该第三右调整读取电压组的该多个负调整读取电压的数目。

15.  根据权利要求14所述的存储器存储装置，其特征在于，
该存储器控制器还用以根据该第一字线的该多个存储元的该临界电压分布决定对应该第一字线的该多个存储元的一第四读取电压、一第五读取电压、一第六读取电压与一第七读取电压，
其中倘若该第一字线的该多个存储元的该临界电压分布为该右偏移分布时，该存储器控制器还用以施加对应该第四读取电压的一第四右调整读取电压组、对应该第五读取电压的一第五右调整读取电压组、对应该第六读取电压的一第六右调整读取电压组和对应该第七读取电压的一第七右调整读取电压组至该第一字线来读取多个比特数据作为对应该第一字线的该多个存储元的多个第三软值，
其中该存储器控制器还用以译码对应该第一字线的该多个存储元的该多个第三软值以获取存储于该第一字线的该多个存储元中的一第三页数据，
其中该第四右调整读取电压组包括多个正调整读取电压与多个负调整读取电压，该第四右调整读取电压组的每一该多个正调整读取电压大于该第四读取电压，该第四右调整读取电压组的每一该多个负调整读取电压小于该第四读取电压，并且该第四右调整读取电压组的该多个正调整读取电压的数目大于该第四右调整读取电压组的该多个负调整读取电压的数目，
其中该第五右调整读取电压组包括多个正调整读取电压与多个负调整读取电压，该第五右调整读取电压组的每一该多个正调整读取电压大于该第五读取电压，该第五右调整读取电压组的每一该多个负调整读取电压小于该第五读取电压，并且该第五右调整读取电压组的该多个正调整读取电压的数目大于该第五右调整读取电压组的该多个负调整读取电压的数目，
其中该第六右调整读取电压组包括多个正调整读取电压与多个负调整读取电压，该第六右调整读取电压组的每一该多个正调整读取电压大于该第六读取电压，该第六右调整读取电压组的每一该多个负调整读取电压小于该第六读取电压，并且该第六右调整读取电压组的该多个正调整读取电压的数目大于该第六右调整读取电压组的该多个负调整读取电压的数目，
其中该第七右调整读取电压组包括多个正调整读取电压与多个负调整读 取电压，该第七右调整读取电压组的每一该多个正调整读取电压大于该第七读取电压，该第七右调整读取电压组的每一该多个负调整读取电压小于该第七读取电压，并且该第七右调整读取电压组的该多个正调整读取电压的数目大于该第七右调整读取电压组的该多个负调整读取电压的数目。

16.  一种存储器模块，其特征在于，包括：
多条字线；
多条位线；
多个存储元，其中每一该多个存储元与该多条字线的其中一条字线以及该多条位线的其中一条位线电性连接，并且每一存储元可存储至少一个比特数据；以及
一控制电路，电性连接至该多条字线、该多条位线与该多个存储元，且用以根据该多条字线之中的一第一字线的多个存储元的一临界电压分布决定对应该第一字线的该多个存储元的一第一读取电压，
其中该控制电路还用以判断该第一字线的该多个存储元的该临界电压分布是否为一正常分布、一右偏移分布或一左偏移分布，
其中倘若该第一字线的该多个存储元的该临界电压分布为该右偏移分布时，该控制电路还用以施加对应该第一读取电压的一第一右调整读取电压组至该第一字线来读取多个比特数据作为对应该第一字线的该多个存储元的多个第一软值，
其中该控制电路还用以译码对应该第一字线的该多个存储元的该多个第一软值以获取存储于该第一字线的该多个存储元中的一第一页数据，
其中该第一右调整读取电压组包括多个正调整读取电压与多个负调整读取电压，该第一右调整读取电压组的每一该多个正调整读取电压大于该第一读取电压，该第一右调整读取电压组的每一该多个负调整读取电压小于该第一读取电压，并且该第一右调整读取电压组的该多个正调整读取电压的数目大于该第一右调整读取电压组的该多个负调整读取电压的数目。

17.  根据权利要求16所述的存储器模块，其特征在于，
倘若该第一字线的该多个存储元的该临界电压分布为该左偏移分布时，该控制电路还用以施加对应该第一读取电压的一第一左调整读取电压组至该第一字线以获取对应该第一字线的该多个存储元的该多个第一软值，
其中该第一左调整读取电压组包括多个正调整读取电压与多个负调整读取电压，该第一左调整读取电压组的每一该多个正调整读取电压大于该第一读取电压，该第一左调整读取电压组的每一该多个负调整读取电压小于该第一读取电压，并且该第一左调整读取电压组的该多个负调整读取电压的数目大于该第一左调整读取电压组的该多个正调整读取电压的数目。

18.  根据权利要求16所述的存储器模块，其特征在于，
倘若该第一字线的该多个存储元的该临界电压分布为该正常分布时，该控制电路还用以施加对应该第一读取电压的一第一正常调整读取电压组至该第一字线来读取多个比特数据作为对应该第一字线的该多个存储元的该多个第一软值，
其中该第一正常调整读取电压组包括多个正调整读取电压与多个负调整读取电压，该第一正常调整读取电压组的每一该多个正调整电压大于该第一读取电压，该第一正常调整读取电压组的每一该多个负调整读取电压小于该第一读取电压，并且该第一正常调整读取电压组的该多个正调整读取电压的数目等于该第一正常调整读取电压组的该多个负调整读取电压的数目。

19.  根据权利要求16所述的存储器模块，其特征在于，
该控制电路还用以根据该第一字线的该多个存储元的该临界电压分布决定对应该第一字线的该多个存储元的一第二读取电压与一第三读取电压，
其中倘若该第一字线的该多个存储元的该临界电压分布为该右偏移分布时，该存储器控制器还用以施加对应该第二读取电压的一第二右调整读取电压组与对应该第三读取电压的一第三右调整读取电压组至该第一字线来读取多个比特数据作为对应该第一字线的该多个存储元的多个第二软值，
其中该存储器控制器还用以译码对应该第一字线的该多个存储元的该多个第二软值以获取存储于该第一字线的该多个存储元中的一第二页数据，
其中该第二右调整读取电压组包括多个正调整读取电压与多个负调整读取电压，该第二右调整读取电压组的每一该多个正调整读取电压大于该第二读取电压，该第二右调整读取电压组的每一该多个负调整读取电压小于该第二读取电压，并且该第二右调整读取电压组的该多个正调整读取电压的数目大于该第二右调整读取电压组的该多个负调整读取电压的数目，
其中该第三右调整读取电压组包括多个正调整读取电压与多个负调整读 取电压，该第三右调整读取电压组的每一该多个正调整读取电压大于该第三读取电压，该第三右调整读取电压组的每一该多个负调整读取电压小于该第三读取电压，并且该第三右调整读取电压组的该多个正调整读取电压的数目大于该第三右调整读取电压组的该多个负调整读取电压的数目。

20.  根据权利要求19所述的存储器模块，其特征在于，
该控制电路还用以根据该第一字线的该多个存储元的该临界电压分布决定对应该第一字线的该多个存储元的一第四读取电压、一第五读取电压、一第六读取电压与一第七读取电压，
其中倘若该第一字线的该多个存储元的该临界电压分布为该右偏移分布时，该控制电路还用以施加对应该第四读取电压的一第四右调整读取电压组、对应该第五读取电压的一第五右调整读取电压组、对应该第六读取电压的一第六右调整读取电压组和对应该第七读取电压的一第七右调整读取电压组至该第一字线来读取多个比特数据作为对应该第一字线的该多个存储元的多个第三软值，
其中该控制电路还用以译码对应该第一字线的该多个存储元的该多个第三软值以获取存储于该第一字线的该多个存储元中的一第三页数据，
其中该第四右调整读取电压组包括多个正调整读取电压与多个负调整读取电压，该第四右调整读取电压组的每一该多个正调整读取电压大于该第四读取电压，该第四右调整读取电压组的每一该多个负调整读取电压小于该第四读取电压，并且该第四右调整读取电压组的该多个正调整读取电压的数目大于该第四右调整读取电压组的该多个负调整读取电压的数目，
其中该第五右调整读取电压组包括多个正调整读取电压与多个负调整读取电压，该第五右调整读取电压组的每一该多个正调整读取电压大于该第五读取电压，该第五右调整读取电压组的每一该多个负调整读取电压小于该第五读取电压，并且该第五右调整读取电压组的该多个正调整读取电压的数目大于该第五右调整读取电压组的该多个负调整读取电压的数目，
其中该第六右调整读取电压组包括多个正调整读取电压与多个负调整读取电压，该第六右调整读取电压组的每一该多个正调整读取电压大于该第六读取电压，该第六右调整读取电压组的每一该多个负调整读取电压小于该第六读取电压，并且该第六右调整读取电压组的该多个正调整读取电压的数目 大于该第六右调整读取电压组的该多个负调整读取电压的数目，
其中该第七右调整读取电压组包括多个正调整读取电压与多个负调整读取电压，该第七右调整读取电压组的每一该多个正调整读取电压大于该第七读取电压，该第七右调整读取电压组的每一该多个负调整读取电压小于该第七读取电压，并且该第七右调整读取电压组的该多个正调整读取电压的数目大于该第七右调整读取电压组的该多个负调整读取电压的数目。

数据读取方法、控制电路、存储器模块与存储器存储装置
技术领域
本发明是有关于一种数据读取方法、控制电路、存储器模块与存储器存储装置。
背景技术
数码相机、手机与MP3在这几年来的成长十分迅速，使得消费者对储存媒体的需求也急速增加。由于可复写式非易失性存储器（rewritable non-volatile memory）具有数据非易失性、省电、体积小、无机械结构、读写速度快等特性，最适于可携式电子产品，例如笔记本电脑。固态硬盘就是一种以快闪存储器作为存储介质的存储装置。因此，近年快闪存储器产业成为电子产业中相当热门的一环。
图1是根据现有技术所示出的快闪存储器元件的示意图。
请参照图1，快闪存储器元件1包含用于存储电子的电荷捕捉层(charge traping layer)2、用于施加电压的控制栅极(Control Gate)3、隧道氧化层(Tunnel Oxide)4与多晶硅间介电层(Interpoly Dielectric)5。当欲写入数据至快闪存储器元件1时，可通过将电子注入电荷捕捉层2以改变快闪存储器元件1的临界电压，由此定义快闪存储器元件1的数字高低态，而实现存储数据的功能。在此，注入电子至电荷捕捉层2的过程称为程序化。反之，当欲将所存储的数据移除时，通过将所注入的电子从电荷捕捉层2中移除，则可使快闪存储器元件1恢复为未被程序化前的状态。
在写入与抹除过程中，快闪存储器元件1会随着电子的多次的注入与移除而造成磨损，导致电子写入速度增加并造成临界电压分布变宽。因此，在多次写入与抹除后，快闪存储器元件1可能无法被正确地识别其存储状态，而产生错误比特。
发明内容
本发明提供一种数据读取方法、控制电路、存储器模块与存储器存储装置，其能够在存储元的临界电压分布偏移时，正确地识别其存储状态。
本发明实施例提出一种用于可复写式非易失性存储器模块的数据读取方法，其中可复写式非易失性存储器模块具有多个存储元、多条字线与多条位线。本数据读取方法包括：根据此多条字线之中的第一字线的多个存储元的临界电压分布决定对应第一字线的存储元的第一读取电压；并且判断第一字线的存储元的临界电压分布是否为正常分布、右偏移分布或左偏移分布。本数据读取方法也包括：倘若第一字线的存储元的临界电压分布为右偏移分布时，施加对应第一读取电压的第一右调整读取电压组至第一字线来读取多个比特数据作为对应第一字线的存储元的第一软值；以及译码对应第一字线的存储元的第一软值以获取存储于第一字线的存储元中的第一页数据。在此，第一右调整读取电压组包括多个正调整读取电压与多个负调整读取电压，第一右调整读取电压组的每一正调整读取电压大于上述第一读取电压，第一右调整读取电压组的每一负调整读取电压小于上述第一读取电压，并且第一右调整读取电压组的正调整读取电压的数目大于第一右调整读取电压组的负调整读取电压的数目。
在本发明的一实施例中，上述数据读取方法还包括：倘若第一字线的存储元的临界电压分布为左偏移分布时，施加对应第一读取电压的第一左调整读取电压组至第一字线以获取对应第一字线的存储元的第一软值。在此，第一左调整读取电压组包括多个正调整读取电压与多个负调整读取电压，第一左调整读取电压组的每一正调整读取电压大于第一读取电压，第一左调整读取电压组的每一负调整读取电压小于第一读取电压，并且第一左调整读取电压组的负调整读取电压的数目大于第一左调整读取电压组的正调整读取电压的数目。
在本发明的一实施例中，上述数据读取方法还包括：倘若第一字线的存储元的临界电压分布为正常分布时，施加对应第一读取电压的第一正常调整读取电压组至第一字线来读取多个比特数据作为对应第一字线的存储元的第一软值。在此，第一正常调整读取电压组包括多个正调整读取电压与多个负调整读取电压，第一正常调整读取电压组的每一正调整电压大于第一读取电压，第一正常调整读取电压组的每一负调整读取电压小于第一读取电压，并 且第一正常调整读取电压组的正调整读取电压的数目等于第一正常调整读取电压组的负调整读取电压的数目。
在本发明的一实施例中，上述数据读取方法还包括：根据第一字线的存储元的临界电压分布决定对应第一字线的存储元的第二读取电压与第三读取电压。
在本发明的一实施例中，上述数据读取方法还包括：倘若第一字线的存储元的临界电压分布为右偏移分布时，施加对应第二读取电压的第二右调整读取电压组与对应第三读取电压的第三右调整读取电压组至第一字线来读取多个比特数据作为对应第一字线的存储元的第二软值；以及；译码对应第一字线的存储元的第二软值以获取存储于第一字线的存储元中的第二页数据。在此，第二右调整读取电压组包括多个正调整读取电压与多个负调整读取电压，第二右调整读取电压组的每一正调整读取电压大于第二读取电压，第二右调整读取电压组的每一负调整读取电压小于第二读取电压，并且第二右调整读取电压组的正调整读取电压的数目大于第二右调整读取电压组的负调整读取电压的数目。此外，第三右调整读取电压组包括多个正调整读取电压与多个负调整读取电压，第三右调整读取电压组的每一正调整读取电压大于第三读取电压，第三右调整读取电压组的每一负调整读取电压小于第三读取电压，并且第三右调整读取电压组的正调整读取电压的数目大于第三右调整读取电压组的负调整读取电压的数目。
在本发明的一实施例中，上述数据读取方法还包括：根据第一字线的存储元的临界电压分布决定对应连接至第一字线的存储元的第四读取电压、第五读取电压、第六读取电压与第七读取电压。
在本发明的一实施例中，上述数据读取方法还包括：倘若第一字线的存储元的临界电压分布为右偏移分布时，施加对应第四读取电压的第四右调整读取电压组、对应第五读取电压的第五右调整读取电压组、对应第六读取电压的第六右调整读取电压组和对应第七读取电压的第七右调整读取电压组至第一字线来读取多个比特数据作为对应第一字线的存储元的第三软值；以及译码对应第一字线的存储元的第三软值以获取存储于第一字线的存储元中的第三页数据。在此，对应第四右调整读取电压组包括多个正调整读取电压与多个负调整读取电压，第四右调整读取电压组的每一正调整读取电压大于第 四读取电压，第四右调整读取电压组的每一负调整读取电压小于第四读取电压，并且第四右调整读取电压组的正调整读取电压的数目大于第四右调整读取电压组的负调整读取电压的数目。对应第五右调整读取电压组包括多个正调整读取电压与多个负调整读取电压，第五右调整读取电压组的每一正调整读取电压大于第五读取电压，第五右调整读取电压组的每一负调整读取电压小于第五读取电压，并且第五右调整读取电压组的正调整读取电压的数目大于第五右调整读取电压组的负调整读取电压的数目。对应第六右调整读取电压组包括多个正调整读取电压与多个负调整读取电压，第六右调整读取电压组的每一正调整读取电压大于第六读取电压，第六右调整读取电压组的每一负调整读取电压小于第六读取电压，并且第六右调整读取电压组的正调整读取电压的数目大于第六右调整读取电压组的负调整读取电压的数目。对应第七右调整读取电压组包括多个正调整读取电压与多个负调整读取电压，第七右调整读取电压组的每一正调整读取电压大于第七读取电压，第七右调整读取电压组的每一负调整读取电压小于第七读取电压，并且第七右调整读取电压组的正调整读取电压的数目大于第七右调整读取电压组的负调整读取电压的数目。
本发明实施例提出一种控制电路，用于从可复写式非易失性存储器模块的多个存储元中读取数据。本控制电路包括：接口、错误检查与校正电路与存储器管理电路。接口用以电性连接上述存储元、多条字线与多条位线，并且每一存储元与此多条字线的其中一条字线以及此多条位线的其中一条位线电性连接。存储器管理电路电性连接至此接口，并且用以此多条字线之中的第一字线的多个存储元的临界电压分布决定对应此第一字线的存储元的第一读取电压。此外，存储器管理电路还用以判断第一字线的存储元的临界电压分布是否为正常分布、右偏移分布或左偏移分布。倘若第一字线的存储元的临界电压分布为右偏移分布时，存储器管理电路还用以施加对应第一读取电压的第一右调整读取电压组至第一字线来读取多个比特数据作为对应第一字线的存储元的第一软值。再者，存储器管理电路还用以传送对应第一字线的存储元的第一软值给错误检查与校正电路并且错误检查与校正电路译码对应第一字线的存储元的第一软值以获取存储于第一字线的存储元中的第一页数据。
在本发明的一实施例中，倘若第一字线的存储元的临界电压分布为左偏移分布时，上述存储器管理电路还用以施加对应第一读取电压的第一左调整读取电压组至第一字线以获取对应第一字线的存储元的第一软值。
在本发明的一实施例中，倘若第一字线的存储元的临界电压分布为正常分布时，上述存储器管理电路还用以施加对应第一读取电压的第一正常调整读取电压组至第一字线来读取多个比特数据作为对应第一字线的存储元的第一软值。
在本发明的一实施例中，存储器管理电路还用以根据第一字线的存储元的临界电压分布决定对应第一字线的存储元的第二读取电压与第三读取电压。倘若第一字线的存储元的临界电压分布为右偏移分布时，存储器管理电路还用以施加对应第二读取电压的第二右调整读取电压组与对应第三读取电压的第三右调整读取电压组至第一字线来读取多个比特数据作为对应第一字线的存储元的第二软值。此外，存储器管理电路还用以传送对应第一字线的存储元的第二软值给错误检查与校正电路并且错误检查与校正电路译码对应第一字线的存储元的第二软值以获取存储于第一字线的存储元中的第二页数据。
在本发明的一范例实施例中，上述存储器管理电路还用以根据第一字线的存储元的临界电压分布决定对应第一字线的存储元的第四读取电压、第五读取电压、第六读取电压与第七读取电压。
在本发明的一范例实施例中，倘若第一字线的存储元的临界电压分布为右偏移分布时，存储器管理电路还用以施加对应第四读取电压的第四右调整读取电压组、对应第五读取电压的第五右调整读取电压组、对应第六读取电压的第六右调整读取电压组和对应第七读取电压的第七右调整读取电压组至第一字线来读取多个比特数据作为对应第一字线的存储元的第三软值。此外，存储器管理电路还用以传送对应第一字线的存储元的第三软值给错误检查与校正电路并且错误检查与校正电路译码对应第一字线的存储元的第三软值以获取存储于第一字线的存储元中的第三页数据。
本发明实施例提出一种存储器存储装置，其包括连接器、可复写式非易失性存储器模块与存储器控制器。连接器用以电性连接至主机系统。可复写式非易失性存储器模块具有多个存储元、多条字线与多条位线，并且每一存 储元与此多条字线的其中一条字线以及此多条位线的其中一条位线电性连接。存储器控制器电性连接至连接器与可复写式非易失性存储器模块，且用以根据此多条字线之中的第一字线的多个存储元的临界电压分布决定对应此第一字线的存储元的第一读取电压。此外，存储器控制器还用以判断第一字线的存储元的临界电压分布是否为正常分布、右偏移分布或左偏移分布。倘若第一字线的存储元的临界电压分布为右偏移分布时，存储器控制器还用以施加对应第一读取电压的第一右调整读取电压组至第一字线来读取多个比特数据作为对应第一字线的存储元的第一软值。再者，存储器控制器还用以译码对应第一字线的存储元的第一软值以获取存储于第一字线的存储元中的第一页数据。
在本发明的一实施例中，倘若第一字线的存储元的临界电压分布为左偏移分布时，上述存储器控制器还用以施加对应第一读取电压的第一左调整读取电压组至第一字线以获取对应第一字线的存储元的第一软值。
在本发明的一实施例中，倘若第一字线的存储元的临界电压分布为正常分布时，上述存储器控制器还用以施加对应第一读取电压的第一正常调整读取电压组至第一字线来读取多个比特数据作为对应第一字线的存储元的第一软值。
在本发明的一实施例中，存储器控制器还用以根据第一字线的存储元的临界电压分布决定对应第一字线的存储元的第二读取电压与第三读取电压。倘若第一字线的存储元的临界电压分布为右偏移分布时，存储器控制器还用以施加对应第二读取电压的第二右调整读取电压组与对应第三读取电压的第三右调整读取电压组至第一字线来读取多个比特数据作为对应第一字线的存储元的第二软值。此外，存储器控制器还用以译码对应第一字线的存储元的第二软值以获取存储于第一字线的存储元中的第二页数据。
在本发明的一范例实施例中，上述存储器控制器还用以根据第一字线的存储元的临界电压分布决定对应第一字线的存储元的第四读取电压、第五读取电压、第六读取电压与第七读取电压。
在本发明的一实施例中，倘若第一字线的存储元的临界电压分布为右偏移分布时，存储器控制器还用以施加对应第四读取电压的第四右调整读取电压组、对应第五读取电压的第五右调整读取电压组、对应第六读取电压的第 六右调整读取电压组和对应第七读取电压的第七右调整读取电压组至第一字线来读取多个比特数据作为对应第一字线的存储元的第三软值。此外，存储器控制器还用以译码对应第一字线的存储元的第三软值以获取存储于第一字线的存储元中的第三页数据。
本发明实施例提出一种存储器模块，其包括多条字线、多条位线、多个存储元以及控制电路，其中每一存储元与此多条字线的其中一条字线以及此多条位线的其中一条位线电性连接。控制电路电性连接至此多条字线、此多条位线与此多个存储元，且用以根据此多条字线之中的第一字线的多个存储元的临界电压分布决定对应此第一字线的存储元的第一读取电压。此外，控制电路还用以判断第一字线的存储元的临界电压分布是否为正常分布、右偏移分布或左偏移分布。倘若第一字线的存储元的临界电压分布为右偏移分布时，控制电路还用以施加对应第一读取电压的第一右调整读取电压组至第一字线来读取多个比特数据作为对应第一字线的存储元的第一软值。再者，控制电路还用以译码对应第一字线的存储元的第一软值以获取存储于第一字线的存储元中的第一页数据。
在本发明的一实施例中，倘若第一字线的存储元的临界电压分布为左偏移分布时，上述控制电路还用以施加对应第一读取电压的第一左调整读取电压组至第一字线以获取对应第一字线的存储元的第一软值。
在本发明的一实施例中，倘若第一字线的存储元的临界电压分布为正常分布时，上述控制电路还用以施加对应第一读取电压的第一正常调整读取电压组至第一字线来读取多个比特数据作为对应第一字线的存储元的第一软值。
在本发明的一实施例中，控制电路还用以根据第一字线的存储元的临界电压分布决定对应第一字线的存储元的第二读取电压与第三读取电压。倘若第一字线的存储元的临界电压分布为右偏移分布时，控制电路还用以施加对应第二读取电压的第二右调整读取电压组与对应第三读取电压的第三右调整读取电压组至第一字线来读取多个比特数据作为对应第一字线的存储元的第二软值。此外，控制电路还用以译码对应第一字线的存储元的第二软值以获取存储于第一字线的存储元中的第二页数据。
在本发明的一实施例中，上述控制电路还用以根据第一字线的存储元的 临界电压分布决定对应第一字线的存储元的第四读取电压、第五读取电压、第六读取电压与第七读取电压。
在本发明的一实施例中，倘若第一字线的存储元的临界电压分布为右偏移分布时，控制电路还用以施加对应第四读取电压的第四右调整读取电压组、对应第五读取电压的第五右调整读取电压组、对应第六读取电压的第六右调整读取电压组和对应第七读取电压的第七右调整读取电压组至第一字线来读取多个比特数据作为对应第一字线的存储元的第三软值。此外，控制电路还用以译码对应第一字线的存储元的第三软值以获取存储于第一字线的存储元中的第三页数据。
基于上述，本发明实施例的数据读取方法、控制电路、可复写式非易失性存储器模块与存储器存储装置可以根据存储元的临界电压分布使用适当的调整读取电压来获取软值，由此提升错误校正的能力，以避免数据遗失。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1是根据现有技术所示出的快闪存储器元件的示意图；
图2是根据一实施例所示出的主机系统与存储器存储装置的示意图；
图3是根据一实施例所示出的电脑、输入/输出装置与存储器存储装置的示意图；
图4是根据一实施例所示出的主机系统与存储器存储装置的示意图；
图5是根据第一实施例所示出的存储器存储装置的概要方块图；
图6是根据一实施例所示出的可复写式非易失性存储器模块的概要方块图；
图7是根据一实施例所示出的存储元阵列的示意图；
图8是根据一实施例所示出存储于存储元阵列中的写入数据所对应的栅极电压的统计分配图；
图9是根据一实施例所示出的程序化存储元的示意图；
图10是根据一实施例所示出的从存储元中读取数据的示意图；
图11是根据另一实施例所示出的从存储元中读取数据的示意图；
图12是根据本发明实施例所示出的管理可复写式非易失性存储器模块的示意图；
图13是根据一实施例所示出的存储器控制器的概要方块图；
图14是根据一实施例所示出当存储元多次程序化与抹除后存储于存储元阵列中的写入数据所对应的栅极电压的统计分配图；
图15是根据本实施例所示出的以正常调整读取电压组来从欲读取的存储元中获取软值的示意图；
图16是根据本实施例所示出的以右调整读取电压组来从欲读取的存储元中获取软值的示意图；
图17是根据本实施例所示出的以左调整读取电压组来从欲读取的存储元中获取软值的示意图；
图18是根据本实施例所示出的读取下实体页面的数据读取方法的流程图。
附图标记说明：
1：快闪存储器元件；
2：电荷捕捉层；
3：控制栅极；
4：隧道氧化层；
5：多晶硅间介电层；
1000：主机系统；
1100：电脑；
1102：微处理器；
1104：随机存取存储器；
1106：输入/输出装置；
1108：系统总线；
1110：数据传输接口；
1202：鼠标；
1204：键盘；
1206：显示器；
1208：打印机；
1212：随身盘；
1214：存储卡；
1216：固态硬盘；
1310：数码相机；
1312：SD卡；
1314：MMC卡；
1316：记忆棒；
1318：CF卡；
1320：嵌入式存储装置；
100：存储器存储装置；
102：连接器；
104：存储器控制器；
106：可复写式非易失性存储器模块；
2202：存储元阵列；
2204：字线控制电路；
2206：位线控制电路；
2208：列译码器；
2210：数据输入/输出缓冲器；
2212：控制电路；
702：存储元；
704：位线；
706：字线；
708：源极线；
712：选择栅漏极晶体管；
714：选择栅源极晶体管；
VA：第一读取电压；
VB：第二读取电压；
VC：第三读取电压；
VD：第四读取电压；
VE：第五读取电压；
VF：第六读取电压；
VG：第七读取电压；
400(0)～400(N)：实体区块；
202：存储器管理电路；
204：主机接口；
206：存储器接口；
208：错误检查与校正电路；
210：缓冲存储器；
212：电源管理电路；
282：存储单元
284：软值获取电路；
1501：区块；
1503：区块；
VANP1、VANP2、VANP3：第一正常调整读取电压组的正调整读取电压；
VANM1、VANM2、VANM3：第一正常调整读取电压组的负调整读取电压；
VARP1、VARP2、VARP3、VARP4：第一右调整读取电压组的正调整读取电压；
VARM1、VARM2：第一右调整读取电压组的负调整读取电压；
VALP1、VALP2：第一左调整读取电压组的正调整读取电压；
VALM1、VALM2、VALM3、VALM4：第一左调整读取电压组的负调整读取电压；
S1801、S1803、S1805、S1807、S1809、S1811、S1813、S1815、S1817、S1819、S1821：步骤。
具体实施方式
一般而言，存储器存储装置(也称，存储器存储系统)包括可复写式非易失性存储器模块与控制器(也称，控制电路)。通常存储器存储装置是与主机系统一起使用，以使主机系统可将数据写入至存储器存储装置或从存储器存储装置中读取数据。
图2是根据一实施例所示出的主机系统与存储器存储装置的示意图，图3是根据一实施例所示出的电脑、输入/输出装置与存储器存储装置的示意图，图4是根据一实施例所示出的主机系统与存储器存储装置的示意图。
请参照图2，主机系统1000一般包括电脑1100与输入/输出(input/output,I/O)装置1106。电脑1100包括微处理器1102、随机存取存储器(random access memory,RAM)1104、系统总线1108与数据传输接口1110。输入/输出装置1106包括如图3的鼠标1202、键盘1204、显示器1206与打印机1208。必须了解的是，图3所示的装置非限制输入/输出装置1106，输入/输出装置1106可还包括其他装置。
在本发明实施例中，存储器存储装置100是通过数据传输接口1110与主机系统1000的其他元件电性连接。通过微处理器1102、随机存取存储器1104与输入/输出装置1106的运作可将数据写入至存储器存储装置100或从存储器存储装置100中读取数据。例如，存储器存储装置100可以是如图3所示的随身盘1212、存储卡1214或固态硬盘(Solid State Drive,SSD)1216等的可复写式非易失性存储器存储装置。
一般而言，主机系统1000为可实质地与存储器存储装置100配合以存储数据的任意系统。虽然在本实施例中，主机系统1000是以电脑系统来作说明，然而，在本发明另一实施例中主机系统1000可以是数码相机、摄影机、通信装置、音频播放器或视频播放器等系统。例如，在主机系统为数码相机(摄影机)1310时，可复写式非易失性存储器存储装置则为其所使用的SD卡1312、MMC卡1314、记忆棒(memory stick)1316、CF卡1318或嵌入式存储装置1320(如图4所示)。嵌入式存储装置1320包括嵌入式多媒体卡(Embedded MMC,eMMC)。值得一提的是，嵌入式多媒体卡是直接电性连接于主机系统的基板上。
图5是根据第一实施例所示出的存储器存储装置的概要方块图。
请参照图5，存储器存储装置100包括连接器102、存储器控制器104与可复写式非易失性存储器模块106。
在本实施例中，连接器102是相容于通用序列总线(Universal Serial Bus,USB)标准。然而，必须了解的是，本发明不限于此，连接器102也可以是符合硬盘并口接口(Parallel Advanced Technology Attachment,PATA)标准、电气 和电子工程师协会(Institute of Electrical and Electronic Engineers,IEEE)1394标准、高速外设部件互连(Peripheral Component Interconnect Express,PCI Express)标准、安全数字(Secure Digital,SD)接口标准、串行高级技术附件(Serial Advanced Technology Attachment,SATA)标准、超高速一代(Ultra High Speed-I,UHS-I)接口标准、超高速二代(Ultra High Speed-II,UHS-II)接口标准、记忆棒(Memory Stick,MS)接口标准、多媒体存储卡(Multi Media Card,MMC)接口标准、嵌入式多媒体存储卡(Embedded Multimedia Card,eMMC)接口标准、通用快闪存储器(Universal Flash Storage,UFS)接口标准、紧凑式闪存(Compact Flash,CF)接口标准、电子集成驱动器(Integrated Device Electronics,IDE)接口标准或其他适合的标准。
存储器控制器104用以执行以硬件形式或固件形式实作的多个逻辑门或控制指令，并且根据主机系统1000的指令在可复写式非易失性存储器模块106中进行数据的写入、读取与抹除等运作。
可复写式非易失性存储器模块106是电性连接至存储器控制器104，并且用以存储主机系统1000所写入的数据。可复写式非易失性存储器模块106可以是多阶存储元(Multi Level Cell,MLC)NAND型快闪存储器模块(即，一个存储元中可存储2个比特数据的快闪存储器模块)、复数阶存储元（Trinary Level Cell，TLC）NAND型快闪存储器模块(即，一个存储元中可存储3个比特数据的快闪存储器模块)、其他快闪存储器模块或其他具有相同特性的存储器模块。
图6是根据一实施例所示出的可复写式非易失性存储器模块的概要方块图，图7是根据一实施例所示出的存储元阵列的示意图。
请参照图6，可复写式非易失性存储器模块106包括存储元阵列2202、字线控制电路2204、位线控制电路2206、列译码器(column decoder)2208、数据输入/输出缓冲器2210与控制电路2212。
存储元阵列2202包括用以存储数据的多个存储元702、多个选择栅漏极(select gate drain,SGD)晶体管712与多个选择栅源极(select gate source,SGS)晶体管714、以及连接此多个存储元的多条位线704、多条字线706、与共用源极线708(如图7所示)。存储元702是以阵列方式配置在位线704与字线706的交叉点上。当从存储器控制器104接收到写入指令或读取数据时，控制电 路2212会控制字线控制电路2204、位线控制电路2206、列译码器2208、数据输入/输出缓冲器2210来写入数据至存储元阵列2202或从存储元阵列2202中读取数据，其中字线控制电路2204用以控制施加至字线706的电压，位线控制电路2206用以控制施加至位线704的电压，列译码器2208依据指令中的译码列地址以选择对应的位线，并且数据输入/输出缓冲器2210用以暂存数据。
可复写式非易失性存储器模块106中的存储元是以多种栅极电压来代表多比特(bits)的数据。具体来说，存储元阵列2202的每一存储元具有多个状态，并且此多个状态是以多个读取电压来区分。
图8是根据一实施例所示出存储于存储元阵列中的写入数据所对应的栅极电压的统计分配图。
请参照图8，以MLC NAND型快闪存储器为例，每一存储元中的栅极电压可依据第一读取电压VA、第二读取电压VB与第三读取电压VC而区分为4种存储状态，并且此多个存储状态分别地代表″11″、″10″、″00″与″01″。换言之，每一个存储状态包括最低有效比特（Least Significant Bit，LSB）以及最高有效比特（Most Significant Bit，MSB）。在本实施例中，存储状态（即，″11″、″10″、″00″与″01″）中从左侧算起的第1个比特的值为LSB，而从左侧算起的第2个比特的值为MSB。因此，在第一实施例中，每一存储元可存储2个比特数据。必须了解的是，图8所示出的栅极电压及其存储状态的对应仅为一个范例。在本发明另一实施例中，栅极电压与存储状态的对应也可是随着栅极电压越大而以″11″、″10″、″01″与″00″排列。或者，栅极电压所对应的存储状态也可为对实际存储值进行映射或反相后的值，此外，在另一实施例中，也可定义从左侧算起的第1个比特的值为MSB，而从左侧算起的第2个比特的值为LSB。
在每一存储元可存储2个比特数据的例子中，同一条字线上的存储元会构成2个实体页面(即，下实体页面与上实体页面)的存储空间。也就是说，每一存储元的LSB是对应下实体页面，并且每一存储元的MSB是对应上实体页面。此外，在存储元阵列2202中数个实体页面会构成一个实体区块，并且实体区块为执行抹除运作的最小单位。也即，每一实体区块含有最小数目之一并被抹除的存储元。
存储元阵列2202的存储元的数据写入(或称为程序化)是利用施加一特定端点的电压，例如是控制栅极电压来改变栅极中的一电荷捕捉层的电子量，因而改变了存储元的通道的导通状态，以呈现不同的存储状态。例如，当下页面数据为1且上页面数据为1时，控制电路2212会控制字线控制电路2204不改变存储元中的栅极电压，而将存储元的存储状态保持为″11″。当下页面数据为1且上页面数据为0时，字线控制电路2204会在控制电路2212的控制下改变存储元中的栅极电压，而将存储元的存储状态改变为″10″。当下页面数据为0且上页面数据为0时，字线控制电路2204会在控制电路2212的控制下改变存储元中的栅极电压，而将存储元的存储状态改变为″00″。并且，当下页面数据为0且上页面数据为1时，字线控制电路2204会在控制电路2212的控制下改变存储元中的栅极电压，而将存储元的存储状态改变为″01″。
图9是根据一实施例所示出的程序化存储元的示意图。
请参照图9，在本实施例中，存储元的程序化是通过脉冲写入/验证临界电压方法来完成。具体来说，欲将数据写入至存储元时，存储器控制器104会设定初始写入电压以及写入电压脉冲时间，并且指示可复写式非易失性存储器模块106的控制电路2212使用所设定的初始写入电压以及写入电压脉冲时间来程序化存储元，以进行数据的写入。之后，存储器控制器104会使用验证电压来对存储元进行验证，以判断存储元是否已处于正确的存储状态。倘若存储元未被程序化至正确的存储状态时，存储器控制器104指示控制电路2212以目前施加的写入电压加上一增量阶跃脉冲程序(Incremental-step-pulse programming,ISPP)调整值作为新的写入电压(也称为重复写入电压)并且依据新的写入电压与写入电压脉冲时间再次来程序化存储元。反之，倘若存储元已被程序化至正确的存储状态时，则表示数据已被正确地写入至存储元。例如，初始写入电压会被设定为16伏特(Voltage,V)，写入电压脉冲时间会被设定为18微秒(microseconds,μｓ)并且增量阶跃脉冲程序调整值被设定为0.6V，但本发明不限于此。
图10是根据一实施例所示出的从存储元中读取数据的示意图，其是以MLC NAND型快闪存储器为例。
请参照图10，存储元阵列2202的存储元的读取运作是通过施加读取电压于控制栅极（control gate），通过存储元的通道(存储元用以电连接位线与 源极线的路径，例如是存储元源极至漏极间的路径)的导通状态，来识别存储元存储的数据。在读取下页数据的运作中，字线控制电路2204会使用第一读取电压VA作为读取电压来施加至存储元并且依据存储元的通道是否导通和对应的运算式(1)来判断下页数据的值：
LSB=(VA)Lower_pre1  (1)
其中(VA)Lower_pre1表示通过施加第一读取电压VA而获得的第1下页验证值。
例如，当第一读取电压VA小于存储元的栅极电压时，存储元的通道不会导通并输出值′0′的第1下页验证值，由此LSB会被识别处于第一状态为0。例如，当第一读取电压VA大于存储元的栅极电压时，存储元的通道会导通并输出值′1′的第1下页验证值，由此，此LSB会被识别处于第二状态。在此，第一状态被识别为‘0’并且第二状态被识别为‘1’。也就是说，用以呈现LSB为1的栅极电压与用以呈现LSB为0的栅极电压可通过第一读取电压VA而被区分。
在读取上页数据的运作中，字线控制电路2204会分别地使用第二读取电压VB与第三读取电压VC作为读取电压来施加至存储元并且依据存储元的通道是否导通和对应的运算式(2)来判断上页数据的值：
MSB=((VB)Upper_pre2)xor(～(VC)Upper_pre1)  (2)
其中(VC)Upper_pre1表示通过施加第三读取电压VC而获得的第1上页验证值，并且(VB)Upper_pre2表示通过施加第二读取电压VB而获得的第2上页验证值，其中符号”～”代表反相。此外，在本实施例中，当第三读取电压VC小于存储元的栅极电压时，存储元的通道不会导通并输出值′0′的第1上页验证值((VC)Upper_pre1)，当第二读取电压VB小于存储元的栅极电压时，存储元的通道不会导通并输出值′0′的第2上页验证值((VB)Upper_pre2)。
因此，依照运算式(2)，当第三读取电压VC与第二读取电压VB皆小于存储元的栅极电压时，在施加第三读取电压VC下存储元的通道不会导通并输出值′0′的第1上页验证值并且在施加第二读取电压VB下存储元的通道不会导通并输出值′0′的第2上页验证值。此时，MSB会被识别为处于第二状态，即，‘1’。
例如，当第三读取电压VC大于存储元的栅极电压且第二读取电压VB 小于存储元的栅极电压时，在施加第三读取电压VC下存储元的通道会导通并输出值′1′的第1上页验证值，并且在施加第二读取电压VB下存储元的通道不会导通并输出值′0′的第2上页验证值。此时，MSB会被识别为处于第一状态，即，‘0’。
例如，当第三读取电压VC与第二读取电压VB皆大于存储元的栅极电压时，在施加第三读取电压VC下，存储元的通道会导通并输出值′1′的第1上页验证值，并且在施加第二读取电压VB下存储元的通道会导通并输出值′1′的第2上页验证值。此时，MSB会被识别为处于第二状态，即，‘1’。
必须了解的是，尽管本发明是以MLC NAND型快闪存储器来作说明。然而，本发明不限于此，其他多层存储元NAND型快闪存储器也可依据上述原理进行数据的读取。
图11是根据另一实施例所示出的从存储元中读取数据的示意图。
例如，以TLC NAND型快闪存储器为例(如图11所示)，每一个存储状态包括左侧算起的第1个比特的最低有效比特LSB、从左侧算起的第2个比特的中间有效比特(Center Significant Bit，CSB)以及从左侧算起的第3个比特的最高有效比特MSB，其中LSB对应下页面，CSB对应中页面，MSB对应上页面。在此实施例中，每一存储元中的栅极电压可依据第一读取电压VA、第二读取电压VB、第三读取电压VC、第四读取电压VD、第五读取电压VE、第六读取电压VF与第七读取电压VG而区分为8种存储状态(即，″111″、″110″、″100″、″101″、″001″、″000″、″010″与″011″)。
图12是根据本发明实施例所示出的管理可复写式非易失性存储器模块的示意图。
请参照图12，存储器控制器104(或存储器管理电路202)会以实体页面为单位来对可复写式非易失性存储器模块106的存储元702进行写入运作并且以实体区块为单位来对可复写式非易失性存储器模块106的存储元702进行抹除运作。具体来说，可复写式非易失性存储器模块106的存储元702会构成多个实体页面，并且此多个实体页面会构成多个实体区块400(0)～400(N)。实体区块为抹除的最小单位。也即，每一实体区块含有最小数目之一并被抹除的存储元。实体页面为程序化的最小单元。即，一个实体页面为写入数据的最小单元。每一实体页面通常包括数据比特区与冗余比特区。数据比特区 包含多个实体存取地址用以存储使用者的数据，而冗余比特区用以存储系统的数据（例如，控制信息与错误更正码）。例如，以TLC NAND快闪存储器为例，位于同一条字线上的存储元的LSB会构成一个下实体页面；位于同一条字线上的存储元的CSB会构成一个中实体页面；并且位于同一条字线上的存储元的MSB会构成一个上实体页面。
图13是根据一实施例所示出的存储器控制器的概要方块图。必须了解的是，图13所示的存储器控制器的结构仅为一范例，本发明不以此为限。
请参照图13，存储器控制器104包括存储器管理电路202、主机接口204、存储器接口206与错误检查与校正电路208。
存储器管理电路202用以控制存储器控制器104的整体运作。具体来说，存储器管理电路202具有多个控制指令，并且在存储器存储装置100运作时，此多个控制指令会被执行以进行数据的写入、读取与抹除等运作。
在本实施例中，存储器管理电路202的控制指令是以固件形式来实作。例如，存储器管理电路202具有微处理器单元(未示出)与只读存储器(未示出)，并且此多个控制指令是被烧录至此只读存储器中。当存储器存储装置100运作时，此些控制指令会由微处理器单元来执行以进行数据的写入、读取与抹除等运作。
在本发明另一实施例中，存储器管理电路202的控制指令也可以程序代码式存储于可复写式非易失性存储器模块106的特定区域(例如，存储器模块中专用于存放系统数据的系统区)中。此外，存储器管理电路202具有微处理器单元(未示出)、只读存储器(未示出)及随机存取存储器(未示出)。特别是，此只读存储器具有驱动码，并且当存储器控制器104被致能时，微处理器单元会先执行此驱动码段来将存储于可复写式非易失性存储器模块106中的控制指令载入至存储器管理电路202的随机存取存储器中。之后，微处理器单元会运转此些控制指令以进行数据的写入、读取与抹除等运作。
此外，在本发明另一实施例中，存储器管理电路202的控制指令也可以一硬件形式来实作。例如，存储器管理电路202包括微控制器、存储元管理电路、存储器写入电路、存储器读取电路、存储器抹除电路与数据处理电路。存储元管理电路、存储器写入电路、存储器读取电路、存储器抹除电路与数据处理电路是电性连接至微控制器。其中，存储元管理电路用以管理可复写 式非易失性存储器模块106的实体区块；存储器写入电路用以对可复写式非易失性存储器模块106下达写入指令以将数据写入至可复写式非易失性存储器模块106中；存储器读取电路用以对可复写式非易失性存储器模块106下达读取指令以从可复写式非易失性存储器模块106中读取数据；存储器抹除电路用以对可复写式非易失性存储器模块106下达抹除指令以将数据从可复写式非易失性存储器模块106中抹除；而数据处理电路用以处理欲写入至可复写式非易失性存储器模块106的数据以及从可复写式非易失性存储器模块106中读取的数据。
主机接口204是电性连接至存储器管理电路202并且用以接收与识别主机系统1000所传送的指令与数据。也就是说，主机系统1000所传送的指令与数据会通过主机接口204来传送至存储器管理电路202。在本实施例中，主机接口204是相容于USB标准。然而，必须了解的是本发明不限于此，主机接口204也可以是相容于PATA标准、IEEE 1394标准、PCI Express标准、SD标准、SATA标准、UHS-I接口标准、UHS-II接口标准、MS标准、MMC标准、eMMC接口标准、UFS接口标准、CF标准、IDE标准或其他适合的数据传输标准。
存储器接口206是电性连接至存储器管理电路202并且用以存取可复写式非易失性存储器模块106。也就是说，欲写入至可复写式非易失性存储器模块106的数据会经由存储器接口206转换为可复写式非易失性存储器模块106所能接受的格式。
错误检查与校正电路208是电性连接至存储器管理电路202并且用以执行一错误校正程序以确保数据的正确性。具体来说，当存储器管理电路202从可复写式非易失性存储器模块106中读取数据时，错误检查与校正电路208会对所读取的数据执行错误校正程序。例如，在本实施例中，错误检查与校正电路208为低密度奇偶校正(Low Density Parity Check，LDPC)电路，并且会存储记录对数可能性比（Log Likelihood Ratio，LLR）值查询表。当存储器管理电路202从可复写式非易失性存储器模块106读取数据时，错误检查与校正电路208会依据所读取的数据以及查询表中对应的LLR值来执行错误校正程序。其中，值得说明的是在另一实施例中，错误检查与校正电路208也可为Turbo码(Turbo Code)电路。
在本发明一实施例中，存储器控制器104还包括缓冲存储器210与电源管理电路212。
缓冲存储器210是电性连接至存储器管理电路202并且用以暂存来自于主机系统1000的数据与指令或来自于可复写式非易失性存储器模块106的数据。
电源管理电路212是电性连接至存储器管理电路202并且用以控制存储器存储装置100的电源。
图14是根据一实施例所示出当存储元多次程序化与抹除后存储于存储元阵列中的写入数据所对应的栅极电压的统计分配图。
当欲从存储元中读取数据时，存储器控制器104(或存储器管理电路202)会指示可复写式非易失性存储器模块106的控制电路2212对连接至欲读取的存储元的字线施加所设定的读取电压组，以验证存储元的通道存储状态。特别是，在写入与抹除过程中，可复写式非易失性存储器模块106的存储元702会随着电子多次的注入与移除而造成部分结构磨损，例如隧道氧化层，导致电子写入速度增加并造成临界电压分布变宽(如图14的虚线所示)。
在本实施例中，存储器控制器104(或存储器管理电路202)会根据字线上的存储元的临界电压分布来决定读取电压。例如，以TLC NAND快闪存储器为例，存储器控制器104(或存储器管理电路202)会根据连接至一个字线的存储元的临界电压分布来搜寻或追踪此临界电压分布中的相对最低点(Minimum Point)来设定上述第一读取电压VA、第二读取电压VB、第三读取电压VC、第四读取电压VD、第五读取电压VE与第六读取电压VF与第七读取电压VG(如图14所示)。
在本实施例中，存储器管理电路202包括存储单元282与软值获取电路284。
存储单元282用以记录根据目前存储元的临界电压分布所设定的读取电压，例如，第一读取电压VA、第二读取电压VB、第三读取电压VC、第四读取电压VD、第五读取电压VE与第六读取电压VF与第七读取电压VG。例如，存储器管理电路202可以每一字线为单位设定对应的读取电压，并且将此些读取电压的设定记录在存储单元282，并且之后进行读取运作时，根据不同字线施加不同的读取电压。
软值获取电路284是电性连接至存储单元282，用以施加调整读取电压至存储元来读取比特数据以作为此些存储元的软值(Soft Value)。
具体来说，如上所述，在读取运作时，存储器控制器104(或存储器管理电路202)会施加读取电压至字线来获取比特数据，在此，通过施加读取电压至存储元所获取的比特数据称为硬值(Hard Value)。如上所述，当可复写式非易失性存储器模块106处于长期闲置、漏电、或是被频繁使用等情形下，可复写式非易失性存储器模块106的存储元的浮动电压可能会改变而造成错误比特。因此，错误检查与校正电路208会根据所获取的硬值来进行错误校正程序以输出已校正的数据，由此确保数据的正确性。特别是，由于存储元劣化情况严重使得通过施加读取电压至存储元所获取的比特数据中的错误比特过多，因而，造成错误检查与校正电路208无法顺利地译码通过施加读取电压至存储元所获取的比特数据而产生已校正数据。为了解决此问题，在本实施例中，存储器控制器104(或存储器管理电路202)会指示软值获取电路284施加调整读取电压至存储元来读取比特数据以作为此多个存储元的软值，并且将所获取的软值提供给错误检查与校正电路208，由此使提供更多的信息使错误检查与校正电路208能够顺利进行错误校正程序。
在本实施例中，存储器控制器104(或存储器管理电路202)会识别欲读取的存储元的临界电压分布的偏移状况，选择不同的调整读取电压组来从欲读取的存储元中获取软值。
图15是根据本实施例所示出的以正常调整读取电压组来从欲读取的存储元中获取软值的示意图。为了方便说明，图15的例子是以读取某个下实体页面而施加第一读取电压VA至连接构成此实体页面的存储元的字线为例来进行说明。
请参照图15，当存储器控制器104(或存储器管理电路202)指示施加第一读取电压VA至字线(以下称为第一字线)，以识别连接至第一字线上的存储元的存储状态时，由于连接至第一字线上的存储元的临界电压分布已变宽，因此，区块1501中的存储元的存储状态应为“001”，却被误判为“101”，而区块1503中的存储元的存储状态应为“101”，却被误判为“001”。因此，造成使用第一读取电压VA从此下实体页面所读取的比特数据无法被错误检查与校正电路208顺利校正而产生正确的页数据。
此时，存储器控制器104(或存储器管理电路202)会识别连接至第一字线上的存储元的临界电压分布为正常分布，并且指示施加对应第一读取电压VA的正常调整读取电压组至连接至第一字线上的存储元来获取软值。
例如，如上所述，存储器控制器104(或存储器管理电路202)会根据连接至一个字线的存储元的临界电压分布来搜寻或追踪此临界电压分布中的相对最低点来设定第一读取电压VA，因此，存储器控制器104(或存储器管理电路202)可根据此临界电压分布中的相对最低点来判断临界电压分布是否有偏移，并且倘若临界电压分布无偏移时，则识别临界电压分布为正常分布。
在本实施例中，对应第一读取电压VA的正常调整读取电压组是由大于第一读取电压VA的多个正调整读取电压与小于第一读取电压VA的多个负调整读取电压所组成，并且正调整读取电压与负调整读取电压的数目是相同的。例如，对应第一读取电压VA的第一正常调整读取电压组的正调整读取电压VANP1、VANP2、VANP3与第一正常调整读取电压组的负调整读取电压VANM1、VANM2、VANM3。具体来说，由于第一字线上的存储元的临界电压分布为正常分布，因此，施加以第一读取电压VA为基准具有对称数目的调整读取电压组可以均匀地获取存储元的信息(即，软值)。值得一提的是，在本实施例中，相邻的调整读取电压之间的电压差是固定，但本发明不限于此，在另一实施例中，相邻的调整读取电压之间的电压差也可以是非固定。
必须了解的是，上述设定第一读取电压VA的正常调整读取电压组的方式也可适用于其他读取电压的正常调整读取电压组。例如，在一实施例中，在读取中实体页面时，对应第二读取电压的正常调整读取电压组与对应第三读取电压的正常调整读取电压组也是类似对应第一读取电压的正常调整读取电压组，以第二读取电压VB为基准具有对称数目的调整读取电压组和第三读取电压VC为基准具有对称数目的调整读取电压组来读取软值。再例如，在一实施例中，在读取上实体页面时，对应第四读取电压VD的正常调整读取电压组、对应第五读取电压VE的正常调整读取电压组、对应第六读取电压VF的正常调整读取电压组与对应第七读取电压VG的正常调整读取电压组也是类似对应第一读取电压的正常调整读取电压组，以第四读取电压VD为基准具有对称数目的调整读取电压组、第五读取电压VE为基准具有对称数目的调整读取电压组、第六读取电压VF为基准具有对称数目的调整读取 电压组和第七读取电压VG为基准具有对称数目的调整读取电压组来读取软值。
图16是根据本实施例所示出的以右调整读取电压组来从欲读取的存储元中获取软值的示意图。为了方便说明，图16的例子是以读取某个下实体页面而施加第一读取电压VA至连接构成此实体页面的存储元的字线为例来进行说明。
请参照图16，当使用第一读取电压VA从此下实体页面所读取的比特数据无法被错误检查与校正电路208顺利校正而产生正确的页数据时，存储器控制器104(或存储器管理电路202)会识别连接至第一字线上的存储元的临界电压分布为右偏移分布，并且指示施加右调整读取电压组至连接至第一字线上的存储元来获取软值。
例如，存储器控制器104(或存储器管理电路202)会根据连接至一个字线的存储元的临界电压分布来搜寻或追踪此临界电压分布中的相对最低点来设定第一读取电压VA，由此识别出临界电压分布为右偏移分布。
在本实施例中，对应第一读取电压VA的右调整读取电压组是由大于第一读取电压VA的多个正调整读取电压与小于第一读取电压VA的多个负调整读取电压所组成，并且正调整读取电压的数目是大于负调整读取电压的数目。例如，对应第一读取电压VA的第一右调整读取电压组的正调整读取电压VARP1、VARP2、VARP3、VARP4与第一右调整读取电压组的负调整读取电压VARM1、VARM2。具体来说，由于第一字线上的存储元的临界电压分布为右偏移分布，因此，在栅极电压大于第一读取电压VA的存储元中会被误判的存储元较多。因此，以较多大于第一读取电压VA的正调整读取电压来获取软值，可以提供更多的信息以利错误检查与校正电路208进行错误校正程序。
必须了解的是，上述设定第一读取电压VA的右调整读取电压组的方式也可适用于其他读取电压的右调整读取电压组。例如，在一实施例中，在读取中实体页面时，对应第二读取电压的右调整读取电压组与对应第三读取电压的右调整读取电压组也是类似对应第一读取电压的右调整读取电压组来被设定以读取软值。再例如，在一实施例中，在读取上实体页面时，对应第四读取电压VD的右调整读取电压组、对应第五读取电压VE的右调整读取电 压组、对应第六读取电压VF的右调整读取电压组与对应第七读取电压VG的右调整读取电压组也是类似对应第一读取电压的右调整读取电压组来设定以读取软值。图17是根据本实施例所示出的以左调整读取电压组来从欲读取的存储元中获取软值的示意图。为了方便说明，图17的例子是以读取某个下实体页面而施加第一读取电压VA至连接构成此实体页面的存储元的字线为例来进行说明。
请参照图17，当使用第一读取电压VA从此下实体页面所读取的比特数据无法被错误检查与校正电路208顺利校正而产生正确的页数据时，存储器控制器104(或存储器管理电路202)会识别连接至第一字线上的存储元的临界电压分布为左偏移分布，并且指示施加左调整读取电压组至连接至第一字线上的存储元来获取软值。
例如，存储器控制器104(或存储器管理电路202)会根据连接至一个字线的存储元的临界电压分布来搜寻或追踪此临界电压分布中的相对最低点来设定第一读取电压VA，由此识别出临界电压分布为左偏移分布。
在本实施例中，对应第一读取电压VA的左调整读取电压组是由大于第一读取电压VA的多个正调整读取电压与小于第一读取电压VA的多个负调整读取电压所组成，并且负调整读取电压的数目是大于正调整读取电压的数目。例如，对应第一读取电压VA的第一左调整读取电压组的正调整读取电压VALP1、VALP2与第一左调整读取电压组的负调整读取电压VALM1、VALM2、VALM3、VALM4。具体来说，由于第一字线上的存储元的临界电压分布为左偏移分布，因此，在栅极电压小于第一读取电压VA的存储元中会被误判的存储元较多。因此，以较多小于第一读取电压VA的负调整读取电压来获取软值，可以提供更多的信息以利于错误检查与校正电路208进行错误校正程序。
必须了解的是，上述设定第一读取电压VA的左调整读取电压组的方式也可适用于其他读取电压的左调整读取电压组。例如，在一实施例中，在读取中实体页面时，对应第二读取电压的左调整读取电压组与对应第三读取电压的左调整读取电压组也是类似对应第一读取电压的左调整读取电压组来被设定以读取软值。再例如，在一实施例中，在读取上实体页面时，对应第四读取电压VD的左调整读取电压组、对应第五读取电压VE的左调整读取电 压组、对应第六读取电压VF的左调整读取电压组与对应第七读取电压VG的左调整读取电压组也是类似对应第一读取电压的左调整读取电压组来设定以读取软值。
图18是根据本实施例所示出的读取下实体页面的数据读取方法的流程图。
请参照图18，在步骤S1801中，存储器控制器104(或存储器管理电路202)会从主机系统接收读取指令。
之后，在步骤S1803中，存储器控制器104(或存储器管理电路202)会根据此读取指令识别对应的字线(以下称为第一字线)上并且根据连接至第一字线的存储元的临界电压分布决定第一读取电压VA。
在步骤S1805中，存储器控制器104(或存储器管理电路202)会施加第一读取电压VA至第一字线以获取多个比特数据。
在步骤S1807中，存储器控制器104(或错误检查与校正电路208)会判断是否可以正确地译码所获取的比特数据以获取已完成校正的页数据(以下称为第一页数据)。
倘若可以获取已完成校正的第一页数据时，在步骤S1809中，存储器控制器104(或存储器管理电路202)会输出已完成校正的第一页数据给主机系统1000。
倘若无法获取已完成校正的第一页数据时，在步骤S1811中，存储器控制器104(或存储器管理电路202)会判断连接至第一字线的存储元的临界电压分布为正常分布、右偏移分布或左偏移分布。
倘若连接至第一字线的存储元的临界电压分布为正常分布时，在步骤S1813中，存储器控制器104(或存储器管理电路202)会施加对应第一读取电压VA的正常调整读取电压组(以下称为第一正常调整读取电压组)至第一字线以获取多个比特数据以作为对应的软值(以下称为第一软值)。
倘若连接至第一字线的存储元的临界电压分布为右偏移分布时，在步骤S1815中，存储器控制器104(或存储器管理电路202)会施加对应第一读取电压VA的右调整读取电压组(以下称为第一右调整读取电压组)至第一字线以获取多个比特数据作为第一软值。
倘若连接至第一字线的存储元的临界电压分布为左偏移分布时，在步骤 S1817中，存储器控制器104(或存储器管理电路202)会施加对应第一读取电压VA的左调整读取电压组(以下称为第一左调整读取电压组)至第一字线以获取多个比特数据作为第一软值。
之后，在步骤S1819中，存储器控制器104(或错误检查与校正电路208)会判断是否可以正确地译码第一软值以获取已完成校正的第一页数据。
倘若可以正确地译码所获取的软值以获取已完成校正的第一页数据时，步骤S1809会被执行。并且，倘若无法正确地译码所获取的软值以获取已完成校正的第一页数据时，在步骤S1821中，存储器控制器104(或错误检查与校正电路208)会输出错误信息给主机系统1000。
尽管图18的流程图仅示出根据存储元的临界电压分布使用对应第一读取电压的第一正常调整读取电压组、第一右调整读取电压组或第一左调整读取电压组来获取第一软值，由此获取存储于下实体页面中的已校正第一页数据的方法，然而此方法也可应用读取中实体页面与上实体页面。例如，在读取中实体页面的例子中，倘若通过施加第二读取电压VB与第三读取电压VC所获取的比特数据无法被译码而获取对应的页数据(以下称为第二页数据)时，存储器控制器104(或存储器管理电路202)会根据存储元的临界电压分布使用对应第二读取电压VB与第三读取电压VC的正常调整读取电压组、右调整读取电压组或左调整读取电压组来获取软值(以下称为第二软值)并译码第二软值来获取已完成校正的第二页数据。再例如，在读取中实体页面的例子中，倘若通过施加第四读取电压VD、第五读取电压VE、第六读取电压VF与第七读取电压VG所获取的比特数据无法被译码而获取对应的页数据(以下称为第三页数据)时，存储器控制器104(或存储器管理电路202)会根据存储元的临界电压分布使用对应第四读取电压VD、第五读取电压VE、第六读取电压VF与第七读取电压VG的正常调整读取电压组、右调整读取电压组或左调整读取电压组来获取软值(以下称为第三软值)并译码第三软值来获取已完成校正的第三页数据。
值得一提的是，尽管在本实施例中存储器管理电路202是实作在存储器控制器104中，但本发明不限于此。在本发明另一实施例中，存储器管理电路202也可实作在可复写式非易失性存储器模块106的控制电路中并通过一接口电性连接至可复写式非易失性存储器模块106的存储元阵列2202。
综上所述，本发明的数据读取方法、存储器控制器、存储器存储装置与可复写式非易失性存储器模块可以根据存储元的临界电压分布使用适当的调整读取电压来获取软值，由此提升错误校正的能力，以避免数据遗失。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。