一种具有DC-DC电源与磁耦隔离结构的数据采集卡技术领域
本发明涉及一种数据采集卡，尤其是测控技术中的各种模拟信号采集的数据采集
卡。
技术背景
数据采集卡是自动化控制领域必不可少的组成部分，它的功能是将模拟信号进行
处理并通过AD转换器将模拟信号转换为数字信号存储或者输出。目前市面上主流的高速数
据采集卡有基于PCI，PCI-E或PXI总线的，几乎都存在数字部分与模拟部分未进行严格隔离
的问题，这样在电路元器件繁多的情况下很可能出现数字部分与模拟部分相互串扰的情
况。这会导致采集卡的本底噪声不能进一步降低，从而限制了采集卡的有效分辨率的提高，
不能很好地满足高精度数据采集的需求。
发明内容
本发明的目的就在于针对上述现有技术的不足，提供一种具有DC-DC电源与磁耦
隔离结构的数据采集卡。
本发明的目的是通过以下技术方案实现的：
一种具有DC-DC电源与磁耦隔离结构的数据采集卡，是由磁耦隔离电路分别与模
拟部分3和数字部分4连接，直流电源经DC-DC电源电路和模拟部分的直流稳压电源与模拟
部分3连接，直流电源经数字部分的直流稳压电源与数字部分4连接构成。
模拟部分3是由磁耦隔离电路经控制电路、模拟调理电路a和AD转换电路a与磁耦
隔离电路连接，模拟信号输入a经模拟信号输入端口a与模拟调理电路a连接，磁耦隔离电路
经控制电路、模拟调理电路b和AD转换电路b与磁耦隔离电路连接，模拟信号输入b经模拟信
号输入端口b与模拟调理电路b连接构成。
数字部分4是由磁耦隔离电路经FPGA控制电路和USB单片机控制电路与USB接口电
路连接，时钟产生电路分别与FPGA控制电路和USB单片机控制电路连接构成。
有益效果：本发明使用了DC-DC电源电路和磁耦隔离电路，创造性的将采集卡的模
拟地和数字地分开，两个地完全独立。该电路结构解决了模拟地和数字地之间存在相互干
扰的问题，能够降低采集的本底噪声，从而提高了采集卡采样精度。有效的避免数字部分与
模拟部分的相互串扰问题的发生，有效的提高采集卡的采集精度，并且使得系统工作更加
稳定，整个系统稳定性得到了提高。使用USB总线协议进行数据传输，使得采集卡具有较高
的数据传输速率，支持热插拔，使用方便。
附图说明
图1是一种具有DC-DC电源与磁耦隔离结构的数据采集卡结构框图。
图2是图1中磁耦隔离电路图
图3是图1中磁耦隔离电路内部结构图
a ADUM1401磁耦内部示意图，b ADUM1402磁耦内部示意图
1模拟信号输入通道Ⅰ，2模拟信号输入通道Ⅱ，3模拟部分，4数字部分。
具体实施方式
以下结合附图和实施例对本发明做进一步的详细说明。
一种具有DC-DC电源与磁耦隔离结构的数据采集卡，是由磁耦隔离电路分别与模
拟部分3和数字部分4连接，直流电源经DC-DC电源电路和模拟部分的直流稳压电源与模拟
部分3连接，直流电源经数字部分的直流稳压电源与数字部分4连接构成。
模拟部分3是由磁耦隔离电路经控制电路、模拟调理电路a和AD转换电路a与磁耦
隔离电路连接，模拟信号输入a经模拟信号输入端口a与模拟调理电路a连接，磁耦隔离电路
经控制电路、模拟调理电路b和AD转换电路b与磁耦隔离电路连接，模拟信号输入b经模拟信
号输入端口b与模拟调理电路b连接构成。
数字部分4是由磁耦隔离电路经FPGA控制电路和USB单片机控制电路与USB接口电
路连接，时钟产生电路分别与FPGA控制电路和USB单片机控制电路连接构成。
一种高精度数据采集卡，包括：不止一个信号输入通道、与每个信号输入通道对应
的AD转换电路、磁耦隔离电路、FPGA控制电路、IIC控制电路、USB单片机控制电路、USB接口
电路、时钟产生电路以及电源电路；其中，信号输入通道由模拟信号输入端口，模拟信号调
理电路组成。模拟信号输入端口连接模拟信号调理电路，模拟信号调理电路、AD转换电路、
磁耦隔离电路、FPGA控制电路、USB单片机控制电路、USB接口电路以及USB总线顺次连接。模
拟信号调理电路与IIC控制电路连接，IIC控制电路、磁耦隔离电路以及FPGA控制电路顺次
连接。FPGA控制电路和USB单片机控制电路分别与时钟产生电路连接。电源电路包括直流电
源输入端口，DC-DC电源电路，模拟部分的直流稳压电路以及数字部分的直流稳压电路。
采集卡直流电源输入端口输入12V直流电源。
DC-DC电源电路的输入端与12V直流电源相连，DC-DC电源电路的输出端与模拟部
分的直流稳压电源相连。数字部分的直流稳压电源的输入端与12V直流电源相连。
采集卡模拟部分的直流稳压电源为模拟部分供电，采集卡数字部分的直流稳压电
源为数字部分供电。
采集卡具有两个完全独立的地平面，分别为模拟部分的地平面和数字部分的地平
面。
模拟信号输入端口采用BNC母头连接器，BNC母头连接器连接模拟信号调理电路。
模拟信号调理电路由电压跟随电路、信号放大倍数选择电路、低通滤波电路和AD
驱动电路顺次连接组成。
模拟信号调理电路采用的运算放大器芯片型号为LEM49990。
AD驱动电路连接AD转换电路。所述的AD转换电路采用高精度32位AD转换器。
AD转换电路通过磁耦隔离电路与FPGA控制电路连接。所述的磁耦隔离电路两端的
地分别与数字地和模拟地连接。
磁耦隔离电路采用磁耦隔离芯片型号为ADUM1401、ADUM1402和ADUM1250ARZ。
模拟信号调理电路与IIC控制电路连接，IIC控制电路通过磁耦隔离电路和FPGA控
制电路连接。IIC控制电路控制所述的信号放大倍数选择开关。
FPGA控制电路包括：PLL锁相环电路单元，译码器单元，IIC控制单元，AD数据缓冲
单元，FIFO数据缓存发送单元。所述的PLL锁相环电路与所述的其余电路分别连接，所述的
译码器单元与所述的IIC控制单元、AD数据缓冲单元和FIFO数据缓存发送单元分别连接，所
述AD数据缓冲单元与所述FIFO数据缓存发送单元连接。
FPGA控制电路采用ALTERA公司生产的飓风4代FPGA芯片EP4C8Q208C8N作为核心处
理芯片，其工作电压为3.3V和1.2V，并设有Active Serial Programming接口。
磁耦隔离电路采用磁耦隔离芯片，型号为ADUM1401、ADUM1402和ADUM1250ARZ。
FPGA控制电路与所述的USB单片机控制电路连接。
USB单片机控制电路与所述的USB接口电路连接。
USB单片机采用CY7C68013A单片机，具有USB 2.0的全带宽能力。
时钟产生电路分别与FPGA控制电路和USB单片机控制电路连接。
如图1所示，一种高精度数据采集卡，优选的，包括四路信号输入通道、与每个信号
输入通道对应的四路AD转换电路、磁耦隔离电路、FPGA控制电路、IIC控制电路、USB单片机
控制电路、USB接口电路以及时钟产生电路；其中，信号输入通道由模拟信号输入端口，模拟
信号调理电路组成。模拟信号输入端口连接模拟信号调理电路，模拟信号调理电路连接AD
转换电路，AD转换电路通过磁耦隔离电路与FPGA控制电路连接。FPGA控制电路与USB单片机
控制电路连接，USB单片机控制电路与USB接口电路连接，USB接口电路与USB总线连接。模拟
信号调理电路与IIC控制电路连接，IIC控制电路通过磁耦隔离电路与FPGA控制电路连接。
FPGA控制电路和USB单片机控制电路分别与时钟产生电路连接。
本发明使用USB总线将数字信号传输至上位机，上位机通过USB总线将控制信号发
生至所述采集卡。USB总线具有传输速率快，支持热插拔等特点，是虚拟仪器架构中常见的
一种串行总线。
工作时，使用USB连接线将采集卡和上位机连接。上位机控制采集卡工作的流程
是：上位机首先发送控制信号至本采集卡USB单片机控制电路，USB单片机控制电路收到控
制信号后根据信号的不同发送相应的控制信号至FPGA控制电路，FPGA控制电路中的译码器
单元接收到控制信号以后对信号进行译码，译码器单元译码后将控制信号发送至FPGA控制
电路其他电路单元，从而由FPGA控制电路控制IIC控制电路或者AD转换电路进行工作。
工作时，上位机首先发送“模拟信号放大倍数选择”控制信号至采集卡，最终FPGA
控制电路的译码器单元收到相应的控制信号，译码器单元译码后发送控制信号至IIC控制
单元，IIC控制单元控制IIC控制电路，最终由IIC控制电路控制信号放大倍数选择电路。上
位机发送的控制信号用于设置模拟调理电路信号放大倍数，此放大倍数可根据现场具体情
况进行选择。
当设置好模拟调理电路信号放大倍数后，上位机发送“开始采集”控制命令至采集
卡，最终由FPGA控制电路译码器单元收到相应的控制信号，译码器单元译码后发送控制信
号至AD数据缓冲单元，AD数据缓冲单元控制每一路AD转换器开始工作。
输入信号从模拟信号输入端口进入采集卡，模拟信号输入端口采用BNC母头连接
器。BNC母头连接器能够有效保证信号的输入，BNC母头连接器具有较好地稳定性。
输入信号依次通过电压跟随电路，信号放大倍数选择电路，低通滤波电路和AD驱
动电路。采集卡的模拟调理电路能够滤除输入信号的带外噪声，并且由于采集卡模拟调理
电路的优越性能，使得模拟调理电路具有很低的本底噪声。AD驱动电路将输入的单端信号
转化为差分信号。
作为一种优选，本发明模拟调理电路中使用的运算放大器的型号为LEM49990。
差分信号进入AD转换电路，AD转换电路将模拟信号转换为数字信号并发送至FPGA
控制电路。作为一种优选，AD转换芯片选择ES9102A。
FPGA控制电路中的AD数据缓冲单元接收该数字信号并存储。当AD数据缓冲单元接
收完一次采样数据后会将采样数据发送至FIFO数据缓存发送单元，并由AD数据缓冲单元产
生触发信号控制FIFO数据缓存发送单元接收数据。FIFO数据缓存单元重新整理采样数据后
发送至USB单片机控制单元。FIFO数据缓存单元产生触发信号控制USB单片机控制单元接收
数据。本发明不限制FPGA的型号，作为优选，本发明采用的FPGA芯片型号为EP4C8Q208C8N。
USB单片机控制电路收到采样数据以后，通过内部的智能USB核芯将采样数据通过
USB接口电路发送至USB总线，并由USB总线将数据发送至上位机进行存储、分析和实时显
示。作为一种优选的方案，USB单片机采用的型号为CY7C68013A单片机。