形成具有浅结和低薄层电 阻半导体器件的方法 本发明涉及形成具有浅结和低薄层电阻的半导体器件的方法，尤其涉及制造能防止结击穿和结漏电流增加的MOSFET的方法。
通常，MOS晶体管结形成于硅衬底和诸如源/漏区这样的有源区之间。
在常规MOSFET中，一般用硅化钛层来形成具有低薄层电阻的器件。在给硅衬底注入杂质离子后，通过第一热处理在那里形成结。接着在离子注入区形成钛层，并且通过第二热处理形成硅化钛层。
然而，在进行第二热处理时，掺杂进衬底的杂质离子又重新扩散到硅化钛层，之后硅化钛层和硅衬底间界面上的杂质浓度急据减小，从而生成了肖特基结。这样，就产生了一些象结击穿电压降低和结漏电流增加之类的问题。
此外，因为随半导体器件集成度变高，结的深度变浅，致使薄层电阻增加给发展高速度器件造成了更大困难。
本发明的一个目的是提供一种没有硅层消耗形成同时具有浅结和低薄层电阻的半导体器件的方法。
本发明的一个方面是，提供一种在硅衬底上形成低薄层电阻的结的方法，该方法包括以下步骤：在所说硅衬底上形成一非晶硅层；将杂质离子注入所说非晶硅层；将过渡金属离子注入所说非晶硅层；热处理所说非晶硅层和硅衬底，从而使所说过渡金属离子扩散到所说硅衬底的表面和使所说杂质离子扩散进硅衬底。
从下面参照附图对实施例的描述可明显看出本发明的其它目地和方面。
图1A至1D是表示根据本发明的一个实施例形成MOSFET的方法的横截面图。
参照图1A至1D，下面对本发明的实施例进行详细描述。
首先，如图1A所示，在硅衬底1上由栅氧化层10，栅极11和侧壁氧化层12构成一个通用的MOSFET，这些是所属技术领域的普通技术人员所熟知的。在形成侧壁氧化层12之前，可以将杂质离子注入进硅衬底1来形成LDD(轻掺杂漏)结构，离子注入是用栅极11上的侧壁氧化层12和一绝缘层(未示出)作离子注入阻挡层。在形成源/漏区的暴露的硅衬底上淀积厚度为“T”即200-300的非晶硅层13。
接下来，如图1B所示，通过将BF2离子注入非晶硅层13，使硼离子14定位。当硼离子14注入进硅衬底1时，就会因为硼离子的小尺寸而发生严重的硼离子14的沟道作用。因此，要在硼离子14注入进硅衬底1的情况下形成浅结是很困难的。再看图1A，非晶硅层13对浅结的影响是利用沟道作用来防止硼离子14渗入硅衬底1。而且必须控制加速硼离子14的能量，以免它们渗入硅衬底1和非晶硅层13的界面。在一个优选实施例中，硼离子14的射入范围设置在非晶硅层13的一半厚处，即，硼离子14的射入深度为0.5T。
如图1C所示，为了在不消耗硅衬底1的情况下形成薄硅化物层，必须以小于硼离子14注入的能量将钨离子15注入进非晶硅层13。当然，像钛或钴这样的过渡金属离子可以代替钨离子15。特别是，必须控制钨离子15的能量才能使之不注入硅衬底1。在优选实施例中，钨离子15的射入范围设置在非晶硅层13的一半厚度处。
最后，如图1D所示，在将硼和钨离子15注入到非晶硅层13后，对晶片施行迅速热处理，使在非晶硅层13中的钨和硼离子15和14向硅衬底1扩散。由于硼离子14的扩散系数比钨离子15的高，就使源/漏区16在硅衬底1里形成，在源/漏区上面形成了硅化钨层17。
从上面的描述可以明显看出，本发明具有能通过形成具有低薄层电阻的浅结改进器件速度的很好效果。
尽管以上参照本发明所公开的优选实施例阐明了发明目的，但本领域技术人员很清楚，任何不脱离本发明权利要求书所公开的本发明的精神和范围的修正、增加和替代都是可能的。