视频系数的双方向扫 描装置及其方法 本发明涉及在使用多重处理顺序系统中的二元数据的双方向扫描，特别涉及为了扫描多标准视频编码器的离散余弦变换(DCT)系数的装置。
像JPEG、MPEG-1、MPEG-2、H.261以及H.263这样的视频标准是按照Z形顺序处理离散余弦变换(DCT)系数的。比如，编码采用光栅扫描顺序可以产生和量化DCT系数的二元排列。但是，对于游程长度和电平编码则采用Z形顺序取得DCT系数。由于Z形顺序具有提供可有效压缩的长的游程倾向，故游程长度编码使用Z形顺序。
因此，在编码和解码的操作中，为了再排列DCT系数的扫描处理在DCT系数的量化或反量化、游程长度的编码或解码之间顺利地完成。
MPEG-2标准采用的不是Z形顺序，而是有选择地采用交替扫描顺序。交替扫描顺序特别适合处理交错视频信号。这是因为交替扫描顺序能够有效地选择视频信号的跳越成分。
如上所述，基于所述视频标准的数据压缩和解压缩的视频编码器，在顺时针方向的编码和在逆时针方向的解码两个方向，为完成系数排列的逻辑是必要的，其开发正在加速进行。
本发明是为了解决上述已有的问题点而提出的，其目的在于提供一种在多标准视频编码中进行双方向DCT系统扫描的装置及其方法，可有效地完成在视频压缩和解压缩过程中采用的所有的变换DCT系数扫描的逻辑。
为了实现上述目的，一方面，本发明涉及的双方向DCT系数扫描装置包括：缓冲存储器；地址发生器，接收依次增加的第一地址，从查找表对DCT系数产生基于所希望的扫描顺序的第二地址信号；以及第一选择装置，将基于典型的光栅扫描顺序的第二地址信号或第三地址信号作为所述缓冲存储器的地址信号而选择。在编码作业中，被量化部量化的DCT系数被写入被所述第三地址信号识别的缓冲存储器的等效位置，自从被所述第二地址信号识别的缓冲存储器的等效位置向游程长度及电平编码部读出。在解码作业中，被游程长度及电平解码部解码的DCT系数被写入被所述第二地址信号识别的缓冲存储器的相对应位置，再从被所述第三地址信号识别的所述缓冲存储器的位置向反量化部读出。第二选择装置为了在编码作业中选择由量化部写入的量化数据，或在解码作业中选择由解码部写入的解码数据而提供。
另一方面，本发明涉及的双方向DCT系数扫描方法包括：通过编码/解码部，依次增加地址信号的步骤；以及通过所述编码/解码部，按照DCT系数扫描顺序变换所述地址信号的步骤。
所述方法可以实现双方向扫描。关于编码方向，所述方法包括将按照光栅扫描顺序量化的DCT系数写入缓冲存储器的方法，以及按照由所述变换的地址信号规定的扫描顺序从所述缓冲存储器读出所述DCT系数再写入所述解码部的步骤。关于解码方向，所述方法包括将在被所述变换的地址信号规定的位置上解码的DCT系数从所述解码部向缓冲存储器写入，为了反量化，再从缓冲存储器读出DCT系数的步骤。
编码器的量化及反量化部，为了识别顺序地址或交替地址，可以按照显示DCT系数的二元数组的行和列的任意顺序产生地址信号。
附图的简要说明如下：
图1是表示本发明实施例涉及的双方向DCT系数扫描装置的方框图；
图2是用以说明在MPEG-2方式中进行DCT系数扫描时Z形扫描顺序的视图；
图3是用以说明在MPEG-2方式中进行DCT系数扫描时交替扫描顺序的视图；
图4是用以说明本发明涉及的一实施例的查找表的视图。
下面根据附图详细说明本发明的优选实施例。另外，所有图中相同部分用同一标号。
图1表示本发明一实施例涉及的用于多标准视频编码器的双方向DCT系数扫描装置100。
扫描装置100包括地址发生器10、第一选择部20、第二选择部30、以及缓冲存储器40。
地址发生器10接收第一地址信号RLC-adr，从地址信号RLC-adr和表示DCT系数扫描顺序的查找表产生第二地址信号ZZ-adr。
第一选择部20响应第一控制信号mux-selo，选择地址信号ZZ-adr或第三地址信号QNT-adr。第三地址信号QNT-adr遵循将DCT系数量化或反量化时所被使用的顺序(典型的光栅扫描顺序)。
要求读出控制信号buf-oe时，缓冲存储器40位于被由第一选择部20选择的所述地址信号识别的位置，产生象征DCT系数的数据信号RLC-di或数据信号QNT-di。
第二选择部30响应第二控制信号mux-sell，选择为编码而量化的表示DCT系数的数据信号QNT-do或为反量化而解码的表示DCT系数的数据信号RLC-do。要求写入控制信号buf-we时，第二选择部30从第一选择部20选择应当写入被地址信号所指示的缓冲存储器40的位置上的数据信号。
在编码模式中，量化部的数据信号QNT-do用于被写入由地址信号QNT-adr指示的位置而被选择，另外，输入到编码部的数据信号RLC-di从由地址信号ZZ-adr指示的地址读出。
在解码模式中，解码部的数据信号RLC-do用于被写入由地址信号ZZ-adr指示的位置而被选择，另外，输入到量化部的数据信号QNT-di从被地址信号QNT-adr指示的地址读出。
地址发生器10包括从地址信号RLC-adr产生信号ZZ-adr时所使用的一个以上的查找表。各查找表表示指示DCT系数依次量化位置的值和指示DCT系数依次编码位置的值的对应关系。
对于像MPEG-2这样的几个标准而言，不同的扫描顺序是可能的，故控制信号ALT-scan为了特定的扫描选择适当的查找表。如果扫描控制信号ALT-scan是“0”状态的话，如图2所示，所述查找表提供相当于Z形扫描顺序的变换；另一方面，如果控制信号ALT-scan是“1”状态的话，如图3所示，所述查找表提供相当于交替扫描顺序的变换。
图4表示地址发生器10由六位地址信号RLC-adr和信号ALT-scan产生的典型的信号ZZ-adr的六位的值。
如图4所示，给出与输入信号RLC-adr和ALT-scan相关联的输出信号ZZ-adr的查找表，采用例如读取专用存储器(ROM)、随机存取存储器(RAM)、现场可编程序门阵列(FPGA)、门阵列或具有输出输入信号之间所需求的响应关系的组合逻辑可以完成。使用存储器时，信号RLC-adr和ALT-scan指示包括对应的信号ZZ-adr的等效值的存储位置的地址。另外，查找表按照采用现有技术的逻辑也可以完成。
在上述实施例中，第一选择部20包括响应六位控制信号mux-selo的六位多路转换器，选择地址发生器10的六位扫描地址信号ZZ-adr或在量化过程中产生的六位地址信号QNT-adr。第二选择部30包括响应控制信号mux-sell的n位多路转换器，选择在量化过程中产生的n位数据信号QNT-do或在游程长度编码(RLC)处理过程中产生的n位数据信号RLC-do。
参照数字n表示的是与用视频编码器所执行的压缩标准相同，为表示量化的DCT系数所使用的最大位数。
在这里，量化部或反量化部执行由地址信号QNT-adr识别的DCT系数的量化或反量化。另外，游程长度和标准编码部或解码部根据地址信号RLC-adr执行编码或解码。
在上述实施例中，缓冲存储器40具有存储被配置为8×8数组的n位DCT系数的64×n位缓冲存储器。8×8数组的各DCT系数被存储于对应于DCT系数的光栅扫描缓冲存储器40内的位置。被写入的n位数据的读出根据读出控制信号buf-oe以提供为量化处理的数据输入信号QNT-di或RLC处理数据输入信号RLC-di为目的。
在本发明一实施例的多标准视频编码器中，顺时针方向·逆时针方向的扫描具体动作如下。
在编码模式中，量化部量化8×8数组的DCT系数，将所述DCT系数做为n位数据信号QNT-do，传送到扫描装置100。所述DCT系数按照典型的光栅扫描顺序，即，按照8×8数组的上端行的第一行、接下来是第二、第三、第四、第五、第六、第七、第八行的顺序依次被量化、传送，也可以采用交互的任意顺序。
地址信号QNT-adr具有下述格式，即，其三个最上位的位表示由信号QNT-do表示的、含有DCT系数的8×8数组的一个行；其三个最下位的位表示由数据信号QNT-do表示的、含有DCT系数的列。进行光栅扫描顺序传送时，地址信号QNT-adr从000000B到111111B依次增加。DCT系数一列一列地依次传送时，地址信号QNT-adr的三个最上位的位每当三个最下位的位增加时都要先于其增加，从000B到111B增加。当按其它顺序传送DCT系数时，必须与之相应地改变地址信号QNT-adr。
第一选择部20选择地址信号QNT-adr，第二选择部30选择数据信号QNT-do。为了在缓冲存储器40中在由地址信号QNT-adr指示的存储位置上写入量化的数据信号QNT-do，缓冲存储器40要求写入控制信号buf-we。通过这种方式，相当于8×8数组的六十四个DCT系数满足缓冲存储器40。
其后，RLC部将地址信号RLC-adr向地址发生器10输出。由信号RLC-adr表示的地址每当由缓冲存储器40量化的值被读出时，依次增加。地址发生器10按照控制信号ALT-scan选择的扫描方式，将信号RLC-adr变换成信号ZZ-adr。如果控制信号ALT-scan是“0”的话，选择相当于图2Z形扫描顺序的图4查找表“(a)”；如果信号ALT-scan是“1”的话，选择相当于图3交替扫描顺序的图4查找表“(b)”。
地址发生器10通过将地址信号RLC-adr置换成所选择的查找表中的地址信号，产生地址信号ZZ-adr。第一选择部20选择地址信号ZZ-adr，使之被传送到缓冲存储器40。因此，要求读出控制信号buf-oe时，在缓冲存储器40中，位于由地址信号ZZ-adr识别的存储位置上的DCT系数做为数据信号RLC-di由编码部读出。由图2或图3规定的Z形扫描顺序控制数据读出、编码的顺序。
其结果，在编码模式中，数据按照用光栅扫描顺序写入并规定于缓冲存储器40的扫描顺序，比如，在游程长度和标准编码部按照Z形扫描顺序或交替扫描顺序读出。
在解码模式中，游程长度和标准编码部将由输入位流输入的DCT系数译码，为了表示被译码的值，设定数据信号RLC-do。在缓冲存储器40中，为了写入其它的量化的DCT系数，每次变更信号RLC-do时，增加与之对应的信号RLC-adr。按照Z形扫描顺序或交替扫描顺序解译DCT系数。地址发生器10将信号RLC-adr变换成表示存储被译码的DCT系数在缓冲存储器40内的位置的信号ZZ-adr。交互扫描控制信号ALT-scan按照被用于游程长度和电平编码的扫描顺序设定。图4查找表“(a)”相当于图2的Z形扫描顺序，在交互扫描控制信号ALT-scan处于“0”状态时被选择。图4的查找表“(b)”相当于图3的交替扫描顺序，在交互扫描控制信号ALT-scan处于“1”状态时被选择。地址发生器10通过将由解码部的信号RLC-adr指示的地址置换成与被选择的查找表相关联的地址，产生第二地址信号ZZ-adr。第一选择部20在进行写入作业时选择地址信号ZZ-adr，向缓冲存储器40传送。与此同时，第二选择部30选择数据信号RLC-do，向缓冲存储器40传送。若要求写入控制信号buf-we，将解码部的数据信号RLC-do写入缓冲存储器40。由此，按照图2或图3的扫描顺序写入被译码的DCT系数，至于其存储位置，被存储于与DCT系数的二元数组的位置相对应的位置。其后，为了读出被缓冲存储器40译码的DCT系数，第一选择部20要求信号buf-oe时，选择地址信号QNT-adr。并且，读出存储于缓冲存储器40的DCT系数，将其做为数据信号QNT-di按照光栅扫描顺序向反量化部输出。
其结果，在解码模式中，按Z形扫描顺序和交替扫描顺序译码的数据被写入缓冲存储器40后，按照光栅扫描顺序被读出并被反量化。
参照特定的优选实施例，对本发明进行了图示，并进行了说明。只要不脱离本发明的精神和领域，本发明可以进行多种改良及变形，这是具有一般知识的本领域技术人员容易理解的。
如上所述，本发明的顺时针方向及逆时针方向扫描装置100，在其地址发生器10中，由于查找表可以选择适当的扫描顺序，故扫描装置100可以选择包括JPEG、MPEG-1、MPEG-2、H.261和H.263在内的所有数据压缩及解压缩标准。另外，扫描装置100采用编码及解码的二者相同的地址变换，允许编码及解码的双方向扫描。