《一种数据信道的解扰解扩装置.pdf》由会员分享，可在线阅读，更多相关《一种数据信道的解扰解扩装置.pdf（22页珍藏版）》请在专利查询网上搜索。
1、10申请公布号CN104104410A43申请公布日20141015CN104104410A21申请号201310116377922申请日20130403H04B1/71220110171申请人中兴通讯股份有限公司地址518057广东省深圳市南山区高新技术产业园科技南路中兴通讯大厦法务部72发明人姬晓琳74专利代理机构北京安信方达知识产权代理有限公司11262代理人田红娟龙洪54发明名称一种数据信道的解扰解扩装置57摘要本发明提供一种数据信道的解扰解扩装置，该装置包括码片旋转及相关电路，用于根据码片偏移量CHIP_OFFSET，用S个二选一开关从2S个码片天线数据ANT_DATA0ANT_DA。
2、TA2S1中选取参与相关累加的S个码片天线数据，然后将该S个码片天线数据与伪随机码做相关操作，输出相关后的S个码片CHIP0CHIPS1，其中，S2X，0CHIP_OFFSETS，S、X、CHIP_OFFSET均为正整数；码片累加及旋转电路，用于根据扩频因子SF对CHIP0CHIPS1中的相邻SF个码片进行累加，且在累加过程中对码片作旋转，得到正确排序的S个码片的相关累加结果，其中，SF2J，J均为正整数。本发明所述的装置可以减少数据信道的解扰解扩所需多路选择器，减小实现面积。51INTCL权利要求书2页说明书14页附图5页19中华人民共和国国家知识产权局12发明专利申请权利要求书2页说明书1。
3、4页附图5页10申请公布号CN104104410ACN104104410A1/2页21一种数据信道的解扰解扩装置，其特征在于，该装置包括码片旋转及相关电路，用于根据码片偏移量CHIP_OFFSET，用S个二选一开关从2S个码片天线数据ANT_DATA0ANT_DATA2S1中选取参与相关累加的S个码片天线数据，然后将该S个码片天线数据与伪随机码做相关操作，输出相关后的S个码片CHIP0CHIPS1，其中，S2X，0CHIP_OFFSETS，S、X、CHIP_OFFSET均为正整数；码片累加及旋转电路，用于根据扩频因子SF对CHIP0CHIPS1中的相邻SF个码片进行累加，且在累加过程中对码片作。
4、旋转，得到正确排序的S个码片的相关累加结果，其中，SF2J，J均为正整数。2根据权利要求1所述的解扰解扩装置，其特征在于所述码片旋转及相关电路包括二选一开关电路，包括S个二选一开关SWITCH_I，每一个二选一开关SWITCH_I根据一选通信号SELECT_I从输入的两个码片天线数据ANT_DATAI和ANT_DATAIS中选择一个输出，其中，I0，1，S1；译码电路，用于根据码片偏移量CHIP_OFFSET生成各个二选一开关的选通信号SELECT_I，使得在ICHIP_OFFSET时，二选一开关SWITCH_I输出ANT_DATAIS，ICHIP_OFFSET时，二选一开关SWITCH_I输。
5、出ANT_DATAI；码片相关电路，用于将二选一开关电路输出的码片与伪随机码进行相关操作，输出所述相关后的S个码片CHIP0CHIPS1。3根据权利要求1或2所述的解扰解扩装置，其特征在于所述码片累加及旋转电路包括X阶电路，其中第一阶电路包括2X1个第1阶运算单元STEP0_M和2X1个锁存单元，M0，1，2X11，其中每个第1阶运算单元STEP0_M包括一累加旋转单元，用于在CHIP_OFFSET00时，输出CHIP2M和CHIP2M1的累加结果，在CHIP_OFFSET01时，输出CHIP2M1和CHIP2M2的累加结果；每个锁存单元用于将对应的第1阶运算单元STEP0_M的输出STEP0。
6、_SYMBOLM锁存一个时钟节拍后输出；第X阶电路包括2XX个第X阶运算单元STEPX1_Z和2XX个锁存单元，X2，3，X1，Z0，1，2XX1，其中每个第X阶运算单元STEPX1_Z包括一累加旋转单元，用于在CHIP_OFFSETX10时，输出STEPX2_SYMBOL2Z和STEPX2_SYMBOL2Z1的累加结果，在CHIP_OFFSETX11时，输出STEPX2_SYMBOL2Z1和STEPX2_SYMBOL2Z2的累加结果；每个锁存单元用于将对应的第X阶运算单元STEPX1_Z的输出STEPX1_SYMBOLZ锁存一个时钟节拍后输出；第X阶电路包括一个第X阶运算单元和一个锁存单元，。
7、其中该第X阶运算单元STEPX1_0包括一加法器，用于将两个X1阶运算单元的输出STEPX2_SYMBOL0和STEPX2_SYMBOL1；该锁存单元，用于将该加法器的输出锁存一个时钟节拍后输出，得到正确排序的S个权利要求书CN104104410A2/2页3码片的相关累加结果。4根据权利要求3所述的解扰解扩装置，其特征在于所述第1阶运算单元STEP0_M中的累加旋转单元包括二选一开关，用于在选通信号CHIP_OFFSET01时，从两个输入CHIP2M和CHIP2M2中选择CHIP2M2输出，在CHIP_OFFSET00时，选择CHIP2M输出；加法器，用于将同单元的二选一开关的输出与CHIP2。
8、M1累加后输出；所述第X阶运算单元STEPX1_Z中的累加旋转单元包括二选一开关，用于在选通信号CHIP_OFFSETX11时，从两个输入STEPX2_SYMBOL2Z和STEPX2_SYMBOL2Z2中选择STEPX2_SYMBOL2Z2输出，在CHIP_OFFSET10时，选择STEPX2_SYMBOL2Z输出；加法器，用于将同单元的二选一开关的输出与STEPX2_SYMBOL2Z1累加后输出。5根据权利要求3所述的解扰解扩装置，其特征在于每个第X阶运算单元STEPX1_Z还包括一个第X阶旁路旋转单元STEPX1_Z_BR和一个第X阶选择单元STEPX1_Z_SL，X2，3，X，Z0，1，。
9、2XX1，其中第X阶旁路旋转单元STEPX1_Z_BR包括X1个旁路旋转子单元STEPX1_Z_BR2J，旁路旋转子单元STEPX1_Z_BR2J用于SF2J时对输入码片的旁路和旋转，J1，2，X1，在Z1CHIP_OFFSETPQZ2XX1时，前2XX拍输出STEPX2_SYMBOLZ2XX，后2XX拍输出STEPX2_SYMBOLZ，在CHIP_OFFSETPQZ1或CHIP_OFFSETPQZ2XX1时，前2XX拍输出STEPX2_SYMBOLZ，后2XX拍输出STEPX2_SYMBOLZ2XX，QJ，PJXX；第X阶选择单元STEPX1_Z_SL与第X阶运算单元STEPX1_Z内的X1。
10、个旁路旋转子单元和累加旋转单元的输出连接，用于在SF2X1时，将旁路旋转子单元STEPX1_Z_BRSF的输出作为该第X阶运算单元STEPX1_Z的输出STEPX1_SYMBOLZ，在SF2X1时，将该累加旋转单元的输出作为该第X阶运算单元STEPX1_Z的输出STEPX1_SYMBOLZ。6根据权利要求5所述的解扰解扩装置，其特征在于所述旁路旋转子单元STEPX1_Z_BR2J包括第X阶译码器，用于根据码片偏移量和时钟节拍输出选通信号，使得在在Z1CHIP_OFFSETPQZ2XX1时，同一子单元的二选一开关在前2XX拍输出STEPX2_SYMBOLZ2XX，后2XX拍输出STEPX2_SY。
11、MBOLZ，在CHIP_OFFSETPQZ1或CHIP_OFFSETPQZ2XX1时，同一子单元的二选一开关在前2XX拍输出STEPX2_SYMBOLZ，后2XX拍输出STEPX2_SYMBOLZ2XX；二选一开关，用于根据同一子单元的第X阶译码器输出的选通信号，在从两个输入STEPX2_SYMBOLZ和STEPX2_SYMBOLZ2XX中选择一个输出。7根据权利要求1或2或4或5或6所述的解扰解扩装置，其特征在于所述S2、4、8、16、32、64、128或256。8根据权利要求5或6所述的解扰解扩装置，其特征在于该解扰解扩装置用于WCDMA系统数据信道解调中的一次解扰解扩，支持该系统规定的各。
12、种SF，其中SF最小为2。权利要求书CN104104410A1/14页4一种数据信道的解扰解扩装置技术领域0001本发明涉及通信领域，更具体地，涉及一种用于数据信道的解扰解扩装置。背景技术0002UMTSUNIVERSALMOBILETELECOMMUNICATIONSSYSTEM，通用移动通讯系统作为一个完整的3G移动通信技术标准，首选采用WCDMAWIDEBANDCODEDIVISIONMULTIPLEACCESS，宽带码分多址作为其空中接口标准。WCDMA属于扩频通信，采用双向闭环功控、发射和接收分集、RAKE接收抗多径衰落、卷积码和TURBO码信道编译码等技术。0003移动通信信道与固。
13、定通信信道有很大的不同，接收机移动时天线收到的电磁波可由发射机天线发射后直线到达，也可以经过反射、衍射等多条路径延迟传播后到达，因此接收信号具有很多的多径FINGER时延，这些多径结果互相干扰，形成无线信道的多径衰落。0004在WCDMA基带接收机端，利用导频PN码的相关性，对接收信号中可分辨的多径分量分别进行跟踪、接收，输出基带信号并进行路径合并，这种接收信号的方式称为RAKE相关接收。RAKE接收对各多径分别进行相关解调，这些相关解调器也被称为多径接收器RAKEFINGERS，然后将这些多径接收器的输出进行合并，送入信道译码器进行后面的处理。RAKE相关接收利用多径分量，等效地增加了接收到。
14、的发射功率，达到抗多径衰落的目的。0005此外，为了使WCDMA支持上行链路的高速率数据传输，第三代合作组织3GPP的R6引入了增强型物理上行信道EDCHENHANCEDDEDICATEDCHANNEL，增强型物理信道，它允许最小的SFSPREADINGFACTOR，扩频因子等于2。0006对于数据信道解调而言，码片级处理是第一步，码片级处理主要完成WCDMA物理层的多径跟踪和解扰解扩功能，将采样数据转化成符号数据，而解扰解扩是将码片数据转化为符号数据的关键技术。0007数据信道解调一般采用二次解扩方式，本发明涉及的一次解扰解扩处理过程中，以32个码片CHIP作为一个单位进行相关和累加，称之为。
15、一个IPITERATIONPERIOD。同一信道内多个多径FINGER之间存在码片偏移CHIPOFFSET，相对于天线系统定时，是有先有后的。由于不同多径的码片偏移不同，要解调32个码片的天线数据，在最大偏移为1个IP的情况下，就需要一次读取64个码片的天线数据，然后根据FINGER各自的CHIPOFFSET，从64个码片中取出32个码片来进行相关和累加。这种从64个码片中取出32个码片的选择过程，称之为码片的相位旋转。0008通常的相位旋转的方法，就是从64个码片中根据CHIPOFFSET选择出32个码片，而电路设计的实现过程中，由于CHIPOFFSET的取值范围为031，则是需要N个32选。
16、1的多路选择器MUX，如果每个码片的数据为12BIT，需要选择32个码片，则共需要384个32选1的MUX。这种方法实现的电路延时又长，面积又大32选1的MUX在电路实现上占用的面积较大。即使分成两级，第一级384个8选1的MUX，第二级384个4选1的MUX，延时相对会短，但MUX的个数还是不会减少。说明书CN104104410A2/14页5发明内容0009为解决上述所述的技术缺陷，本发明提供一种可以减少所需多路选择器，减小实现面积的数据信道的解扰解扩装置。0010为解决上述技术问题，本发明采取以下技术方案0011一种数据信道的解扰解扩装置，该装置包括0012码片旋转及相关电路，用于根据码片。
17、偏移量CHIP_OFFSET，用S个二选一开关从2S个码片天线数据ANT_DATA0ANT_DATA2S1中选取参与相关累加的S个码片天线数据，然后将该S个码片天线数据与伪随机码做相关操作，输出相关后的S个码片CHIP0CHIPS1，其中，S2X，0CHIP_OFFSETS，S、X、CHIP_OFFSET均为正整数；0013码片累加及旋转电路，用于根据扩频因子SF对CHIP0CHIPS1中的相邻SF个码片进行累加，且在累加过程中对码片作旋转，得到正确排序的S个码片的相关累加结果，其中，SF2J，J均为正整数。0014优选地，码片旋转及相关电路包括0015二选一开关电路，包括S个二选一开关SWI。
18、TCH_I，每一个二选一开关SWITCH_I根据一选通信号SELECT_I从输入的两个码片天线数据ANT_DATAI和ANT_DATAIS中选择一个输出，其中，I0，1，S1；0016译码电路，用于根据码片偏移量CHIP_OFFSET生成各个二选一开关的选通信号SELECT_I，使得在ICHIP_OFFSET时，二选一开关SWITCH_I输出ANT_DATAIS，ICHIP_OFFSET时，二选一开关SWITCH_I输出ANT_DATAI；0017码片相关电路，用于将二选一开关电路输出的码片与伪随机码进行相关操作，输出相关后的S个码片CHIP0CHIPS1。0018优选地，码片累加及旋转电路包。
19、括X阶电路，其中0019第一阶电路包括2X1个第1阶运算单元STEP0_M和2X1个锁存单元，M0，1，2X11，其中0020每个第1阶运算单元STEP0_M包括一累加旋转单元，用于在CHIP_OFFSET00时，输出CHIP2M和CHIP2M1的累加结果，在CHIP_OFFSET01时，输出CHIP2M1和CHIP2M2的累加结果；0021每个锁存单元用于将对应的第1阶运算单元STEP0_M的输出STEP0_SYMBOLM锁存一个时钟节拍后输出；0022第X阶电路包括2XX个第X阶运算单元STEPX1_Z和2XX个锁存单元，X2，3，X1，Z0，1，2XX1，其中0023每个第X阶运算单元S。
20、TEPX1_Z包括一累加旋转单元，用于在CHIP_OFFSETX10时，输出STEPX2_SYMBOL2Z和STEPX2_SYMBOL2Z1的累加结果，在CHIP_OFFSETX11时，输出STEPX2_SYMBOL2Z1和STEPX2_SYMBOL2Z2的累加结果；0024每个锁存单元用于将对应的第X阶运算单元STEPX1_Z的输出STEPX1_SYMBOLZ锁存一个时钟节拍后输出；0025第X阶电路包括一个第X阶运算单元和一个锁存单元，其中说明书CN104104410A3/14页60026该第X阶运算单元STEPX1_0包括一加法器，用于将两个X1阶运算单元的输出STEPX2_SYMBOL。
21、0和STEPX2_SYMBOL1；0027该锁存单元，用于将该加法器的输出锁存一个时钟节拍后输出，得到正确排序的S个码片的相关累加结果。0028优选地，第1阶运算单元STEP0_M中的累加旋转单元包括0029二选一开关，用于在选通信号CHIP_OFFSET01时，从两个输入CHIP2M和CHIP2M2中选择CHIP2M2输出，在CHIP_OFFSET00时，选择CHIP2M输出；0030加法器，用于将同单元的二选一开关的输出与CHIP2M1累加后输出；0031第X阶运算单元STEPX1_Z中的累加旋转单元包括0032二选一开关，用于在选通信号CHIP_OFFSETX11时，从两个输入STEPX。
22、2_SYMBOL2Z和STEPX2_SYMBOL2Z2中选择STEPX2_SYMBOL2Z2输出，在CHIP_OFFSET10时，选择STEPX2_SYMBOL2Z输出；0033加法器，用于将同单元的二选一开关的输出与STEPX2_SYMBOL2Z1累加后输出。0034优选地，每个第X阶运算单元STEPX1_Z还包括一个第X阶旁路旋转单元STEPX1_Z_BR和一个第X阶选择单元STEPX1_Z_SL，X2，3，X，Z0，1，2XX1，其中0035第X阶旁路旋转单元STEPX1_Z_BR包括X1个旁路旋转子单元STEPX1_Z_BR2J，旁路旋转子单元STEPX1_Z_BR2J用于SF2J时对。
23、输入码片的旁路和旋转，J1，2，X1，在Z1CHIP_OFFSETPQZ2XX1时，前2XX拍输出STEPX2_SYMBOLZ2XX，后2XX拍输出STEPX2_SYMBOLZ，在CHIP_OFFSETPQZ1或CHIP_OFFSETPQZ2XX1时，前2XX拍输出STEPX2_SYMBOLZ，后2XX拍输出STEPX2_SYMBOLZ2XX，QJ，PJXX；0036第X阶选择单元STEPX1_Z_SL与第X阶运算单元STEPX1_Z内的X1个旁路旋转子单元和累加旋转单元的输出连接，用于在SF2X1时，将旁路旋转子单元STEPX1_Z_BRSF的输出作为该第X阶运算单元STEPX1_Z的输出S。
24、TEPX1_SYMBOLZ，在SF2X1时，将该累加旋转单元的输出作为该第X阶运算单元STEPX1_Z的输出STEPX1_SYMBOLZ。0037优选地，旁路旋转子单元STEPX1_Z_BR2J包括0038第X阶译码器，用于根据码片偏移量和时钟节拍输出选通信号，使得在在Z1CHIP_OFFSETPQZ2XX1时，同一子单元的二选一开关在前2XX拍输出STEPX2_SYMBOLZ2XX，后2XX拍输出STEPX2_SYMBOLZ，在CHIP_OFFSETPQZI或CHIP_OFFSETPQZ2XX1时，同一子单元的二选一开关在前2XX拍输出STEPX2_SYMBOLZ，后2XX拍输出STEPX2。
25、_SYMBOLZ2XX；0039二选一开关，用于根据同一子单元的第X阶译码器输出的选通信号，在从两个输入STEPX2_SYMBOLZ和STEPX2_SYMBOLZ2XX中选择一个输出。0040优选地，S2、4、8、16、32、64、128或256。0041优选地，该解扰解扩装置用于WCDMA系统数据信道解调中的一次解扰解扩，支持该系统规定的各种SF，其中SF最小为2。说明书CN104104410A4/14页70042采取以上所述的技术方案，与通常的解扰解扩相比，减少了所需要用到的多路选择器的数量，从而减小设计实现上的面积。并且还可以支持各种版本的WCDMA物理层协议，包括扩频因子SF2或4的多。
26、码传输的高速数据业务用户的解调任务。附图说明0043在此说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示例性的实施例及其说明用于解释本发明，并不构成对本发明的限制；在附图中0044图1是本发明实施例的码片旋转及相关电路的结构图；0045图2是本发明实施例的码片累加及旋转电路的示意图；0046图3是图2的第一阶电路中第1阶运算单元和锁存单元的结构图；0047图4是图2中的第二阶电路中第2阶运算单元和锁存单元的结构图；0048图5是图2中的第三阶电路中第3阶运算单元和锁存单元的结构图；0049图6是图2中的第四阶电路中第4阶运算单元和锁存单元的结构图；以及0050图7是图2中。
27、的第五阶电路中第5阶运算单元和锁存单元的结构图。具体实施方式0051为了使本发明的技术方案更加清楚明白，下面结合附图和具体实施例对本发明做进一步详细阐述。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的各种方式可以相互组合。0052实施例一0053本实施例的数据信道的解扰解扩装置包括0054码片旋转及相关电路，用于根据码片偏移量CHIP_OFFSET，用S个二选一开关从2S个码片天线数据ANT_DATA0ANT_DATA2S1中选取参与相关累加的S个码片天线数据，然后将该S个码片天线数据与伪随机码做相关操作，输出相关后的S个码片CHIP0CHIPS1，其中，S2X，0CHIP_OF。
28、FSETS，S、X、CHIP_OFFSET均为正整数；0055码片累加及旋转电路，用于根据扩频因子SF对CHIP0CHIPS1中的相邻SF个码片进行累加，且在累加过程中对码片作旋转，得到正确排序的S个码片的相关累加结果，其中，SF2J，J均为正整数。0056码片旋转及相关电路包括0057二选一开关电路，包括S个二选一开关SWITCH_I，每一个二选一开关SWITCH_I根据一选通信号SELECT_I从输入的两个码片天线数据ANT_DATAI和ANT_DATAIS中选择一个输出，其中，I0，1，S1；0058译码电路，用于根据码片偏移量CHIP_OFFSET生成各个二选一开关的选通信号SELEC。
29、T_I，使得在ICHIP_OFFSET时，二选一开关SWITCH_I输出ANT_DATAIS，ICHIP_OFFSET时，二选一开关SWITCH_I输出ANT_DATAI；0059码片相关电路，用于将二选一开关电路输出的码片与伪随机码进行相关操作，输出所述相关后的S个码片CHIP0CHIPS1。0060码片累加及旋转电路包括X阶电路，其中0061第一阶电路包括2X1个第1阶运算单元STEP0_M和2X1个锁存单元，M0，说明书CN104104410A5/14页81，2X11，其中0062每个第1阶运算单元STEP0_M包括一累加旋转单元，用于在CHIP_OFFSET00时，输出CHIP2M和C。
30、HIP2M1的累加结果，在CHIP_OFFSET01时，输出CHIP2M1和CHIP2M2的累加结果；该累加旋转单元可包括二选一开关，用于在选通信号CHIP_OFFSET01时，从两个输入CHIP2M和CHIP2M2中选择CHIP2M2输出，在CHIP_OFFSET00时，选择CHIP2M输出；及加法器，用于将同单元的二选一开关的输出与CHIP2M1累加后输出；0063每个锁存单元用于将对应的第1阶运算单元STEP0_M的输出STEP0_SYMBOLM锁存一个时钟节拍后输出；0064第X阶电路包括2X个第X阶运算单元STEPX1_Z和2XX个锁存单元，X2，3，X1，Z0，1，2XX1，其中0。
31、065每个第X阶运算单元STEPX1_Z包括一累加旋转单元，用于在CHIP_OFFSETX10时，输出STEPX2_SYMBOL2Z和STEPX2_SYMBOL2Z1的累加结果，在CHIP_OFFSETX11时，输出STEPX2_SYMBOL2Z1和STEPX2_SYMBOL2Z2的累加结果；该累加旋转单元可包括二选一开关，用于在选通信号CHIP_OFFSETX11时，从两个输入STEPX2_SYMBOL2Z和STEPX2_SYMBOL2Z2中选择STEPX2_SYMBOL2Z2输出，在CHIP_OFFSET10时，选择STEPX2_SYMBOL2Z输出；加法器，用于将同单元的二选一开关的输出。
32、与STEPX2_SYMBOL2Z1累加后输出。0066每个锁存单元用于将对应的第X阶运算单元STEPX1_Z的输出STEPX1_SYMBOLZ锁存一个时钟节拍后输出；0067第X阶电路包括一个第X阶运算单元和一个锁存单元，其中0068该第X阶运算单元STEPX1_0包括一加法器，用于将两个X1阶运算单元的输出STEPX2_SYMBOL0和STEPX2_SYMBOL1累加；0069该锁存单元，用于将该加法器的输出锁存一个时钟节拍后输出，得到正确排序的S个码片的相关累加结果。0070上述解扰解扩装置如果要支持多种SF，如2，4，16，32，等，则需要在第2阶开始的各阶运算单元中增加旁路旋转单元和选。
33、择单元，具体如下0071每个第X阶运算单元STEPX1_Z还包括一个第X阶旁路旋转单元STEPX1_Z_BR和一个第X阶选择单元STEPX1_Z_SL，X2，3，X，Z0，1，2XX1，其中0072第X阶旁路旋转单元STEPX1_Z_BR包括X1个旁路旋转子单元STEPX1_Z_BR2J，旁路旋转子单元STEPX1_Z_BR2J用于SF2J时对输入码片的旁路和旋转，J1，2，X1，在Z1CHIP_OFFSETPQZ2XX1时，前2XX拍输出STEPX2_SYMBOLZ2XX，后2XX拍输出STEPX2_SYMBOLZ，在CHIP_OFFSETPQZ1或CHIP_OFFSETPQZ2XX1时，前。
34、2XX拍输出STEPX2_SYMBOLZ，后2XX拍输出STEPX2_SYMBOLZ2XX，QJ，PJXX；0073第X阶选择单元STEPX1_Z_SL与第X阶运算单元STEPX1_Z内的X1个旁路旋转子单元和累加旋转单元的输出连接，用于在SF2X1时，将旁路旋转子单说明书CN104104410A6/14页9元STEPX1_Z_BRSF的输出作为该第X阶运算单元STEPX1Z的输出STEPX1_SYMBOLZ，在SF2X1时，将该累加旋转单元的输出作为该第X阶运算单元STEPX1_Z的输出STEPX1_SYMBOLZ。0074在具体实现时，上述所述旁路旋转子单元STEPX1Z_BR2J可包括0。
35、075第X阶译码器，用于根据码片偏移量和时钟节拍输出选通信号，使得在在Z1CHIP_OFFSETPQZ2XX1时，同一子单元的二选一开关在前2XX拍输出STEPX2_SYMBOLZ2XX，后2XX拍输出STEPX2_SYMBOLZ，在CHIP_OFFSETPQZ1或CHIP_OFFSETPQZ2XX1时，同一子单元的二选一开关在前2XX拍输出STEPX2_SYMBOLZ，后2XX拍输出STEPX2_SYMBOLZ2XX；0076二选一开关，用于根据同一子单元的第X阶译码器输出的选通信号，在从两个输入STEPX2_SYMBOLZ和STEPX2_SYMBOLZ2XX中选择一个输出。0077本实施例。
36、的上述解扰解扩装置可用于WCDMA系统数据信道解调中的一次解扰解扩，支持该系统规定的各种SF，而S如可以为2、4、8、16、32、64、128或256。0078实施例二0079本实施例数据信道码片级解扰解扩的处理基于实施例一，是以32个码片为单位进行相关和累加操作的。由于同一信道内多个FINGER的码片数据相对于天线系统定时是有先有后的，即不同的FINGER相对于天线系统定时的偏移是有差别的，我们把它叫做CHIPOFFSET码片偏移。例如，一个FINGER的CHIPOFFSET等于7，则在进行数据信道解调时，要从天线数据的时隙内的第7个的码片开始，以32个码片为单位进行相关和累加操作。由于不同。
37、的FINGER的CHIPOFFSET不同，对于32个码片为处理单元而言，CHIPOFFSET最大为31码片，即CHIPOFFSET范围是031，则在处理同一信道多个FINGER时，需要一次取出64个码片的天线数据，然后根据FINGER各自的CHIPOFFSET，从64个码片中取出32个码片来进行相关和累加，以CHIPOFFSET等于7为例，用于相关和累加的32码片数据的正确顺序是CHIP7，CHIP8，CHIP9，CHIP10，CHIP30，CHIP31，CHIP32，CHIP33，CHIP34，CHIP35，CHIP36，CHIP37，CHIP38从CHIPOFFSET对应的码片起从小到大依。
38、次取出32个。这种码片的选择过程，称做码片的相位旋转。可以看出，相位旋转的粒度跟码片级解扰解扩的处理粒度直接相关，数量上并不是严格限制的，本实施例只是基于32CHIP的处理粒度论述的。0080码片的相位旋转后得到是用于单码片相关的数据，与PN码进行相关，相关后的码片数据进行累加。对于数据信道解扰解扩而言，由于SF不同，码片累加的个数也不同，比如SF等于2则是相邻的2个码片累加成符号然后输出，SF等于4则是相邻的4个码片累加成符号然后输出，以此类推。由于解扰解扩是以32码片为单位进行相关和累加，这里的相关也是32阶的，所以最大32个数据累加。对于SF小于32的，累加到SF，SF大于等于32的，累。
39、加到32码片。因为这里是解扰后的第一次解扩处理，所以对于SF大于32的，需要后续的第二次解扩后才能得到符号，这里得到的只是累加到32的数据；对于SF小于等于32的，累加到SF，得到是符号。0081本实施例数据信道的解扰解扩装置包括以下电路0082码片旋转及相关电路，用于从取出的64码片天线数据中选取参与相关累加的32码片天线数据，也就是相位旋转，并将经过旋转后的天线数据与伪随机码例如PN码做相关说明书CN104104410A7/14页10操作，输出32码片；0083码片累加及旋转电路，用于根据SF将32个码片的相关结果累加，在累加过程中对码片作旋转，得到正确排序的32码片相关累加结果。0084。
40、其中0085码片旋转及相关电路如图1所示，图中，ANT_DATA_0、ANT_DATA_1、ANT_DATA63表示天线数据中的64个码片；MIX_PN表示混合PN码，用于码片的相关操作；SELECT_0、SELECT_1、SELECT_31表示二选一开关的选通信号；文中，XI，J表示取二进制信号X的第IJ位，XI表示取二进制信号X的第I位，如图中的CHIP_OFFSET40表示取CHIP_OFFSET信号的第4位至第0位，MIX_PN10表示取MIX_PN信号的第1位至第0位。0086如图所示，该码片旋转及相关电路包括0087二选一开关电路，包括32个二选一开关SWITCH_I，每一个二选一。
41、开关SWITCH_I根据一选通信号SELECT_I从输入的两个码片的天线数据ANT_DATAI和ANT_DATAI32中选择一个输出。0088译码电路CODING，用于根据码片偏移量CHIP_OFFSET生成各二选一开关的选通信号SELECT_I，使得在ICHIP_OFFSET时，二选一开关SWITCH_I输出码片ANT_DATAI32，在ICHIP_OFFSET时，二选一开关SWITCH_I输出码片ANT_DATAI。0089码片相关电路，包括32个子相关电路CHIP_CORRELATE，用于将32个二选一开关输出的码片与PN码的相应位进行相关操作，输出相关后的32码片CHIP0CHIP31。
42、。这里需要对PN码也按照CHIP_OFFSET进行旋转，将连续的32个值旋转为和天线码片相同的相位，由于单码片的PN只有2BIT，所以这里消耗的资源相对很少。0090其中，I0，1，31，CHIP_OFFSET为码片偏移量，用5BIT表示即CHIP_OFFSET40。0091通过上述二选一开关电路选择出来的32个码片是有效的码片数据，然后和PN码进行相关操作输出CHIP0CHIP31，但是从图1很容易看出，码片从0到31的排序不是需要的正确排序。仍以CHIPOFFSET等于7为例，将ANT_DATAI相关后对应的CHIP记为CHIPI，用于后续相关和累加的32码片CHIP0CHIP31用CHI。
43、PI表示的正确顺序是CHIP7，CHIP8，CHIP9，CHIP10，CHIP30，CHIP31，CHIP32，CHIP33，CHIP34，CHIP35，CHIP36，CHIP37，CHIP38；而经本实施例旋转和相关后得到的32码片CHIP0CHIP31用CHIPI表示是CHIP32，CHIP33，CHIP34，CHIP35，CHIP36，CHIP37，CHIP38，CHIP7，CHIP8，CHIP9，CHIP10，CHIP30，CHIP31。即，CHIPOFFSET1的情况下，以CHIPOFFSET对应的CHIP为分隔点，前面是编号大于31的一组正确排序的码片，后面是编号小于31的一组正确。
44、排序的码片，但整体上存在错位。因此在后续根据SF进行累加时，还需要把这32个码片进一步旋转，以获得正确的排序。这里旋转是因为旋转及相关电路的相位旋转把有效码片的顺序打乱了，这种旋转及相关电路的设计是为了减少过多的多路选择器，减少设计实现上的面积。0092图2从总体上描述了本实施例的码片累加及旋转电路，该电路一方面要根据SF选择累加的级数，即相邻几个码片进行累加；另一方面要根据CHIPOFFSET将CHIP0CHIP31旋转为正确的码片顺序，进行累加及旁路输出。如图所示，本实施例采用五阶电路实现对不说明书CN104104410A108/14页11同SF的码片累加和旋转，前一阶的输出作为后一阶的输。
45、入。因SF最小为2，故第一阶电路只需根据码片偏移将两两相邻的码片相加，其余4阶的累加需要根据SF判断是继续累加还是将加法器旁路。图中的ACC_STEP0_0ACC_STEP0_15表示组成第一阶电路的16个一阶子电路，ACC_STEP1_0ACC_STEP1_7表示组成第二阶电路的8个二阶子电路，依此类似，ACC_STEP4表示第五阶电路。为了调整之前码片旋转造成的错位，让不同的时钟节拍CYCLE_CNT能输出正确的符号，需要根据CHIP_OFFSET和CYCLE_CNT来控制旋转。0093需要说明的是，相位旋转的粒度跟码片级解扰解扩的处理粒度直接相关，码片数量上并不是严格限制的，本实施例是基。
46、于32个码片的处理粒度论述的，故采用五阶累加和旋转电路进行累加和旋转，因为只做一次解扩，最大只需要累加到32码片即S等于32，SF大于32码片时，在二次解扩中根据SF继续累加；如果一次解扩最大需要累加到64码片，则需要六阶累加和旋转电路，如果一次解扩只累加到16码片，则只需要四阶累加和旋转电路，一次解扩的粒度可以根据需要自由选择，一般小于等于64码片。0094第一阶电路包括16个第1阶运算单元STEP0_M和16个锁存单元，0M16。图3示出了一个第1阶运算单元STEP0_M和对应的一个锁存单元构成的一个第1阶子电路ACC_STEP0_M，如图所示，0095每个第1阶运算单元STEP0_M包括。
47、一累加旋转单元，该累加旋转单元包括0096二选一开关，用于在选通信号CHIP_OFFSET01时，从两个输入CHIP2M和CHIP2M2中选择CHIP2M2输出，在CHIP_OFFSET00时，选择CHIP2M输出。0097加法器，用于将二选一开关输出的码片数据与CHIP2M1累加后输出。0098每个锁存单元用于将对应的第1阶运算单元STEP0M的输出STEP0_SYMBOLM锁存一个时钟节拍后输出，可以用D触发器实现。0099第二阶电路包括8个第2阶运算单元STEP1_N和8个锁存单元，0N8。图4示出了一个第2阶运算单元STEP1_N和对应的一个锁存单元构成的一个第2阶子电路ACC_STE。
48、P1_N，该第2阶运算单元STEP1_N包括一累加旋转单元、一旁路旋转单元STEP1_N_BR和一选择单元，该累加旋转单元实现相邻4码片的累加，如果SF2，则不需要码片累加，只需要根据CHIP_OFFSET进行相位旋转，输出16个符号即可。16个符号要16拍输出，所以CYCLE_CNT取值015，CYCLE_CNT3为0输出前8拍符号，CYCLE_CNT3为1输出后8拍符号。0100如图4所示，其中0101该累加旋转单元包括0102二选一开关，用于在选通信号CHIP_OFFSET11时，从两个输入STEP0_SYMBOL2N和STEP0_SYMBOL2N2中选择STEP0_SYMBOL2N2输。
49、出，在CHIP_OFFSET10时，选择STEP0_SYMBOL2N输出。0103加法器，用于将同单元二选一开关的输出与STEP0_SYMBOL2N1累加后输出。0104该旁路旋转单元STEP1_N_BR包括一个旋转子单元STEP1_N_BR2，该旋转子单元STEP1_N_BR2又包括0105第2阶译码器STEP1CODING，用于根据码片偏移量和时钟节拍输出选通信号，使得在N1CHIP_OFFSET41N9时，同一子单元的二选一开关在前8拍输出STEP0_SYMBOLN8，后8拍输出STEP0_SYMBOLN；在CHIP_OFFSET41N1或CHIP_说明书CN104104410A119/14页12OFFSET41N9时，同一子单元的二选一开关在前8拍输出STEP0_SYMBOLN，后8拍输出STEP0_SYMBOLN8。0106二选一。