《阵列基板及显示装置.pdf》由会员分享，可在线阅读，更多相关《阵列基板及显示装置.pdf（9页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 103018987 A (43)申请公布日 2013.04.03 CN 103018987 A *CN103018987A* (21)申请号 201210520223.1 (22)申请日 2012.12.06 G02F 1/1362(2006.01) G02F 1/1368(2006.01) H01L 27/12(2006.01) (71)申请人 京东方科技集团股份有限公司 地址 100015 北京市朝阳区酒仙桥路 10 号 申请人 合肥京东方光电科技有限公司 (72)发明人 王盛 (74)专利代理机构 北京中博世达专利商标代理 有限公司 11274 代理人 申健 (。
2、54) 发明名称 阵列基板及显示装置 (57) 摘要 本发明实施例公开了一种阵列基板及显示装 置， 涉及液晶显示领域， 能够减小像素电极的跳 变电压， 进而使画面显示更稳定。本发明实施例 的阵列基板， 包括像素电极以及为所述像素电极 提供数据电压信号的数据线， 还包括 ： 第一薄膜 晶体管和第二薄膜晶体管， 每一像素电极连接有 一个所述第一薄膜晶体管和一个所述第二薄膜晶 体管， 所述第一薄膜晶体管包括第一栅极， 所述第 二薄膜晶体管包括第二栅极 ； 相邻两行像素电极 间设置有两条栅线， 所述第一栅极和所述两条栅 线中的一条栅线电连接， 所述第二栅极和所述两 条栅线中的另一条栅线电连接， 且所述。
3、第一栅极 和所述第二栅极在提供开关电压信号后不同时关 断。 (51)Int.Cl. 权利要求书 1 页 说明书 4 页 附图 3 页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书 1 页 说明书 4 页 附图 3 页 1/1 页 2 1. 一种阵列基板， 包括像素电极以及为所述像素电极提供数据电压信号的数据线， 其 特征在于， 还包括 ： 第一薄膜晶体管和第二薄膜晶体管， 每一像素电极连接有一个所述第一 薄膜晶体管和一个所述第二薄膜晶体管， 所述第一薄膜晶体管包括第一栅极， 所述第二薄 膜晶体管包括第二栅极 ； 相邻两行像素电极间设置有两条栅线， 所述第一栅极和所述两。
4、条 栅线中的一条栅线电连接， 所述第二栅极和所述两条栅线中的另一条栅线电连接， 且所述 第一栅极和所述第二栅极在提供开关电压信号后不同时关断。 2. 根据权利要求 1 所述的阵列基板， 其特征在于， 所述第一薄膜晶体管还包括第一漏 极， 所述第二薄膜晶体管还包括第二漏极， 所述第二漏极与所述第一漏极相连接， 所述第一 漏极通过第一过孔与所述像素电极相连接。 3.根据权利要求1或2所述的阵列基板， 其特征在于， 所述第一薄膜晶体管还包括第一 源极， 所述第二薄膜晶体管还包括第二源极， 所述第一源极与所述第二源极相连接， 所述第 二源极与所述数据线相连接。 4. 根据权利要求 1 所述的阵列基板，。
5、 其特征在于， 所述第一薄膜晶体管还包括第一漏 极， 所述第二薄膜晶体管还包括第二漏极， 所述第一漏极通过第一过孔与所述像素电极相 连接， 所述第二漏极通过第二过孔与所述像素电极相连接。 5.根据权利要求1或2或4所述的阵列基板， 其特征在于， 所述第一薄膜晶体管还包括 第一源极， 所述第二薄膜晶体管还包括第二源极， 所述第一源极与所述第二源极分别与所 述数据线相连接。 6.根据权利要求2或4所述的阵列基板， 其特征在于， 所述第一漏极和第二漏极分别与 第一栅极和第二栅极交叉。 7. 一种显示装置， 其特征在于， 包括权利要求 1-6 任一项所述的阵列基板。 权 利 要 求 书 CN 1030。
6、18987 A 2 1/4 页 3 阵列基板及显示装置 技术领域 0001 本发明涉及液晶显示领域， 尤其涉及一种阵列基板及显示装置。 背景技术 0002 薄 膜 场 效 应 晶 体 管 液 晶 显 示 器 (Thin Film Transistor-Liquid CrystalDisplay， 简称 TFT-LCD) 有轻、 薄、 低能耗等优点， 被广泛应用于电视、 计算机、 手 机、 数码相机等现代化信息设备。 TFT-LCD主要由阵列基板和彩膜基板组成， 其中， 阵列基板 包括栅极、 数据线、 像素电极和薄膜晶体管。 当栅极为高电压时， 薄膜晶体管打开， 通过数据 线给像素电极充电 ； 。
7、当栅极为低电压时， 薄膜晶体管关闭， 像素电极的存储电压将维持到下 一次薄膜晶体管重新打开。 0003 现有技术中的阵列基板为单栅极结构， 由于薄膜晶体管中漏极与栅极之间存在重 叠， 导致薄膜晶体管存在寄生电容 Cgd。如图 1 所示， 当来自栅线的开关电压信号控制薄膜 晶体管打开时， 来自数据线的数据电压信号开始给像素电极充电， 像素电极上的像素充电 电压逐渐升高至设定值 ； 在薄膜晶体管关断的瞬间， 即开关电压信号降为低电平的瞬间， 寄 生电容 Cgd 上储存电荷会发生改变， 从而引起像素电极上的电压发生改变， 进而导致像素 电极上电压产生跳变电压 Vp， 引起画面闪烁。 发明内容 000。
8、4 本发明所要解决的技术问题在于提供一种阵列基板及液晶显示装置， 能够减小像 素电极的跳变电压， 进而使画面显示更稳定。 0005 本申请的一方面， 提供一种阵列基板， 包括像素电极以及为所述像素电极提供数 据电压信号的数据线， 还包括 ： 第一薄膜晶体管和第二薄膜晶体管， 每一像素电极连接有一 个所述第一薄膜晶体管和一个所述第二薄膜晶体管， 所述第一薄膜晶体管包括第一栅极， 所述第二薄膜晶体管包括第二栅极 ； 相邻两行像素电极间设置有两条栅线， 所述第一栅极 和所述两条栅线中的一条栅线电连接， 所述第二栅极和所述两条栅线中的另一条栅线电连 接， 且所述第一栅极和所述第二栅极在提供开关电压信号。
9、后不同时关断。 0006 所述第一薄膜晶体管还包括第一漏极， 所述第二薄膜晶体管还包括第二漏极， 所 述第二漏极与所述第一漏极相连接， 所述第一漏极通过第一过孔与所述像素电极相连接。 0007 所述第一薄膜晶体管还包括第一源极， 所述第二薄膜晶体管还包括第二源极， 所 述第一源极与所述第二源极相连接， 所述第二源极与所述数据线相连接。 0008 所述第一薄膜晶体管还包括第一漏极， 所述第二薄膜晶体管还包括第二漏极， 所 述第一漏极通过第一过孔与所述像素电极相连接， 所述第二漏极通过第二过孔与所述像素 电极相连接。 0009 所述第一薄膜晶体管还包括第一源极， 所述第二薄膜晶体管还包括第二源极，。
10、 所 述第一源极与所述第二源极分别与所述数据线相连接。 0010 所述第一漏极和第二漏极分别与第一栅极和第二栅极交叉。 说 明 书 CN 103018987 A 3 2/4 页 4 0011 本申请的另一方面， 提供一种显示装置， 包括以上所述的阵列基板。 0012 本发明的阵列基板及液晶显示装置， 通过设置第一薄膜晶体管和第二薄膜晶体 管， 所述第一薄膜晶体管的第一栅极和所述第二薄膜晶体管的第二栅极为同一所述像素电 极提供开关电压信号， 且所述第一栅极和所述第二栅极在提供开关电压信号时不同时关 断， 以使在后关断的薄膜晶体管减小在先关断的薄膜晶体管产生在像素电极上的跳变电 压， 从而使画面显。
11、示更稳定。 附图说明 0013 为了更清楚地说明本发明实施例或现有技术中的技术方案， 下面将对实施例描述 中所需要使用的附图作简单地介绍， 显而易见地， 下面描述中的附图仅仅是本发明的一些 实施例， 对于本领域普通技术人员来讲， 在不付出创造性劳动的前提下， 还可以根据这些附 图获得其他的附图。 0014 图 1 为现有技术中所产生跳变电压的示意图 ； 0015 图 2 为本发明实施例中阵列基板的结构示意图之一 ； 0016 图 3 为本发明实施例中所产生跳变电压的示意图 ； 0017 图 4 为图 2 的 A-A 的剖面图 ； 0018 图 5 为图 2 的 B-B 的剖面图 ； 0019 。
12、图 6 为本发明实施例中阵列基板的结构示意图之二。 具体实施方式 0020 本发明实施例提供一种阵列基板及液晶显示装置， 能够减小像素电极的跳变电 压， 进而使画面显示更稳定。 0021 以下描述中， 为了说明而不是为了限定， 提出了诸如特定系统结构、 接口、 技术之 类的具体细节， 以便透切理解本发明。然而， 本领域的技术人员应当清楚， 在没有这些具体 细节的其它实施例中也可以实现本发明。 在其它情况中， 省略对众所周知的装置、 电路以及 方法的详细说明， 以免不必要的细节妨碍本发明的描述。 0022 本实施例提供一种阵列基板， 如图 2 所示， 包括像素电极 5 以及为所述像素电极 5 提。
13、供数据电压信号的数据线 3， 本实施例的阵列基板还包括 ： 第一薄膜晶体管和第二薄 膜晶体管， 且每一个像素电极均连接有一个所述第一薄膜晶体管和一个所述第二薄膜晶体 管， 所述第一薄膜晶体管包括第一栅极 110， 所述第二薄膜晶体管包括第二栅极 210， 相邻 两行像素电极间设置有两条栅线 ： 第一栅线11和第二栅线21， 所述第一栅极和第一栅线11 电连接， 所述第二栅极和第二栅线 21 电连接， 本实施例中， 第一栅线 11 与第一栅极一体成 型， 第一栅极可以视为第一栅线11的一部分， 同理， 第二栅线21与第二栅极一体成型， 第二 栅极可以视为第二栅线21的一部分 ； 所述第一栅极11。
14、0和所述第二栅极210为同一所述像 素电极 5 提供开关电压信号， 且所述第一栅极 110 和所述第二栅极 210 在提供开关电压信 号时不同时关断。下面对本实施例的工作原理做详细说明。 0023 本发明对薄膜晶体管打开的顺序不做限定， 可以是第一薄膜晶体管先于第二薄膜 晶体管打开， 也可以是第一薄膜晶体管后打开， 还可以是第一薄膜晶体管与第二薄膜晶体 管同时打开。 但第一薄膜晶体管和第二薄膜晶体管在关断时必须一个在先， 另一个在后。 以 说 明 书 CN 103018987 A 4 3/4 页 5 下以第一薄膜晶体管先打开且先关闭， 第二薄膜晶体管后打开且后关闭为例进行说明。 0024 如图。
15、 3 所示， 当第一栅极 110 为高电压时， 来自第一栅线 11 的第一栅极开关电压 信号控制第一薄膜晶体管打开， 数据线3向像素电极5提供数据电压信号并充电， 像素电极 5 上的像素电极电压逐渐升高 ； 然后来自第二栅线 21 的第二栅极开关电压信号控制第二薄 膜晶体管也打开， 数据线3分别通过第一薄膜晶体管和第二薄膜晶体管给像素电极5充电 ； 当第一栅极 110 恢复低电压时， 第一薄膜晶体管关断， 此时， 像素电极 5 上的像素电极电压 变小， 像素电极 5 上会产生一个跳变电压 Vp1。 0025 由于 ： Vp Cgd/(Cgd+Clc+Cst)*(Vgh-Vgl)， Cgd 为栅。
16、极和漏极之间的寄生电 容， Clc 为液晶电容， Cst 为存储电容， Vgh、 Vgl 分别为栅极的开启电压和关闭电压薄膜晶 体管正常工作时， Clc、 Cst、 Vgh、 Vgl 通常是固定不变的， 因此， Vp 由 Cgd 决定， 而 Cgd A/d， 其中， 为常数， A 为形成电容的导体的面积， d 为两导体之间的距离。阵列基板中， 漏极和栅极之间的距离通常为一定值， 可见， Cgd 由漏极与栅极之间的交叠面积决定。漏极 与栅极之间的交叠面积是影响像素电极 5 充电效率的一个重要因素， 为了保证像素电极 5 能够及时充满电， 在制作薄膜晶体管时， 漏极与栅极之间的交叠面积通常保持在一。
17、定的数 值范围内。这也使得现有技术中跳变电压 Vp 的值很难降低。 0026 本发明采用双薄膜晶体管结构， 第一漏极 12 和第二漏极 22 分别与第一栅极 110 和第二栅极 210 产生交叠面积， 并保持总的交叠面积与现有技术相比不发生太大变化。作 为本发明的一种实施方式， 第一漏极 12 与第一栅极 110 的交叠面积、 以及第二漏极 22 与第 二栅极 210 的交叠面积， 可以各为现有技术中的交叠面积的一半， 这样每个薄膜晶体管所 产生的跳变电压就可以为现有技术的一半。优选的， 第一栅极 110 与第一漏极 12 的交叠面 积大于第二栅极 210 与第二漏极 22 的交叠面积， 这样。
18、既可以保证像素电极 5 迅速的充电， 又能够使后关闭的第二薄膜晶体管产生的跳变电压 Vp2 降到最小。 0027 如图 3 所示， 第一薄膜晶体管关断， 像素电极 5 上会产生一个跳变电压 Vp1 后， 由于第二薄膜晶体管仍然打开， 第二薄膜晶体管继续使数据电压信号给像素电极 5 充电至 充满， 接着在关断第二薄膜晶体管时， 在像素电极 5 上会产生 Vp2， 即对于像素电极 5， 最 终产生的跳变电压即为Vp2， 而Vp2较之于现有技术产生的跳变电压明显变小。 通过上 述方法可以减小整个像素电极 5 的跳变电压， 提高画面的稳定性。 0028 作为本发明的一种实施方式， 如图 2 所示， 所。
19、述第一薄膜晶体管还包括第一漏极 12， 所述第二薄膜晶体管还包括第二漏极 22， 所述第二漏极 22 与所述第一漏极 12 相连接， 也可以理解为， 第一薄膜晶体管与第二薄膜晶体管共用一个漏极。 在制造过程中， 该共用的 漏极可以一体成型。所述第一漏极 12 通过第一过孔 41 与所述像素电极 5 相连接。 0029 此外， 如图 4 和图 5 所示， 作为本发明的一种实施方式， 第一栅极 110 和第二栅极 210 均形成在基板 6 上， 第一栅极 110 和第二栅极 210 的上方覆盖有栅极绝缘层 7 ； 栅极绝 缘层 7 与第一漏极 12 之间设置有第一有源层 81， 栅极绝缘层与第二漏。
20、极 22 之间还设置有 第二有源层 82 ； 第一漏极 12 与第二漏极 22 的上方覆盖有钝化层 9。除上述结构外， 本发明 的阵列基板还具有其他必须的结构， 本领域技术人员根据现有技术可得知其他部分的具体 结构， 在此不再赘述。 0030 进一步的， 如图 2 所示， 所述第一薄膜晶体管还包括第一源极 13， 所述第二薄膜晶 体管还包括第二源极 23， 所述第一源极 13 与所述第二源极 23 相连接， 也可以理解为， 第一 说 明 书 CN 103018987 A 5 4/4 页 6 薄膜晶体管与第二薄膜晶体管共用一个源极。 在制造过程中， 该共用的源极可以一体成型。 所述第二源极 23。
21、 与所述数据线 3 相连接。 0031 另外， 本实施方式的第一薄膜晶体管和第二薄膜晶体管也可以不共用一个源极， 即所述第一源极 13 与所述第二源极 23 分别与所述数据线 3 相连接， 且相互独立。 0032 作为本发明的另一种实施方式， 如图 6 所示， 所述第一薄膜晶体管还包括第一漏 极 12， 所述第二薄膜晶体管还包括第二漏极 22， 所述第一漏极 12 通过第一过孔 41 与所述 像素电极 5 相连接， 所述第二漏极 22 通过第二过孔 42 与所述像素电极 5 相连接。进一步 的， 所述第一薄膜晶体管还包括第一源极 13， 所述第二薄膜晶体管还包括第二源极 23， 所 述第一源极。
22、13与所述第二源极23分别与所述数据线3相连接。 可以理解为， 本实施方式的 第一薄膜晶体管和第二薄膜晶体管为两个相对独立的薄膜晶体管， 不存在任何共用部分。 0033 另外， 本实施方式的第一薄膜晶体管和第二薄膜晶体管也可以共用一个源极， 即 所述第一源极 13 与所述第二源极 23 相连接， 所述第二源极 23 与所述数据线 3 相连接。 0034 进一步的， 如图 2 或图 6 所示， 所述第一漏极 12 和第二漏极 22 分别与第一栅极 110 和第二栅极 210 交叉， 即第一漏极 12 沿垂直于所述第一栅极 110 的方向完全覆盖所述 第一栅极110， 并且， 所述第二漏极22沿垂。
23、直于所述第二栅极210的方向完全覆盖所述第二 栅极 210 ； 或者第一漏极 12 和第二漏极 22 沿与所述第一栅极 110 所在直线呈一定夹角的 方向完全覆盖所述第一栅极 110 和第二栅极 210。在阵列基板的生产制造过程中， 由于工 艺和设备的不确定因素， 造成各个像素单元中栅极与漏极的交叠面积不同， 例如有的像素 单元的漏极仅覆盖了栅极宽度的 1/2， 有的则是 2/3， 有的是覆盖整个栅极宽度， 这样会引 起各个像素单元中产生的寄生电容不同， 进而导致像素电极 5 上的跳变电压 Vp 不同， 上 述问题同样会导致画面显示不均一。 因此， 本发明实施例将所有的漏极与栅极相交叉， 优选。
24、 的， 漏极延伸至栅极的外部， 即漏极的两端沿垂直于栅极的方向均超出栅极， 通过该方法可 以补偿因工艺和设备波动造成的寄生电容不均一的问题， 提高了显示画面的品质。 0035 本发明实施例还提供一种显示装置， 包括如上所述的阵列基板。所述显示装置可 以为 ： 手机、 平板电脑、 电视机、 显示器、 笔记本电脑、 数码相框、 导航仪等任何具有显示功能 的产品或部件。 0036 本发明实施例的阵列基板及显示装置， 通过设置第一薄膜晶体管和第二薄膜晶体 管， 所述第一薄膜晶体管的第一栅极和所述第二薄膜晶体管的第二栅极为同一所述像素电 极提供开关电压信号， 且所述第一栅极和所述第二栅极在提供开关电压信。
25、号时不同时关 断， 以使在后关断的薄膜晶体管减小在先关断的薄膜晶体管产生在像素电极上的跳变电 压， 从而使画面显示更稳定。 0037 以上所述， 仅为本发明的具体实施方式， 但本发明的保护范围并不局限于此， 任何 熟悉本技术领域的技术人员在本发明揭露的技术范围内， 可轻易想到变化或替换， 都应涵 盖在本发明的保护范围之内。 因此， 本发明的保护范围应以所述权利要求的保护范围为准。 说 明 书 CN 103018987 A 6 1/3 页 7 图 1 图 2 说 明 书 附 图 CN 103018987 A 7 2/3 页 8 图 3 图 4 图 5 说 明 书 附 图 CN 103018987 A 8 3/3 页 9 图 6 说 明 书 附 图 CN 103018987 A 9 。