AD转换电路以及固体摄像装置.pdf

单斜型的AD转换电路以及固体摄像装置，该AD转换电路具有：第一比较器，将第一斜坡电压的电位电平与来自像素的模拟信号的电位电平进行比较；第二比较器，将第二斜坡电压的电位电平与来自像素的模拟信号的电位电平进行比较；计数器，在第一斜坡电压的电位电平的变化与第二斜坡电压的电位电平的变化并行地进行的状态下，对到第一比较器以及第二比较器中的某一比较器的输出信号反转为止的时钟数进行计数；参考计数器，恒定地输出满计数值；以及生成电路，在第一比较器的输出信号反转的情况下，生成与计数器的计数值相应的数字值并输出，在第二比较器的输出信号反转的情况下，生成与从参考计数器的满计数值减去了计数器的计数值后的值并输出。

权利要求书1.  一种AD转换电路，是单斜型的AD转换电路，具备：第一比较器，将从第一电平起到中间电平为止以第一斜率随时间而变化的第一斜坡电压的电位电平，与来自像素的模拟信号的电位电平进行比较；第二比较器，将从第二电平起到上述中间电平为止以与上述第一斜率相反的第二斜率随时间而变化的第二斜坡电压的电位电平，与来自上述像素的模拟信号的电位电平进行比较；计数器，在上述第一斜坡电压的电位电平的变化与上述第二斜坡电压的电位电平的变化被并行地进行的状态下，对到上述第一比较器以及上述第二比较器中的某一个比较器的输出信号反转为止的时钟数进行计数；参考计数器，用于恒定地输出满计数值；以及生成电路，在上述第一比较器的输出信号反转的情况下，生成与上述计数器的计数值相应的数字值并输出，在上述第二比较器的输出信号反转的情况下，生成与上述参考计数器的满计数值减去了上述计数器的计数值后得到的值相应的数字值并输出。2.  如权利要求1所记载的AD转换电路，上述第一电平是与上述计数器的零计数值对应的电平，上述第二电平是与上述参考计数器的满计数值对应的电平，上述中间电平是与上述计数器的零计数值和上述参考计数器的满计数值的中间计数值对应的电平。3.  如权利要求1所记载的AD转换电路，在对上述像素的复位电平进行采样的期间中，上述第二斜坡电压被维持在与满计数值对应的电平，或者上述第二斜坡电压与上述第一斜坡电压进行相同的动作。4.  如权利要求2所记载的AD转换电路，上述计数器的比特数比上述参考计数器的比特数少一位。5.  如权利要求1所记载的AD转换电路，上述生成电路具有：减法部；以及切换部，在上述第一比较器的输出信号反转的情况下，将上述计数器的计数值向上述生成电路的输出侧传送，以使上述减法部旁路，在上述第二比较器的输出信号反转的情况下，将上述计数器的计数值向上述减法部传送，上述减法部在经由上述切换部接受到上述计数器的计数值的情况下，从上述参考计数器的满计数值减去上述计数器的计数值，并将减法结果向上述生成电路的输出侧输出。6.  如权利要求1所记载的AD转换电路，通过上述第一比较器以及上述第二比较器，并行地进行上述像素的信号电平的采样。7.  如权利要求6所记载的AD转换电路，在对上述像素的信号电平进行采样的期间中，上述第一比较器以及上述第二比较器进行1次以上的信号电平的采样。8.  如权利要求6所记载的AD转换电路，通过上述第一比较器以及上述第二比较器中的某一方进行上述像素的复位电平的采样。9.  一种固体摄像装置，具备：多个像素，以成为多个行以及多个列的方式排列；以及多个权利要求1所记载的AD转换电路，与上述多个像素的列对应而配置。10.  如权利要求9所记载的固体摄像装置，对于多个上述AD转换电路，权利要求1所记载的参考计数器被共用。11.  如权利要求9所记载的固体摄像装置，还具备与上述多个像素相邻而配置的多个遮光像素，权利要求1所记载的参考计数器配置在与上述多个AD转换电路的配置区域相邻的区域且对应于上述多个遮光像素的虚设区域。12.  如权利要求9所记载的固体摄像装置，在对上述像素的复位电平进行采样的期间与对上述像素的信号电平进行采样的期间的各自期间中，权利要求1所记载的参考计数器恒定地输出满计数值。13.  如权利要求9所记载的固体摄像装置，在对上述像素的信号电平进行采样的期间内，上述第一斜坡电压进行多次从上述第一电平起到上述中间电平的变化，在对上述像素的信号电平进行采样的期间内，上述第二斜坡电压进行多次从上述第二电平起到上述中间电平的变化，在上述第一比较器的输出信号反转的情况下，对于上述第一斜坡电压的多次变化中的各次变化，上述生成电路生成与上述计数器的计数值相应的数字值，并将所生成的多个数字值平均化而输出，在上述第二比较器的输出信号反转的情况下，对于上述第二斜坡电压的多次变化中的各次变化，上述生成电路生成与上述参考计数器的满计数值减去了上述计数器的计数值后得到的值相应的数字值，并将所生成的多个数字值平均化而输出。14.  一种AD转换电路，是单斜型的AD转换电路，具备：第一比较器，将从第一电平起到中间电平为止以第一斜率随时间而变化的第一斜坡电压的电位电平，与来自像素的模拟信号的电位电平进行比较；第二比较器，将从第二电平起到上述中间电平为止以与上述第一斜率 相反的第二斜率随时间而变化的第二斜坡电压的电位电平，与来自上述像素的模拟信号的电位电平进行比较；第一计数器，在上述第一斜坡电压的电位电平的变化与上述第二斜坡电压的电位电平的变化并行地进行的状态下，对到上述第一比较器的输出信号反转为止的时钟数，从零计数值起进行递增计数；第二计数器，在上述第一斜坡电压的电位电平的变化与上述第二斜坡电压的电位电平的变化并行地进行的状态下，对到上述第二比较器的输出信号反转为止的时钟数，从满计数值起进行递减计数；以及生成电路，在上述第一比较器的输出信号反转的情况下，生成与上述第一计数器的计数值相应的数字值并输出，在上述第二比较器的输出信号反转的情况下，生成与上述第二计数器的计数值相应的数字值并输出。15.  如权利要求14所记载的AD转换电路，上述第一电平是与上述第一计数器的零计数值对应的电平，上述第二电平是与上述第二计数器的满计数值对应的电平，上述中间电平是与上述第一计数器的零计数值和上述第二计数器的满计数值的中间计数值对应的电平。16.  如权利要求14所记载的AD转换电路，在对上述像素的复位电平进行采样的期间中，上述第二斜坡电压被维持在与满计数值对应的电平，或者上述第二斜坡电压与上述第一斜坡电压进行相同的动作。17.  如权利要求14所记载的AD转换电路，通过上述第一比较器以及上述第二比较器，并行地进行上述像素的信号电平的采样。18.  如权利要求17所记载的AD转换电路，在对上述像素的信号电平进行采样的期间中，上述第一比较器以及上述第二比较器进行1次以上的信号电平的采样。19.  如权利要求17所记载的AD转换电路，通过上述第一比较器以及上述第二比较器中的某一方进行上述像素的复位电平的采样。20.  一种固体摄像装置，具备：多个像素，以成为多个行以及多个列的方式排列；以及多个权利要求14所记载的AD转换电路，与上述多个像素的列对应而配置，在对上述像素的信号电平进行采样的期间内，上述第一斜坡电压进行多次从上述第一电平起到上述中间电平的变化，在对上述像素的信号电平进行采样的期间内，上述第二斜坡电压进行多次从上述第二电平起到上述中间电平的变化，在上述第一比较器的输出信号反转的情况下，对于上述第一斜坡电压的多次变化中的各次变化，上述生成电路生成与上述第一计数器的计数值相应的数字值生成，并将所生成的多个数字值平均化而输出，在上述第二比较器的输出信号反转的情况下，对于上述第二斜坡电压的多次变化中的各次变化，上述生成电路生成与上述第二计数器的计数值相应的数字值，并将所生成的多个数字值平均化而输出。

说明书AD转换电路以及固体摄像装置
关联申请
本申请享受以日本专利申请2013－237332号(申请日：2013年11月15日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部的内容。
技术领域
本实施方式涉及AD转换电路以及固体摄像装置。
背景技术
固体摄像装置中，按照形成多个行以及多个列的多个像素的列而设置单斜型(single slope type)的AD转换电路，将来自各列像素的模拟信号通过AD转换电路进行AD转换而生成数字信号。在该AD转换电路中，通过将斜面(ramp)状的斜坡电压和像素的模拟信号比较，像素的模拟信号的电平随时间地被转换，将该时间通过计数器电路进行计数(像素计数)。由此，像素的模拟信号被转换为数字值。此时，为了提高AD转换电路的性能，期望的是，将模拟信号的电平的计数(像素计数)所需的时间减少。
发明内容
本发明要解决的课题是，提供一种能够减少模拟信号的电平的计数(像素计数)所需的时间的AD转换电路以及固体摄像装置。
一实施方式的AD转换电路，是单斜型的AD转换电路，具备：
第一比较器，将从第一电平起到中间电平为止以第一斜率随时间而变化的第一斜坡电压的电位电平，与来自像素的模拟信号的电位电平进行比较；
第二比较器，将从第二电平到上述中间电平为止以与上述第一斜率相反的第二斜率随时间而变化的第二斜坡电压的电位电平，与来自上述像素 的模拟信号的电位电平进行比较；
计数器，在上述第一斜坡电压的电位电平的变化与上述第二斜坡电压的电位电平的变化被并行地进行的状态下，对到上述第一比较器以及上述第二比较器中的某一个比较器的输出信号反转为止的时钟数进行计数；
参考计数器，恒定地输出满(full)计数值；以及
生成电路，在上述第一比较器的输出信号反转的情况下，生成与上述计数器的计数值相应的数字值并输出，在上述第二比较器的输出信号反转的情况下，生成与上述参考计数器的满计数值减去了上述计数器的计数值后得到的值相应的数字值并输出。
其他的实施方式的固体摄像装置具备：以成为多个行以及多个列的方式排列的多个上述像素；以及与上述多个像素的列对应而配置的上述一实施方式所记载的多个AD转换电路。
此外，另一个实施方式的AD转换电路是单斜型的AD转换电路，具备：
第一比较器，将从第一电平起到中间电平为止以第一斜率随时间而变化的第一斜坡电压的电位电平，与来自像素的模拟信号的电位电平进行比较；
第二比较器，将从第二电平起到上述中间电平为止以与上述第一斜率相反的第二斜率随时间而变化的第二斜坡电压的电位电平，与来自上述像素的模拟信号的电位电平进行比较；
第一计数器，在上述第一斜坡电压的电位电平的变化与上述第二斜坡电压的电位电平的变化并行地进行的状态下，对到上述第一比较器的输出信号反转为止的时钟数，从零计数值起进行递增计数；
第二计数器，在上述第一斜坡电压的电位电平的变化与上述第二斜坡电压的电位电平的变化并行地进行的状态下，对到上述第二比较器的输出信号反转为止的时钟数，从满计数值起进行递减计数；以及
生成电路，在上述第一比较器的输出信号反转的情况下，生成与上述第一计数器的计数值相应的数字值并输出，在上述第二比较器的输出信号反转的情况下，生成与上述第二计数器的计数值相应的数字值并输出。
此外，进一步地，另一个实施方式的固体摄像装置，具备：以成为多 个行以及多个列的方式排列的多个上述像素；以及与上述多个像素的列对应而配置的上述别的实施方式所记载的多个AD转换电路，
在对上述像素的信号电平进行采样的期间内，上述第一斜坡电压进行多次从上述第一电平起到上述中间电平的变化，
在对上述像素的信号电平进行采样的期间内，上述第二斜坡电压进行多次从上述第二电平起到上述中间电平的变化，
在上述第一比较器的输出信号反转的情况下，对于上述第一斜坡电压的多次变化中的各次变化，上述生成电路生成与上述第一计数器的计数值相应的数字值生成，并将所生成的多个数字值平均化而输出，在上述第二比较器的输出信号反转的情况下，对于上述第二斜坡电压的多次变化中的各次变化，上述生成电路生成与上述第二计数器的计数值相应的数字值，并将所生成的多个数字值平均化而输出。
根据上述构成的AD转换电路以及固体摄像装置，能够减少模拟信号的电平的计数(像素计数)所需要的时间。
附图说明
图1是表示第一实施方式的固体摄像装置的构成的图。
图2是表示第一实施方式的AD转换电路的构成的图。
图3是表示第一实施方式的参考计数器的配置区域(虚设(dummy)区域)的图。
图4是表示第一实施方式的固体摄像装置的动作的波形图。
图5是表示第一实施方式的固体摄像装置的动作的波形图。
图6是表示第二实施方式的AD转换电路的构成的图。
图7是表示第二实施方式的固体摄像装置的动作的波形图。
图8是表示第二实施方式的固体摄像装置的动作的波形图。
图9是表示第三实施方式的AD转换电路的构成的图。
图10是表示第三实施方式的固体摄像装置的动作的波形图。
图11是表示第三实施方式的固体摄像装置的动作的波形图。
图12A以及图12B是表示第三实施方式的效果的图。
图13是表示第四实施方式的固体摄像装置的构成的图。
图14是表示第四实施方式的AD转换电路的构成的图。
图15是表示采用了基本形态的固体摄像装置的摄像系统的构成的图。
图16是表示采用了基本形态的固体摄像装置的摄像系统的构成的图。
图17是表示基本形态的固体摄像装置的构成的图。
图18是表示基本形态的像素的构成的图。
图19是表示基本形态的AD转换电路的构成的图。
图20是表示基本形态的固体摄像装置的动作的波形图。
具体实施方式
根据实施方式，提供一种单斜型的AD转换电路，该AD转换电路具有第一比较器、第二比较器、计数器、参考计数器以及生成电路。第一比较器将第一斜坡电压的电位电平与来自像素的模拟信号的电位电平比较。第一斜坡电压是从第一电平起到中间电平为止以第一斜率随时间而变化的电压。第二比较器将第二斜坡电压的电位电平与来自像素的模拟信号的电位电平比较。第二斜坡电压是从第二电平到中间电平为止以第二斜率随时间而变化的电压。第二斜率是与第一斜率相反的斜率。计数器在第一斜坡电压的电位电平的变化和第二斜坡电压的电位电平的变化并行地进行的状态下，对到第一比较器以及第二比较器中的某一个的输出信号反转为止的时钟数进行计数。参考计数器将满计数值恒定地输出。生成电路在第一比较器的输出信号反转的情况下，生成与计数器的计数值相应的数字值并输出。生成电路在第二比较器的输出信号反转的情况下，生成与参考计数器的满计数值减去了计数器的计数值后得到的值相应的数字值并输出。
以下参考附图，详细说明实施方式的固体摄像装置。另外，并不通过这些实施方式限定本发明。
(第一实施方式)
首先，在说明第一实施方式的固体摄像装置195之前，说明基本形态的固体摄像装置95。固体摄像装置95适用于例如图15以及图16所示的摄像系统91。图15以及图16是表示摄像系统91的概略构成的图。
摄像系统91可以是例如数码相机、数码摄像机等，也可以是将摄像机模块应用于电子设备而成的结构(例如带摄像机的便携式终端等)。摄像系 统91如图16所示具备摄像部92以及后级处理部93。摄像部92例如是摄像机模块。摄像部92具有摄像光学系统94以及固体摄像装置95。后级处理部93具有ISP(Image Signal Processor)96、存储部97以及显示部98。
摄像光学系统94具有摄影透镜947、半反射镜943、机械快门946、透镜944、棱镜945以及取景器948。摄影透镜947具有摄影透镜947a、947b、光圈(未图示)以及透镜驱动机构947c。光圈配置在摄影透镜947a和摄影透镜947b之间，对导向摄影透镜947b的光量进行调节。另外，图15中，例示地表示了摄影透镜947具有2片摄影透镜947a、947b的情况，但摄影透镜947可以具有多片摄影透镜。
固体摄像装置95配置在摄影透镜947的预定成像面。例如，摄影透镜947使入射的光折射，经由半反射镜943以及机械快门946而导向固体摄像装置95的摄像面，在固体摄像装置95的摄像面(像素排列PA)形成被摄体的像。固体摄像装置95生成与被摄体像相应的图像信号。
接着，使用图17～图20来说明基本形态的固体摄像装置95的构成。图17是表示固体摄像装置95的构成的图。图18是表示各像素的构成的图。图19是表示各AD转换电路的构成的图。图20是表示固体摄像装置95的动作的波形图。
固体摄像装置95如图17所示具有像素排列PA、定时控制电路7、垂直扫描电路2、多个负载电路3－1～3－n、多个AD转换电路1－1～1－n以及水平扫描电路5。
在像素排列PA，多个像素PC(1，1)～PC(m，n)排列为形成多行以及多列。例如，图17中，在将m、n分别设为2以上的整数时，多个像素PC排列为形成m行以及n列。
各像素PC如图18所示具有例如光电转换部PD、传送部TG、电荷电压转换部FD、复位部RST以及输出部AMP。图18是表示像素PC的构成的图。图18中例示地示出了像素PC(1，1)的构成，但其他的像素的构成也同样。
光电转换部PD进行光电转换，产生并积蓄与所接受的光相应的电荷。光电转换部PD例如是光电二极管。
传送部TG在从垂直扫描电路2接受到有效电平的控制信号φREAD 的情况下，将光电转换部PD的电荷向电荷电压转换部FD传送。传送部TG是例如作为传输门(Transfer gate)而发挥功能的传送晶体管，在其栅极上接受到有效电平的控制信号φREAD的情况下而导通，从而将光电转换部PD的电荷向电荷电压转换部FD传送。
电荷电压转换部FD使用其寄生电容，将所传送的电荷转换为电压。电荷电压转换部FD例如是浮动扩散部件(Floating Diffusion)。
复位部RST在从垂直扫描电路2接受到有效电平的控制信号φRSG的情况下，将电荷电压转换部FD的电位复位为规定的电位。复位部RST是例如复位晶体管，在其栅极上接受到有效电平的控制信号φRSG的情况下而导通，从而将电荷电压转换部FD的电位复位为规定的电位(例如VDD)。
复位部RST进行用于使像素P为选择状态/非选择状态的动作。例如，复位部RST在通过垂直扫描电路2将复位电源RSD控制为第一电位(例如VDD)时，将电荷电压转换部FD的电位复位为第一电位，从而可以使像素P为选择状态。复位部RST在通过垂直扫描电路2将复位电源RSD控制为第二电位(输出部AMP截断那样的电位，例如GND)时，将电荷电压转换部FD的电位复位为第二电位，从而可以使像素P为非选择状态。
输出部AMP在像素P成为选择状态时，将与电荷电压转换部FD的电压相应的信号向信号线Vlin－1输出。输出部AMP例如是晶体管放大器，在像素P成为选择状态时，与经由信号线Vlin－1连接的负载电流源G一起进行源跟随动作，从而将与电荷电压转换部FD的电压相应的信号向信号线Vlin－1输出。
另外，像素P可以是如图18中虚线所示那样增加了选择部ADR(未图示)的构成。该情况下，复位电源RSD可以被维持在第一电位(例如VDD)。并且，选择部ADR在从垂直扫描电路2接受到有效电平的控制信号φADDRESS的情况下，使像素P为选择状态，在从垂直扫描电路2接受到非有效电平的控制信号φADDRESS的情况下，使像素P为非选择状态。选择部ADR例如是选择晶体管，在其栅极上接受到有效电平的控制信号φADDRESS时而导通，从而使像素P为选择状态，在其栅极上接受到非有效电平的控制信号φADDRESS时而截断，从而使像素P为非选择状态。
定时控制电路7与从ISP96接受到的控制信号(例如水平同步信号φH)相应地生成用于控制各种定时的时钟。例如，定时控制电路7与水平同步信号φH相应地生成垂直扫描用的时钟φVCK并向垂直扫描电路2供给。定时控制电路7与水平同步信号φH相应地生成斜坡电压生成用的时钟φSCK并向发生电路6供给。定时控制电路7与水平同步信号φH相应地生成计数器用的时钟φCCK并向多个纵列(column)ADC电路4－1～4－n的每个纵列供给。定时控制电路7与水平同步信号φH相应地生成水平扫描用的时钟φHCK并向水平扫描电路5供给。
垂直扫描电路2与时钟φVCK相应地在垂直方向上扫描像素排列PA。由此，垂直扫描电路2对于应读出像素排列PA中的信号的像素的行进行选择。例如，垂直扫描电路2经由与多个控制线Hlin－1～Hlin－m中的选择行对应的控制线，将有效电平的控制信号(例如，图18所示的复位控制信号φRSG)向所选择出的行的像素供给。由此，垂直扫描电路2从所选择出的行的像素向多个列的信号线Vlin－1～Vlin－N并行地将信号输出。
多个负载电路3－1～3－n与像素排列PA的多个列对应设置。各负载电路3－1～3－n具有与对应的列的信号线Vlin连接的负载电流源G。例如，负载电流源G的一端连接到信号线Vlin，另一端连接到地电位。
多个AD转换电路1－1～1－n与像素排列PA的多个列对应设置。各AD转换电路1－1～1－n是单斜型的AD转换电路，边使用斜坡电压边将经由对应的列的信号线Vlin读出的像素的模拟信号转换为数字值而向ISP96输出。各AD转换电路1如图19所示具有发生电路6、纵列ADC电路4以及数字信号处理电路8。在多个AD转换电路1－1～1－n中，如图17所示发生电路6以及数字信号处理电路8对多个纵列ADC电路4－1～4－n共用。
另外，图19中例示地示出了与像素排列PA的第1列对应的AD转换电路1－1，但对于与像素排列PA的其他的列对应的AD转换电路1－2～1－n也同样构成。
发生电路6与时钟φSCK相应地、在规定的定时产生斜坡电压VREF并向多个纵列ADC电路4－1～4－n的每个纵列供给。斜坡电压VREF具有从电平V1起以第一斜率(＜0)且随时间而变化的斜面状的波形。
如图20所示，斜坡电压VREF在对像素PC的复位电平进行采样的期间TPr中，从电平V1起到电平V4为止以第一斜率(＜0)且随时间而变化。斜坡电压VREF在对像素PC的信号电平进行采样的期间TPs中，从电平V1起经由中间电平V3而到电平V2为止以第一斜率随时间而变化。中间电平V3是电平V1以及电平V2的中间的电平。另外，预想的是像素PC的复位电平与像素PC的信号电平相比更靠近于电平V1，因此电平V4能够设为与中间电平V3相比更靠近电平V1的电平。
如图17所示，多个纵列ADC电路4－1～4－n与像素排列PA的多个列对应设置。各纵列ADC电路4－1～4－n对经由对应的列的信号线Vlin而从像素读出的信号(模拟信号)进行AD转换并生成数字信号Vout。
如图19所示，各纵列ADC电路4－1～4－n具有比较器CP、计数器42、闩锁电路43以及读出放大器(sense amp)44。
比较器CP将斜坡电压VREF的电位电平和像素信号(模拟信号)的电位电平比较，将比较结果向计数器42输出。例如，比较器CP在斜坡电压VREF的电位电平比像素信号(模拟信号)的电位电平高的情况下，输出比特值“1”，在斜坡电压VREF的电位电平比像素信号(模拟信号)的电位电平低的情况下，输出比特值“0”。即，比较器CP在斜坡电压VREF的电位电平与像素信号(模拟信号)的电位电平之间的大小关系反转时，将其比较结果反转并输出。
计数器42从比较器CP接受比较结果，从定时控制电路7接受时钟φCCK。计数器42对从斜坡电压VREF的电位电平开始变化起到比较器CP的比较结果反转为止的时钟数(时钟φCCK的脉冲数)进行计数。例如，计数器42构成为，若斜坡电压VREF的电位电平开始变化则开始计数动作，若比较器CP的比较结果反转则停止计数动作。计数器42将计数值向闩锁电路43输出。
计数器42具有与时钟φCCK的周期以及斜坡电压VREF的时间宽度对应的比特数N。计数器42构成为，在斜坡电压VREF的电位电平从电平V1起开始变化的定时，从零计数值起，与时钟φCCK的数相应地开始递增计数，在变成作为斜坡电压VREF的满振幅的电平V2的定时，变成N比特的满计数值。例如，计数器42若为10比特的计数器，则1024计数为 满计数值。或者，例如，计数器42若为11比特的计数器，则2048计数为满计数值。
如图20所示，在对像素PC的复位电平进行采样的期间TPr中，在通过复位部RST对电荷电压转换部FD进行了复位的状态下，由输出部AMP输出的复位电平Vr作为信号线的电位VSIG的电平被输入到比较器CP。计数器42对于复位电平Vr，对从斜坡电压VREF的电位电平开始变化起到比较器CP的比较结果反转为止的时钟数进行计数，将复位电平Vr的计数值向闩锁电路43输出。复位电平Vr的计数值对应于电平V1与复位电平Vr的电平差。即，计数器42将电平V1与复位电平Vr的电平差随时间而转换，对该时间进行计数(像素计数)。
在对像素PC的信号电平进行采样的期间TPs中，在光电转换部PD的电荷通过传送部TG向电荷电压转换部FD传送的状态下，由输出部AMP输出的信号电平Vs作为信号线的电位VSIG的电平而被输入到比较器CP。计数器42对于信号电平Vs，对从斜坡电压VREF的电位电平开始变化起到比较器CP的比较结果反转为止的时钟数进行计数，将信号电平Vs的计数值向闩锁电路43输出。信号电平Vs的计数值对应于电平V1与信号电平Vs的电平差。即，计数器42将电平V1与复位电平Vs的电平差随时间而转换，对该时间进行计数(像素计数)。
闩锁电路43从计数器42接受计数值，从定时控制电路7接受时钟φCCK。闩锁电路43在其列的水平期间中，从水平扫描电路5接受水平扫描脉冲φPH。闩锁电路43与时钟φCCK同步地将计数器42的计数值闩锁，在水平扫描脉冲φPH成为有效电平的定时，将计数值向读出放大器44传送。
如图20所示，闩锁电路43在对像素PC的复位电平进行采样的期间TPr结束后，将复位电平Vr的计数值向读出放大器44传送。闩锁电路43在对像素PC的信号电平进行采样的期间TPs结束后，将信号电平Vs的计数值向读出放大器44传送。
读出放大器44从闩锁电路43接受计数值。读出放大器44将表示计数值的信号放大而作为数字信号Vout向数字信号处理电路8输出。
水平扫描电路5与时钟φHCK相应地水平方向上扫描多个纵列ADC 电路4－1～4－n。即，水平扫描电路5依次选择多个纵列ADC电路4－1～4－n而将其数字信号作为Vout向数字信号处理电路8传送。
数字信号处理电路8从各列的纵列ADC电路4－1～4－n接受数字信号Vout。数字信号处理电路8在各列的水平期间中生成与计数器42的计数值相应的数字值Data并向ISP96输出。
如图19所示，数字信号处理电路8例如具有CDS电路81。CDS电路81对数字信号Vout实施相关双采样(CDS)处理并生成数字值Data。例如，CDS电路81在接受到与复位电平Vr的计数值相应的数字信号Voutr时，将数字信号Voutr保持。之后，CDS电路81在接受到与信号电平Vs的计数值相应的数字信号Vouts时，取得数字信号Voutr与数字信号Vouts的差分，将该差分作为数字值Data输出。由此，能够去除像素信号中包含的像素的固定模式噪声的影响，能够使高精度的数字值生成以及输出。
如图20所示，在用于将1列量的像素信号处理并作为数字值Data输出的1水平期间(1H Period)中，对像素PC的信号电平进行采样的期间TPs占据较大的时间上的比例。对信号电平进行采样的期间TPs的长度由斜坡电压VREF的电平V1～V2的时间宽度决定。因此，在时钟φCCK的周期为一定的情况下，越为了提高像素计数的精度而增大计数器42的比特数，则越需要使斜坡电压VREF的电平V1～V2的时间宽度变大，由于对像素PC的信号电平进行采样的期间TPs时间延长，因此存在1水平期间时间变长的趋势。
例如，在计数器42是10比特的计数器，计数器42的满计数值是1024计数的情况下，期间TPs需要设为1024计数量的长度。或者，例如，在计数器42是11比特的计数器，计数器42的满计数值是2048计数的情况下，期间TPs需要设为2048计数量的长度。
若1水平期间时间变长，则有可能超出从固体摄像装置95输出的图像信号的所要求的帧速率的长度。若超出所要求的帧速率的长度，则在由图像信号得到的图像为动态图像的情况下，规定时间内的命令数的确保变得困难，难以得到平滑的动态图像。或者，在由图像信号得到的图像为静止图像的情况下，释放时间滞后增大，有可能难以捕获快门机会。
因此，在第一实施方式中提出了通过使2个斜坡电压并行变化并且对2 个斜坡电压并行执行与信号电平的比较来减少像素计数的时间。以下，以与基本形态不同的部分为中心进行说明。
具体来说，固体摄像装置195如图1所示，替代多个AD转换电路1－1～1－n(参考图17)而具备多个AD转换电路101－1～101－n。各AD转换电路101如图2所示，替代发生电路6、纵列ADC电路4以及数字信号处理电路8而具备发生电路106A、发生电路106B、纵列ADC电路104以及数字信号处理电路(生成电路)108，并且还具有包含参考计数器109的参考电路110。多个AD转换电路101－1～101－n中，如图1所示，发生电路106A、发生电路106B、包含参考计数器109的参考电路110以及数字信号处理电路108相对多个纵列ADC电路104－1～104－n被共用。
另外，在图2中例示地示出了与像素排列PA的第1列对应的AD转换电路101－1，但对于与像素排列PA的其他的列对应的AD转换电路101－2～101－n也同样地构成。
发生电路106A与时钟φSCK相应地以规定的定时产生第一斜坡电压VREF1而向多个纵列ADC电路104－1～104－n的每个纵列供给。第一斜坡电压VREF1具有从电平V1起以第一斜率(＜0)且随时间而变化的斜面状的波形。
如图4、图5所示，第一斜坡电压VREF1在对像素PC的复位电平进行采样的期间TPr中，从电平V1起到电平V4为止以第一斜率(＜0)且随时间而变化。第一斜坡电压VREF1在对像素PC的信号电平进行采样的期间TPs100中，从电平V1起到中间电平V3为止以第一斜率随时间而变化。中间电平V3是电平V1以及电平V2的中间的电平。电平V1是与基本形态的计数器42(参考图19)的零计数值对应的电平。电平V2是与基本形态的计数器42的满计数值对应的电平。中间电平V3是与计数器42的零计数值和计数器42的满计数值之间的中间的计数值对应的电平。
发生电路106B与时钟φSCK相应地以规定的定时产生第二斜坡电压VREF2而向多个纵列ADC电路104－1～104－n的每个纵列供给。第二斜坡电压VREF2具有从电平V2起以第二斜率(＞0)且随时间而变化的斜面状的波形。
如图4、图5所示，第二斜坡电压VREF2在对像素PC的复位电平进 行采样的期间TPr中，被维持在电平V2且随时间而不变化。第二斜坡电压VREF2在对像素PC的信号电平进行采样的期间TPs100中，从电平V2起到中间电平V3为止以第二斜率随时间而变化。第二斜率是与第一斜率相反的斜率。第二斜率例如可以是与第一斜率的斜率的绝对值等同。
如图2所示，参考电路110具有与各纵列ADC电路4对应的构成。例如，参考电路110具有参考比较器CP3、参考计数器109、闩锁电路43以及读出放大器44。
参考比较器CP3的两个输入端子中的一方的端子被连接到电源电位VDD，另一方的端子被连接到地电位GND。由此，参考比较器CP3将大小关系不反转的2个电位电平进行比较，因此将一定的比较结果(例如比特值“1”)向参考计数器109输出。
参考计数器109从参考比较器CP3接受比较结果，从定时控制电路7接受时钟φCCK。参考计数器109与时钟φCCK同步地对参考比较器CP3的比较结果发生反转之前的时钟数(时钟φCCK的脉冲数)进行计数。参考计数器109构成为，若成为满计数值则停止计数动作。如上述那样，参考比较器CP3输出一定的比较结果，因此参考计数器109在到满计数值为止进行递增计数，若其计数值成为满计数值，则停止计数动作。之后，参考计数器109将满计数值稳定地向数字信号处理电路108输出。
参考计数器109的比特数与基本形态的计数器42(参考图19)的比特数相同。例如，在基本形态的计数器42为N比特的计数器的情况下，参考计数器109为N比特的计数器。即，参考计数器109的满计数值，与基本形态的计数器42的满计数值相同，是与斜坡电压VREF的满振幅的电位电平V2(参考图20)对应的值。
另外，参考计数器109到满计数值为止进行递增计数的处理，能够在固体摄像装置195的启动时等初始化处理的期间中进行。此时，参考计数器109到满计数值为止进行递增计数的处理，只要在像素排列PA中的多个像素中最初被读出的像素的信号通过数字信号处理电路108而被处理的定时之前结束即可。
闩锁电路113从参考计数器109接受满计数值，从定时控制电路7接受时钟φCCK。闩锁电路113在其列的水平期间中从水平扫描电路5接受 水平扫描脉冲φPH。闩锁电路113与时钟φCCK同步地对参考计数器109的满计数值进行闩锁，在水平扫描脉冲φPH成为有效电平的定时，将满计数值向读出放大器114传送。
读出放大器114从闩锁电路113接受满计数值。读出放大器114将表示满计数值的信号放大并作为数字信号Vf而向数字信号处理电路8输出。
参考比较器CP3以及参考计数器109能够配置在图3所示那样的虚设区域。例如，有时在像素排列PA中在配置有对被摄体进行摄像的多个有效像素的有效像素区域的周边，设置用于对有效像素的信号进行OB修正的VOB区域以及HOB区域。在与有效像素区域相邻的纵列ADC电路配置区域中，配置有多个纵列ADC电路104－1～104－n。另一方面，在VOB区域以及HOB区域中，分别配置有多个遮光像素。在模拟地进行OB修正的情况下，不需要将遮光像素的信号进行AD转换，或者在数字地进行OB修正的情况下，能够使用纵列ADC电路104－1～104－n来进行AD转换。与HOB区域以及纵列ADC电路配置区域相邻的虚设区域作为未使用的区域而被保留。因此，通过将参考比较器CP3以及参考计数器109配置于虚设区域，能够抑制多个AD转换电路101－1～101－n的布局面积的增大。
如图2所示，代替比较器CP以及计数器42(参考图19)，各纵列ADC电路104－1～104－n具备比较器CP1、比较器CP2以及计数器142。
计数器142的比特数可以与基本形态的计数器42(参考图19)的比特数相同，也可以比计数器42的比特数少一位。例如，在基本形态的计数器42是N比特的计数器的情况下，计数器142可以是N比特的计数器也可以是N－1位的计数器。在将计数器142设为N－1位的计数器的情况下，与基本形态的计数器42相比能够减小计数器142的电路规模。
比较器CP1将第一斜坡电压VREF1的电位电平和像素信号(模拟信号)的电位电平进行比较，将比较结果φCP1向计数器142以及数字信号处理电路108输出。例如，比较器CP1在第一斜坡电压VREF1的电位电平比像素信号(模拟信号)的电位电平高的情况下，输出比特值“1”，在第一斜坡电压VREF1的电位电平比像素信号(模拟信号)的电位电平低的情况下，输出比特值“0”。即，比较器CP1在第一斜坡电压VREF1的电位电平与像素信号(模拟信号)的电位电平之间的大小关系反转时，使其 比较结果φCP1反转并输出。
比较器CP2将第二斜坡电压VREF2的电位电平与像素信号(模拟信号)的电位电平进行比较，将比较结果φCP2向计数器142以及数字信号处理电路108输出。例如，比较器CP2在第二斜坡电压VREF2的电位电平比像素信号(模拟信号)的电位电平高的情况下，输出比特值“1”，在第一斜坡电压VREF1的电位电平比像素信号(模拟信号)的电位电平低的情况下，输出比特值“0”。即，比较器CP2在第二斜坡电压VREF2的电位电平与像素信号(模拟信号)的电位电平之间的大小关系反转时，使其比较结果φCP2反转并输出。
计数器142从比较器CP1、CP2分别接受比较结果φCP1、φCP2，从定时控制电路7接受时钟φCCK。计数器142对从斜坡电压的电位电平开始变化起到2个比较器CP1、CP2的比较结果φCP1、φCP2中的某一个反转为止的时钟数(时钟φCCK的脉冲数)进行计数。即，计数器142并行地进行第一斜坡电压VREF1的电位电平的变化和第二斜坡电压VREF2的电位电平的变化，在2个比较器CP1、CP2的比较动作并行地进行的状态下，对到比较器CP1以及比较器CP2中的某一个的输出信号反转为止的时钟数进行计数。计数器142将计数值向闩锁电路43输出。
例如，在为V1＜Vs＜V3的情况下，2个比较器CP1、CP2中的比较器CP1的比较结果φCP1反转。如图4所示，在对像素PC的信号电平进行采样的期间TPs100中，在光电转换部PD的电荷通过传送部TG而被传送到电荷电压转换部FD的状态下，通过输出部AMP输出的信号电平Vs作为信号线的电位VSIG的电平被分别输入到2个比较器CP1、CP2。计数器142对于信号电平Vs，对从第一斜坡电压VREF1的电位电平开始变化起到比较器CP1的比较结果φCP1反转为止的时钟数进行计数，并将信号电平Vs的计数值向闩锁电路43输出。信号电平Vs的计数值对应于电平V1与信号电平Vs的电平差。即，计数器142将电平V1与复位电平Vs的电平差随时间而转换，对该时间进行计数(像素计数)。
例如，在为V3＜Vs＜V2的情况下，2个比较器CP1、CP2中的比较器CP2的比较结果φCP2反转。如图5所示，在对像素PC的信号电平进行采样的期间TPs100中，在光电转换部PD的电荷通过传送部TG而被传送到 电荷电压转换部FD的状态下，通过输出部AMP输出的信号电平Vs作为信号线的电位VSIG的电平被分别输入到2个比较器CP1、CP2。计数器142对于信号电平Vs，对从第二斜坡电压VREF2的电位电平开始变化起到比较器CP2的比较结果φCP2反转为止的时钟数进行计数，并将信号电平Vs的计数值向闩锁电路43输出。信号电平Vs的计数值对应于电平V2与信号电平Vs的电平差。即，计数器142将电平V2与复位电平Vs的电平差随时间而转换，并对该时间进行计数(像素计数)。
数字信号处理电路108从各列的纵列ADC电路4－1～4－n接受比较器CP1、CP2的输出信号φCP1、φCP2以及数字信号Vout。数字信号处理电路108在各列的水平期间中，在比较器CP1的输出信号φCP1反转的情况下，生成与计数器142的计数值相应的数字值Data并输出。或者，数字信号处理电路108在各列的水平期间中，在比较器CP2的输出信号φCP2反转的情况下，生成与从参考计数器109的满计数值减去计数器142的计数值后的值相应的数字值Data并输出。
如图2所示，数字信号处理电路108还具有例如切换部182以及减法部183。
切换部182分别从比较器CP1、CP2接受输出信号φCP1、φCP2，从各列的读出放大器44接受数字信号Vout。切换部182能够与输出信号φCP1、φCP2相应地识别2个比较器CP1、CP2中的某个比较器的输出信号是否发生了反转。切换部182在比较器CP1的输出信号φCP1反转的情况下，将与计数器142的信号电平Vs的计数值相应的数字信号Vouts向数字信号处理电路108的输出侧传送，以使减法部183被旁路。即，切换部182在比较器CP1的输出信号φCP1反转的情况下，将数字信号Vouts向CDS电路81传送。
或者，切换部182在比较器CP2的输出信号φCP2反转的情况下，将与计数器142的信号电平Vs的计数值相应的数字信号Vouts向减法部183传送。
减法部183经由切换部182从读出放大器44接受数字信号Vouts，从参考计数器109接受与满计数值相应的数字信号Vf。减法部183在经由切换部182而接受到与计数器142的信号电平Vs的计数值相应的数字信号 Vouts的情况下，从参考计数器109的满计数值减去计数器142的计数值。减法部183将减法结果向数字信号处理电路108的输出侧输出。即，减法部183将与电平V2和复位电平Vs的电平差对应的计数值转换为与本来的信号电平即与电平V1和复位电平Vs的电平差对应的计数值(参考图4、5)。并且，减法部183将作为其转换结果的减法结果向CDS电路81传送。
CDS电路81在接受到与信号电平Vs的计数值相应的数字信号Vouts时，取得数字信号Voutr与数字信号Vouts的差分，将该差分作为数字值Data输出。
例如，在为V3＜Vs＜V2的情况下，数字信号处理电路108进行接下来的数学式1的运算。
(数字值)＝(信号电平Vs的计数值)－(复位电平Vr的计数值)···数学式1
例如，在复位电平Vr的计数值是64计数、信号电平Vs的计数值是300计数的情况下，数字值＝300－64＝236(计数)。
例如，在为V3＜Vs＜V2的情况下，数字信号处理电路108进行接下来的数学式2的运算。
(数字值)＝(参考计数器109的满计数值)－(信号电平Vs的计数值)－(复位电平Vr的计数值)···数学式2
例如，在参考计数器109的满计数值是1024计数、复位电平Vr的计数值是64计数、信号电平Vs的计数值是300计数的情况下，数字值＝1024－300－64＝660(计数)。
如图4、5所示，在用于将1列量的像素信号处理并作为数字值Data输出的1水平期间(1H Period)中，期间TPs100中的信号电平Vs的采样所使用的第一斜坡电压VREF1的电平V1～V3的时间宽度与第二斜坡电压VREF2的电平V2～V3的时间宽度都能够减小为基本形态的斜坡电压VREF的电平V1～V2的时间宽度的大致一半。
例如，在参考计数器109是10比特的计数器、参考计数器109的满计数值是1024计数的情况下，期间TPs100能够减小为1024计数的一半的512大小的长度。或者，例如，在参考计数器109是11比特的计数器、参考计数器109的满计数值是2048计数的情况下，期间TPs能够减小为2048 计数的一半的1024大小的长度。
由此，对像素PC的信号电平进行采样的期间TPs100与基本形态中的对像素PC的信号电平进行采样的期间TPs相比能够减小为大致一半。其结果是，能够将1水平期间的长度缩短图4、5所示的ΔT的量。
如以上那样，第一实施方式中，在固体摄像装置195的各列的AD转换电路101中，计数器142并行地进行第一斜坡电压VREF1的电位电平的变化和第二斜坡电压的电位电平的变化，并在并行地进行2个比较器CP1、CP2的比较动作的状态下，对到2个比较器CP1、CP2中的某一个的输出信号反转为止的时钟数进行计数。由此，能够将在信号电平的采样中使用的斜坡电压的时间宽度与基本形态相比减小为大致一半，能够减少像素的信号电平的计数(像素计数)所需要的时间。此外，参考计数器109将满计数值稳定地向数字信号处理电路108输出。数字信号处理电路108在比较器CP1的输出信号反转的情况下，生成与计数器142的计数值相应的数字值并输出，在比较器CP2的输出信号反转的情况下，生成与从参考计数器109的满计数值减去了计数器142的计数值后的值相应的数字值并输出。由此，能够稳定地得到满计数值，因此在信号电平Vs与中间电平V3相比更接近于像素的饱和电平V2的情况下，能够高速地进行用于将信号电平的计数值转换为本来的信号电平的计数值的处理。其结果是，能够减少本来的信号电平的计数(像素计数)所需要的时间，因此能够减少进行像素计数且生成并输出将数字值所需要的总的时间(1水平期间)。
因而，即使在为了提高像素计数的精度而将计数器142的比特数增大的情况，也能够减少进行像素计数且生成并输出将数字值所需要的总的时间(1水平期间)。即，能够提高像素计数的精度，并且能够减小1水平期间的长度。
此外，第一实施方式中，在AD转换电路101的数字信号处理电路108中，切换部182在比较器CP1的输出信号φCP1反转的情况下，将计数器142的计数值向数字信号处理电路108的输出侧传送，以使减法部183被旁路。切换部182在比较器CP2的输出信号φCP2反转的情况下，将计数器142的计数值向减法部183传送。减法部183在经由切换部182接受到计数器142的计数值的情况下，从参考计数器109的满计数值减去计数器142 的计数值而将减法结果向数字信号处理电路108的输出侧输出。由此，在比较器CP1的输出信号反转的情况下，能够生成与计数器142的计数值相应的数字值并输出，在比较器CP2的输出信号反转的情况下，能够生成与从参考计数器109的满计数值减去了计数器142的计数值后的值相应的数字值并输出。
(第二实施方式)
接着，说明第二实施方式的固体摄像装置195i。以下，以与第一实施方式不同的部分为中心进行说明。
第一实施方式中，由1个比较器CP1进行复位电平Vr的采样，但第二实施方式中，由2个比较器CP1、CP2并行地进行复位电平Vr的采样。
具体来说，固体摄像装置195i中的各列的AD转换电路例如如图6所示那样构成。图6是表示各列的AD转换电路的构成的图。图6中，例示地示出了与像素排列PA的第1列对应的AD转换电路101i－1，但对于与像素排列PA的其他的列对应的AD转换电路也同样构成。
代替发生电路106B以及纵列ADC电路104－1(参考图2)，AD转换电路101i－1具有发生电路106Bi以及纵列ADC电路104i－1。
发生电路106Bi不仅在对像素PC的信号电平进行采样的期间TPs100，还在对像素PC的复位电平进行采样的期间TPr中也产生具有斜面状的波形的第二斜坡电压VREF2。
如图7、图8所示，第二斜坡电压VREF2在对像素PC的复位电平进行采样的期间TPr中，从电平V1到电平V4以第一斜率(＜0)且随时间而变化。另一方面，第二斜坡电压VREF2在对像素PC的信号电平进行采样的期间TPs100中，从电平V2到中间电平V3以第二斜率随时间而变化。第二斜率是与第一斜率相反的斜率。
例如，发生电路106A以及发生电路106Bi分别具有积分电路(未图示)，为了产生第一斜坡电压VREF1以及第二斜坡电压VREF2而进行积分动作。在期间TPr中，通过使在发生电路106A以及发生电路106Bi各自的积分电路中流过的电流的极性相同，来进行相互同极性的积分动作。并且，在期间TPs100的开始定时，使在发生电路106Bi的积分电路中流过的电流暂时地成为相反极性，并在期间TPs100的结束定时，使在发生电路106Bi的积 分电路中流过的电流返回到与发生电路106A同极性。由此，能够使第二斜坡电压VREF2成为图7、图8所示那样的波形。
纵列ADC电路104i－1还具有计数器145i、闩锁电路146i以及读出放大器147i。纵列ADC电路104i－1中，比较器CP1的比较结果被输入到计数器145i，比较器CP2的比较结果被输入到计数器142。计数器145i的计数动作和计数器142的计数动作相互并行地进行。由闩锁电路146i进行的计数器145i的计数值的闩锁以及向读出放大器147i的传送，与由闩锁电路43进行的计数器142的计数值的闩锁以及向读出放大器44的传送相互并行地进行。并且，读出放大器147i的数字信号Vout1的向切换部182的输出与读出放大器44的数字信号Vout2的向切换部182的输出相互并行地进行。数字信号Vout1是与计数器145i的计数值相应的数字信号，数字信号Vout2是与计数器142的计数值相应的数字信号。
例如，在为V1＜Vs＜V3的情况下，如图7所示，2个比较器CP1、CP2中的比较器CP1的比较结果φCP1反转。或者，例如，在为V3＜Vs＜V2的情况下，如图8所示，2个比较器CP1、CP2中的比较器CP2的比较结果φCP2反转。
在数字信号处理电路108中，切换部182将与计数器145i的复位电平Vr的计数值相应的数字信号Voutr1和与计数器142的复位电平Vr的计数值相应的数字信号Voutr2分别向CDS电路81传送。CDS电路81保持数字信号Voutr1以及数字信号Voutr2。
切换部182在比较器CP1的输出信号φCP1反转的情况下，将与计数器145i的信号电平Vs的计数值相应的数字信号Vouts1向数字信号处理电路108的输出侧传送，以使减法部183被旁路。即，切换部182在比较器CP1的输出信号φCP1反转的情况下，将数字信号Vouts1向CDS电路81传送。此时，切换部182也可以放弃与计数器142的信号电平Vs的计数值相应的数字信号Vouts2。
或者，切换部182在比较器CP2的输出信号φCP2反转的情况下，将与计数器142的信号电平Vs的计数值相应的数字信号Vouts2向减法部183传送。此时，切换部182也可以放弃与计数器145i的信号电平Vs的计数值相应的数字信号Vouts1。
CDS电路81在接受到与计数器145i的信号电平Vs的计数值相应的数字信号Vouts1时，使用与数字信号Vouts1对应的数字信号Voutr1来进行CDS处理。即，CDS电路81取得数字信号Voutr1与数字信号Vouts1之间的差分，将该差分作为数字值Data输出。
或者，CDS电路81在接受到与计数器142的信号电平Vs的计数值相应的数字信号Vouts2时，使用与数字信号Vouts2对应的数字信号Voutr2来进行CDS处理。即，CDS电路81取得数字信号Voutr2与数字信号Vouts2之间的差分，将该差分作为数字值Data输出。
如以上那样，第二实施方式中，在固体摄像装置195i的各列的AD转换电路101i中，将像素PC的复位电平Vr的采样由2个比较器CP1、CP2并行地进行，之后的信号电平Vs的采样也由2个比较器CP1、CP2并行地进行。由此，在信号电平Vs的采样中，2个比较器CP1、CP2中的某一个的输出信号反转的情况下，也能够对于复位电平Vr以及信号电平Vs这两方使用由相同的比较器采样的数字信号来进行CDS处理。由此，通过CDS处理，除了能够去除像素的固定模式噪声以外还能够去除比较器的偏置(offset)的影响，能够生成以及输出更高精度的数字值。
(第三实施方式)
接着，说明第三实施方式的固体摄像装置195j。以下，以与第一实施方式不同的部分为中心进行说明。
第一实施方式中，进行了1次信号电平Vr的采样，但第三实施方式中，进行多次信号电平Vr的采样。即，第三实施方式中进行多采样。
具体来说，固体摄像装置195j中的各列的AD转换电路例如如图9所示那样构成。图9是表示各列的AD转换电路的构成的图。图9中例示地示出了与像素排列PA的第1列对应的AD转换电路101j－1，但对于与像素排列PA的其他的列对应的AD转换电路也同样构成。
代替发生电路106A、发生电路106B以及数字信号处理电路108(参考图2)，AD转换电路101j－1具有发生电路106Aj、发生电路106Bj以及数字信号处理电路108j。数字信号处理电路108j还具有平均化部184j。
发生电路106Aj在对像素PC的信号电平进行采样的期间TPs中也产生具有多个斜面状的波形的第一斜坡电压VREF1。
如图10、图11所示，第一斜坡电压VREF1在对像素PC的信号电平进行采样的期间TPs中，进行多次从电平V1到中间电平V3的以第一斜率随时间而进行的变化(例如2次)。即，由于第一斜坡电压VREF1的电平V1～V3的时间宽度能够减小为基本形态的斜坡电压VREF的电平V1～V2的时间宽度的大致一半，因此能够将用于采样信号电平Vs的期间Ts的长度抑制为与基本形态同等，并且2次使用电平V1～V3的波形来进行多次信号电平Vs的采样(例如2次)。
发生电路106Bj在对像素PC的信号电平进行采样的期间TPs中也产生具有多个斜面状的波形的第二斜坡电压VREF2。
如图10、图11所示，第二斜坡电压VREF2在对像素PC的信号电平进行采样的期间TPs中，进行多次从电平V2到中间电平V3的以第二斜率随时间而进行的变化(例如2次)。即，由于第二斜坡电压VREF2的电平V2～V3的时间宽度能够减小为基本形态的斜坡电压VREF的电平V1～V2的时间宽度的大致一半，因此能够将用于采用信号电平Vs的期间Ts的长度抑制为与基本形态同等，并且2次使用电平V2～V3的波形来进行多次信号电平Vs的采样(例如2次)。
CDS电路81在接受到与信号电平Vs的计数值相应的数字信号Vouts时，取得数字信号Voutr与数字信号Vouts的差分，并将该差分作为数字值Data向平均化部184j输出。CDS电路81多次进行数字值Data的向平均化部184j的输出(例如2次)。
平均化部184j从CDS电路81多次接受数字值Data(例如2次)。平均化部184j在到多次中的最后一次接受到数字值Data为止，每当接受数字值Data都保持该数字值Data。平均化部184j在多次中的最后一次接受到数字值Data时，将多个数字值Data平均化。平均化部184j将平均化后的数字值Data’向ISP96输出。
如以上那样，第三实施方式中，在固体摄像装置195j的各列的AD转换电路101j中，数字信号处理电路108j在比较器CP1的输出信号φCP1反转的情况下，对于第一斜坡电压VREF1的多次变化中的各次变化，生成与计数器142的计数值相应的数字值Data，并将所生成的多个数字值平均化并输出。或者，数字信号处理电路108j在比较器CP2的输出信号φCP2 反转的情况下，对于第二斜坡电压VREF2的多次变化中的各次变化，生成与从参考计数器109的满计数值减去了计数器142的计数值后的值相应的数字值Data，并将所生成的多个数字值平均化并输出。由此，能够将用于采样信号电平的期间的长度维持为与基本形态同等并且容易地减小像素的随机噪声的影响，能够容易地增大像素的信号的动态范围。
例如，图12A是表示使信号电平的采样数变化时的AD转换电路的分辨率与像素的随机噪声的关系的图。如图10所示那样，在使信号电平的采样数增加时，在AD转换器分辨率为一定的情况下也能够减小随机噪声。例如，在使采样数为2倍时，能够将随机噪声减小为1/√2。
图12B是表示使信号电平的采样数变化时的AD转换电路的分辨率与像素的信号的动态范围的关系的图。如图11所示，在使信号电平的采样数增加时，在AD转换电路的分辨率为一定的情况下也能够增加像素的信号的动态范围。例如，在使采样数为2倍时，像素的信号的动态范围能够增加3dB的量。
(第四实施方式)
接着，说明第四实施方式的固体摄像装置295。以下，以与第一实施方式不同的部分为中心进行说明。
第一实施方式中，为了得到信号电平Vr接近于像素的饱和电平的情况下的本来的信号电平的计数值而使用了参考计数器109的满计数值，但第四实施方式中，为了得到信号电平Vr接近于像素的饱和电平的情况下的信号电平的计数值而使用递减计数器。
具体来说，固体摄像装置295的各列的AD转换电路201－1～201－n例如如图13所示那样成为省略了参考计数器109的构成。图13是表示固体摄像装置295的构成的图。例如，各列的AD转换电路201－1～201－n如图14所示那样构成。图14是表示各列的AD转换电路的构成的图。图14中，例示地示出了与像素排列PA的第1列对应的AD转换电路201－1，但对于与像素排列PA的其他的列对应的AD转换电路201－2～201－n也同样构成。
代替纵列ADC电路104－1以及数字信号处理电路108(参考图2)，AD转换电路201－1具有纵列ADC电路204－1以及数字信号处理电路 208。
代替计数器142(参考图2)，纵列ADC电路204－1具有递减计数器(第二计数器)242，并且还具有递增计数器(第一计数器)245、闩锁电路246以及读出放大器247。纵列ADC电路204－1中，比较器CP1的比较结果被输入到递增计数器245，比较器CP2的比较结果被输入到递减计数器242。
递增计数器245对于信号电平Vs，对从第一斜坡电压VREF1的电位电平开始变化起到比较器CP1的比较结果φCP1反转为止的时钟数，从零计数值起进行递增计数。零计数值为与第一斜坡电压VREF1的电平V1对应的计数值。递增计数器245将信号电平Vs的计数值向闩锁电路246输出。
递减计数器242对于信号电平Vs，对从第二斜坡电压VREF2的电位电平开始变化起到比较器CP2的比较结果φCP2反转为止的时钟数，从满计数值起进行递减计数。满计数值为与第二斜坡电压VREF2的电平V2对应的计数值。递减计数器242将信号电平Vs的计数值向闩锁电路43输出。
递增计数器245的计数动作(从零计数值起的递增计数动作)与计数器242的计数动作(从满计数值起的递减计数动作)相互并行地进行。由闩锁电路246进行的递增计数器245的计数值的闩锁以及向读出放大器247的传送，与由闩锁电路43进行的计数器242的计数值的闩锁以及向读出放大器44的传送相互并行地进行。并且，读出放大器247的数字信号Vout1的向切换部282的输出与读出放大器44的数字信号Vout2的向切换部282的输出相互并行地进行。数字信号Vout1是与递增计数器245的计数值相应的数字信号，数字信号Vout2是与递减计数器242的计数值相应的数字信号。
数字信号处理电路208在比较器CP1的输出信号φCP1反转的情况下，生成与递增计数器245的计数值相应的数字值Data并输出。或者，数字信号处理电路208在比较器CP2的输出信号φCP2反转的情况下，生成与递减计数器242的计数值相应的数字值并输出。
如图14所示，数字信号处理电路208不具有减法部183(参考图2)，而代替切换部182(参考图2)而具有切换部282。
切换部282分别从比较器CP1、CP2接受输出信号φCP1、φCP2，从 各列的读出放大器247接受数字信号Vout1，从各列的读出放大器44接受数字信号Vout2。切换部282能够与输出信号φCP1、φCP2相应地识别2个比较器CP1、CP2中的某一比较器的输出信号是否发生了反转。
切换部282在比较器CP1的输出信号φCP1反转的情况下，选择与递增计数器245的信号电平Vs的计数值相应的数字信号Vouts1并向CDS电路81传送。此时，切换部282也可以放弃与递增计数器242的信号电平Vs的计数值相应的数字信号Vouts2。由此，CDS电路81在接受到与信号电平Vs的计数值相应的数字信号Vouts1时，取得数字信号Voutr1与数字信号Vouts1的差分，并将该差分作为数字值Data输出。
或者，切换部282在比较器CP2的输出信号φCP2反转的情况下，选择与计数器242的信号电平Vs的计数值相应的数字信号Vouts2并向CDS电路81传送。此时，切换部282也可以放弃与递增计数器245的信号电平Vs的计数值相应的数字信号Vouts1。由此，CDS电路81在接受到与信号电平Vs的计数值相应的数字信号Vouts2时，取得数字信号Voutr1与数字信号Vouts2的差分，并将该差分作为数字值Data输出。
如以上那样，第四实施方式中，在固体摄像装置295的各列的AD转换电路201中，数字信号处理电路208在比较器CP1的输出信号φCP1反转的情况下，生成与递增计数器245的计数值相应的数字值Data并输出。或者，数字信号处理电路208在比较器CP2的输出信号φCP2反转的情况下，生成与递减计数器242的计数值相应的数字值并输出。由此，在信号电平Vs与中间电平V3相比更接近于像素的饱和电平V2的情况下，能够不使用参考计数器109的满计数值而得到信号电平的计数值。从而，能够进一步减少进行像素计数且生成并输出数字值所需要的总的时间(1水平期间)。
另外，递增计数器245也可以使用可逆计数器被切换为计数递增的结构。递减计数器242也可以使用可逆计数器被切换为计数递减的结构。
说明了本发明的一些实施方式，但这些实施方式是作为例子提示的，并不意味着限定发明的范围。这些新的实施方式能够以其他各种各样的形态实施，在不脱离发明的主旨的范围内能够进行各种省略、替换、变更。这些实施方式及其变形包含在发明的范围及主旨中，并且包含在权利要求 书所记载的发明和其等价的范围中。
对本发明的几个实施方式进行了说明，但这些实施方式是作为例子而提出的，并没有意图限定发明的范围。这些实施方式可以以其他各种方式进行实施，在不超出发明主旨的范围内，可进行各种省略、调换以及变更。这些实施方式及其变形包括在发明的范围和主旨内，同样，也包括在权利要求所记载的发明和与其等同的范围内。