《使用心轴氧化工艺形成鳍式场效应晶体管半导体设备的鳍部的方法.pdf》由会员分享，可在线阅读，更多相关《使用心轴氧化工艺形成鳍式场效应晶体管半导体设备的鳍部的方法.pdf（20页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 103972100 A (43)申请公布日 2014.08.06 CN 103972100 A (21)申请号 201410043318.8 (22)申请日 2014.01.29 13/757,069 2013.02.01 US H01L 21/336(2006.01) (71)申请人 格罗方德半导体公司 地址 英属开曼群岛大开曼岛 (72)发明人 BJ帕夫拉克 S本特利 A雅各布 (74)专利代理机构 北京戈程知识产权代理有限 公司 11314 代理人 程伟 王锦阳 (54) 发明名称 使用心轴氧化工艺形成鳍式场效应晶体管半 导体设备的鳍部的方法 (57) 摘要 一。
2、种使用心轴氧化工艺形成鳍式场效应晶 体管半导体设备的鳍部的方法， 揭示于本文的一 个示意方法包括 ： 形成心轴结构于半导体衬底上 面， 进行氧化工艺以氧化该心轴结构的至少一部 份以便从而在该心轴结构上定义氧化区， 移除该 等氧化区以便从而定义厚度减少的心轴结构， 在 该厚度减少的心轴结构上形成多个鳍部以及进行 蚀刻工艺以选择性地移除该厚度减少的心轴结构 的至少一部份， 以便从而暴露该等鳍部中的每一 者的至少一部份。 (30)优先权数据 (51)Int.Cl. 权利要求书 5 页 说明书 7 页 附图 7 页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书5页 说明书7页。
3、 附图7页 (10)申请公布号 CN 103972100 A CN 103972100 A 1/5 页 2 1. 一种形成设备的方法， 包含 ： 形成具有侧壁的心轴结构 ； 进行氧化工艺， 以氧化该心轴结构的至少一部份， 从而在该心轴结构的该侧壁上定义 氧化区 ； 移除该氧化区， 从而定义厚度减少的心轴结构 ； 形成多个鳍部于该厚度减少的心轴结构上 ； 以及 进行蚀刻工艺， 以选择性地移除该厚度减少的心轴结构的至少一部份， 以便从而暴露 该鳍部中的每一者的至少一部份。 2. 如权利要求 1 所述的方法， 更包括 ： 在该鳍部的该暴露部份的至少一部份附近形成 最终栅极结构。 3. 如权利要求 1。
4、 所述的方法， 其中， 形成该心轴结构包括 ： 在半导体材料中， 通过蚀刻 多个沟槽而形成鳍状心轴结构。 4. 如权利要求 1 所述的方法， 其中， 在由硅、 锗或硅锗构成的半导体衬底上方形成该心 轴结构。 5.如权利要求4所述的方法， 其中， 该鳍部由III-V族材料、 砷化镓铟、 砷化镓、 砷化铟、 或砷化锑铟中的一者构成。 6. 如权利要求 1 所述的方法， 其中， 该心轴结构与该鳍部由不同的半导体材料构成。 7. 如权利要求 1 所述的方法， 其中， 在由硅、 锗或硅锗构成的半导体衬底中形成该心轴 结构。 8. 如权利要求 1 所述的方法， 其中， 形成该多个鳍部于该厚度减少的心轴结构。
5、上包括 ： 形成外延生长半导体材料于该厚度减少的心轴结构上 ； 以及 对于该外延生长半导体材料进行非等向性蚀刻工艺， 从而在该厚度减少的心轴结构上 定义由该外延生长半导体材料构成的该多个鳍部。 9. 如权利要求 1 所述的方法， 其中， 该侧壁为实质垂直取向的侧壁。 10. 一种形成设备的方法， 包含 ： 在第一半导体材料上方形成经图案化的屏蔽层 ； 通过该经图案化的屏蔽层， 进行至少一个第一蚀刻工艺， 以形成由该第一半导体材料 构成的心轴结构， 该心轴结构具有侧壁 ； 进行氧化工艺， 以氧化该心轴结构的至少一部份， 从而在该心轴结构的该侧壁上定义 氧化区 ； 进行至少一个第二蚀刻工艺， 以移。
6、除该氧化区， 从而定义厚度减少的心轴结构 ； 在该厚度减少的心轴结构上形成第二半导体材料， 该第二半导体材料与该第一半导体 材料不同 ； 通过该经图案化的屏蔽层， 进行至少一个第三蚀刻工艺， 以移除该第二半导体材料的 部份， 以便从而定义由该第二半导体材料构成的多个鳍部于该厚度减少的心轴结构上 ； 以 及 进行至少一个第四蚀刻工艺， 以选择性地移除该厚度减少的心轴结构的至少一部份， 以便从而暴露该鳍部中的每一者的至少一部份。 11. 如权利要求 10 所述的方法， 其中， 在进行该至少一个第三蚀刻工艺后， 该多个鳍部 权 利 要 求 书 CN 103972100 A 2 2/5 页 3 位在该。
7、经图案化的屏蔽层的部份下方。 12. 一种形成设备的方法， 包含 ： 在半导体衬底上方形成鳍式心轴结构 ； 进行氧化工艺， 以氧化该鳍式心轴结构的至少一部份， 从而在该鳍式心轴结构上定义 氧化区 ； 移除该氧化区， 从而定义厚度减少的鳍式心轴结构 ； 在该厚度减少的鳍式心轴结构上形成多个鳍部 ； 以及 进行蚀刻工艺， 以选择性地移除该厚度减少的鳍式心轴结构的至少一部份， 以便从而 暴露该鳍部中的每一者的至少一部份。 13. 如权利要求 12 所述的方法， 更包括 ： 在该鳍部的该暴露部份的至少一部份附近形 成最终栅极结构。 14. 如权利要求 12 所述的方法， 其中， 该半导体衬底由硅构成，。
8、 以及该鳍式心轴结构由 硅、 锗或硅锗化合物中的一者构成， 以及该鳍部由 III-V 族材料、 砷化镓铟、 砷化镓、 砷化铟 或砷化锑铟中的一者构成。 15.如权利要求13所述的方法， 其中， 该最终栅极结构包含由高k绝缘材料构成的栅极 绝缘层， 以及由至少一层金属构成的栅极电极。 16. 如权利要求 13 所述的方法， 其中， 该最终栅极结构包含由氧化物构成的栅极绝缘 层， 以及由多晶硅构成的栅极电极。 17. 如权利要求 12 所述的方法， 其中， 形成该鳍式心轴结构包括 ： 在该半导体衬底上方形成第一半导体材料的第一层 ； 在该第一半导体材料的该第一层上方形成经图案化的屏蔽层 ； 以及 。
9、通过该经图案化的屏蔽层， 进行至少一个第一蚀刻工艺， 从而在该第一半导体材料的 该第一层中形成多个隔开沟槽， 从而定义由该第一半导体材料构成的该鳍式心轴结构。 18. 如权利要求 17 所述的方法， 其中， 该衬底由与该第一半导体材料不同的第二半导 体材料构成。 19. 如权利要求 12 所述的方法， 其中， 移除该氧化区包括 ： 进行湿蚀刻工艺或干蚀刻工 艺， 以移除该氧化区。 20. 如权利要求 12 所述的方法， 其中， 在该厚度减少的鳍式心轴结构上形成该多个鳍 部包括 ： 在该厚度减少的鳍式心轴结构上形成外延生长半导体材料 ； 以及 通过经图案化的屏蔽层， 对于该外延生长半导体材料进行。
10、非等向性蚀刻工艺， 从而在 该厚度减少的鳍式心轴结构上定义由该外延生长半导体材料构成的该多个鳍部。 21. 如权利要求 12 所述的方法， 其中， 进行该蚀刻工艺以选择性地移除该厚度减少的 鳍式心轴结构的至少一部份以便从而暴露该鳍部中的每一者的至少一部份包括 ： 进行定时 蚀刻工艺。 22. 一种形成设备的方法， 包含 ： 形成由第一半导体材料构成的鳍式心轴结构于由与该第一半导体材料不同的第二半 导体材料构成的半导体衬底上方 ； 进行氧化工艺， 以氧化该鳍式心轴结构的至少一部份， 从而在该鳍式心轴结构上定义 权 利 要 求 书 CN 103972100 A 3 3/5 页 4 氧化半导体材料区。
11、 ； 移除该氧化半导体材料区， 从而定义厚度减少的鳍式心轴结构 ； 在该厚度减少的鳍式心轴结构上形成多个鳍部， 该鳍部由外延生长半导体材料构成 ； 进行蚀刻工艺， 以选择性地移除该厚度减少的鳍式心轴结构的至少一部份， 以便从而 暴露该鳍部中的每一者的至少一部份 ； 以及 在该鳍部的该暴露部份的至少一部份附近形成最终栅极结构。 23. 如权利要求 22 所述的方法， 其中， 该半导体衬底由硅构成， 以及该鳍式心轴结构由 硅、 锗或硅锗化合物中的一者构成， 以及该鳍部由 III-V 族材料、 砷化镓铟、 砷化镓、 砷化铟 或砷化锑铟中的一者构成。 24. 如权利要求 22 所述的方法， 其中， 该。
12、外延生长半导体材料为与该第一及该第二半 导体材料不同的半导体材料。 25. 如权利要求 22 所述的方法， 其中， 形成该鳍式心轴结构包括 ： 在该半导体衬底上方形成该第一半导体材料的第一层 ； 在该第一半导体材料的该第一层上方形成经图案化的屏蔽层 ； 以及 通过该经图案化的屏蔽层， 进行至少一个第一蚀刻工艺， 从而在该第一半导体材料的 该第一层中形成多个隔开沟槽， 从而定义由该第一半导体材料构成的该鳍式心轴结构。 26. 如权利要求 22 所述的方法， 其中， 移除该氧化半导体材料区包括 ： 进行湿蚀刻工艺 或干蚀刻工艺， 以移除该氧化半导体材料区。 27. 如权利要求 22 所述的方法， 。
13、其中， 在该厚度减少的鳍式心轴结构上形成该多个鳍 部包括 ： 在该厚度减少的鳍式心轴结构上形成该外延生长半导体材料 ； 以及 通过经图案化的屏蔽层， 对于该外延生长半导体材料进行非等向性蚀刻工艺， 从而在 该厚度减少的鳍式心轴结构上定义由该外延生长半导体材料构成的该多个鳍部。 28. 如权利要求 22 所述的方法， 其中， 进行该蚀刻工艺以选择性地移除该厚度减少的 鳍式心轴结构的至少一部份以便从而暴露该鳍部中的每一者的至少一部份包括 ： 进行定时 蚀刻工艺。 29. 一种形成设备的方法， 包含 ： 形成第一半导体材料的第一层于由与该第一半导体材料不同的第二半导体材料构成 的半导体衬底上方 ； 。
14、形成经图案化的屏蔽层于该第一半导体材料的该第一层上方 ； 通过该经图案化的屏蔽层， 进行至少一个第一蚀刻工艺， 从而在该第一半导体材料的 该层中形成多个隔开沟槽， 从而定义由该第一半导体材料构成的鳍式心轴结构 ； 形成一层绝缘材料于该衬底上方以及于该隔开沟槽中， 该绝缘材料层具有暴露该鳍式 心轴结构的一部份的上表面 ； 进行氧化工艺， 以氧化该鳍式心轴结构的该暴露部份， 从而在该鳍式心轴结构上定义 氧化半导体材料区 ； 移除该氧化半导体材料区， 从而定义厚度减少的鳍式心轴结构 ； 在存在该经图案化的屏蔽层下， 形成外延生长半导体材料于该厚度减少的鳍式心轴结 构上 ； 权 利 要 求 书 CN 。
15、103972100 A 4 4/5 页 5 通过该经图案化的屏蔽层， 对于该外延生长半导体材料进行非等向性蚀刻工艺， 从而 定义由该外延生长半导体材料构成的多个鳍部于该厚度减少的鳍式心轴结构上 ； 移除该经图案化的屏蔽层 ； 进行蚀刻工艺， 以选择性地移除该厚度减少的鳍式心轴结构的至少一部份， 以便从而 暴露该鳍部中的每一者的至少一部份 ； 以及 在该鳍部的该暴露部份的至少一部份附近形成最终栅极结构。 30. 如权利要求 29 所述的方法， 其中， 该第一半导体材料由硅锗构成， 该第二半导体 材料由硅构成， 以及该外延生长半导体材料由下列的其中一者构成 ： III-V 族材料、 砷化镓 铟、 。
16、砷化镓、 砷化铟或砷化锑铟。 31. 如权利要求 29 所述的方法， 其中， 该外延生长半导体材料为与该第一及该第二半 导体材料不同的半导体材料。 32. 如权利要求 29 所述的方法， 其中， 该经图案化的屏蔽层由氮化硅构成。 33. 一种形成设备的方法， 包含 ： 在由半导体材料构成的衬底中形成多个隔开沟槽， 从而定义由该半导体材料构成的心 轴结构 ； 进行氧化工艺， 以氧化该心轴结构的至少一部份， 从而在该心轴结构上定义氧化区 ； 移除该氧化区， 从而定义厚度减少的心轴结构 ； 形成多个鳍部于该厚度减少的心轴结构上 ； 以及 进行蚀刻工艺， 以选择性地移除该厚度减少的心轴结构的至少一部份。
17、， 以便从而暴露 该鳍部中的每一者的至少一部份。 34. 如权利要求 33 所述的方法， 其中， 形成该心轴结构包括 ： 形成经图案化的屏蔽层于该衬底上方 ； 以及 通过该经图案化的屏蔽层， 进行至少一个第一蚀刻工艺， 从而形成该多个隔开沟槽。 35. 如权利要求 33 所述的方法， 其中， 形成该多个鳍部于该厚度减少的心轴结构上包 括 ： 形成外延生长半导体材料于该厚度减少的心轴结构上 ； 以及 通过经图案化的屏蔽层， 对于该外延生长半导体材料进行非等向性蚀刻工艺， 从而在 该厚度减少的心轴结构上定义由该外延生长半导体材料构成的该多个鳍部。 36. 如权利要求 33 所述的方法， 其中， 进。
18、行该蚀刻工艺以选择性地移除该厚度减少的 心轴结构的至少一部份以便从而暴露该鳍部中的每一者的至少一部份包括 ： 进行定时蚀刻 工艺。 37. 如权利要求 33 所述的方法， 其中， 该心轴结构为鳍状心轴结构。 38. 一种形成设备的方法， 包含 ： 形成经图案化的屏蔽层于由第一半导体材料构成的衬底上方 ； 进行至少一个第一蚀刻工艺， 以在该衬底中形成多个隔开沟槽， 该沟槽定义由该第一 半导体材料构成的心轴结构 ； 进行氧化工艺， 以氧化该心轴结构的至少一部份， 从而在该心轴结构上定义氧化区 ； 进行至少一个第二蚀刻工艺， 以移除该氧化区， 从而定义厚度减少的心轴结构 ； 在该厚度减少的心轴结构上。
19、形成第二半导体材料， 该第二半导体材料与该第一半导体 权 利 要 求 书 CN 103972100 A 5 5/5 页 6 材料不同 ； 通过该经图案化的屏蔽层， 进行至少一个第三蚀刻工艺， 以移除该第二半导体材料的 数个部份， 以便从而定义由该第二半导体材料构成的多个鳍部于该厚度减少的心轴结构 上 ； 以及 进行至少一个第四蚀刻工艺， 以选择性地移除该厚度减少的心轴结构的至少一部份， 以便从而暴露该鳍部中的每一者的至少一部份。 39. 如权利要求 38 所述的方法， 其中， 在进行该至少一个第三蚀刻工艺后， 该多个鳍部 位在该经图案化的屏蔽层的部份下方。 权 利 要 求 书 CN 10397。
20、2100 A 6 1/7 页 7 使用心轴氧化工艺形成鳍式场效应晶体管半导体设备的鳍 部的方法 技术领域 0001 本揭示内容大致有关于 FET 半导体设备的制造， 且更特别的是， 有关于使用新颖 心轴氧化工艺形成鳍式场效应晶体管半导体设备以形成该设备的鳍部的各种方法。 背景技术 0002 制造诸如 CPU、 储存装置、 ASIC( 特殊应用集成电路 ) 之类的先进集成电路需要根 据指定的电路布局在给定芯片区中形成大量电路组件， 其中所谓金属氧化物场效应晶体管 (MOSFET 或 FET) 为一种重要的电路组件， 其实质决定集成电路的效能。习知 FET( 不论是 NFET 还是 PFET) 为。
21、通常包含源极区、 漏极区、 位于源极区和漏极区间之沟道区以及位于沟 道区上方之栅极电极的平面设备。流过 FET 的电流通过控制施加至栅极电极的电压来控 制。例如， 以 NMOS 设备而言， 如果栅极电极没有外加电压， 则没有电流流过 NMOS 设备 ( 忽 略极小、 不合需要的泄露电流 )。不过， 当施加适当的正电压至栅极电极时， NMOS 设备的沟 道区变为导电， 并且通过导通的沟道区允许电流在源极区、 漏极区之间流动。 0003 为了改善FET的操作速度， 以及提高FET在集成电路设备上的密度， 设备设计者过 去几十年来已大幅缩减 FET 的实际尺寸。更特别的是， FET 的沟道长度已大幅。
22、减小， 而得以 改善切换速度以及降低 FET 的操作电流及电压。不过， 减小 FET 的沟道长度也减小源极区 与漏极区的距离。 在有些情形下， 这会减少源极与漏极的分离， 使得难以有效地防止源极区 及沟道的电位受到漏极电位的不利影响。这有时被称作所谓的短沟道效应， 其中作为主动 开关之 FET 的特性会恶化。 0004 对比于平面型 FET， 有所谓的 3D 设备， 例如有三维结构的例示 FinFET 设备。更特 别的是， 在 FinFET 中， 形成大致垂直地安置的鳍状主动区， 以与栅极电极围封鳍状主动区 的两侧及上表面以形成三栅极结构， 以便利用具有三维结构而不是平面结构的沟道。在有 些情。
23、形下， 绝缘帽盖层 ( 例如， 氮化硅 ) 位于鳍之顶部， 而 FinFET 设备只有双栅极结构 ( 只 有侧壁 )。不同于平面型 FET， 在 FinFET 设备中， 形成垂直于半导体衬底之表面的沟道， 以 便缩减半导体设备的实际大小。再者， 在 FinFET 中， 大幅减少在设备之漏极区处的接面电 容， 这倾向大幅减少短沟道效应。当适当的电压施加至 FinFET 设备的栅极电极时， 鳍部的 表面 ( 以及靠近表面的内在部份 )， 亦即， 鳍部的垂直取向侧壁与上表面形成对电流传导有 贡献的表面反转层或容积反转层。在 FinFET 设备中，“沟道宽度” 估计约为两倍垂直鳍部高 度加鳍部的顶面宽。
24、度， 亦即， 鳍部宽度。 在与平面晶体管设备相同的足迹 （foot-print） 中可 形成多个鳍部。因此， 对于给定的标定空间 (plot space) 或足迹， FinFET 倾向能够产生明 显高于平面晶体管设备的驱动电流密度。另外， 与平面型 FET 的泄露电流相比， FinFET 设 备在设备 “关闭” 后的泄露电流大幅减少， 因为 FinFET 设备上的 “鳍部” 沟道有优异的栅极 静电控制。简言之， 相较于平面型 FET， FinFET 设备的 3D 结构为优异的 MOSFET 结构， 特别 是在 20 纳米 CMOS 技术节点及以下者。 0005 通常用来形成 FinFET 设备。
25、的一个加工流程涉及在衬底中形成多个沟槽以定义将 说 明 书 CN 103972100 A 7 2/7 页 8 形成 STI 区的区域以及定义鳍部的初始结构， 以及为了简化加工， 在同一个加工作业期间， 可在该衬底中形成该等沟槽。在有些情形下， 该等沟槽希望设计成有相同的间距 ( 为了在 微影时有更佳的分辨率 ) 以及形成有相同的深度及宽度 ( 为了简化加工以及各种功能要 求 )， 其中该等沟槽的深度对于所需鳍部高度是足够的以及深度足以允许形成有效的 STI 区。在形成沟槽后， 形成一层绝缘材料 ( 例如， 二氧化硅 ) 以便过填 (overfill) 该等沟槽。 之后， 进行化学机械研磨 (C。
26、MP) 工艺以平坦化绝缘材料的上表面以及鳍部的顶面 ( 或经图 案化之硬屏蔽的顶面)。 之后， 进行回蚀工艺(etch-back process)以使在鳍部之间的该绝 缘材料层凹陷， 从而暴露对应至鳍部之最终鳍部高度的鳍部上半部。 0006 在持续的压力下， 设备制造商生产相对于前一设备世代具有提高效能及较低生产 成本的集成电路产品。 因此， 设备设计者花费大量的时间及努力以最大化设备效能， 同时寻 找降低制造成本及改善制造可靠性的方法。至于与 3D 设备有关者， 设备设计者已耗时多年 及运用各种技术以努力改善此类设备的效能功能(performance capability)及可靠性。 设 备。
27、设计者目前在研究使用替代半导体材料， 例如所谓的 III-V 族材料， 以制造旨在改善此 类设备之效能功能的 FinFET 设备， 例如， 致能低电压操作。不过， 整合此类替代材料于硅衬 底(为用于本产业的主要衬底)上并非小事， 因为除了其它问题以外， 还包括此类材料与硅 之间有很大的晶格常数差异。 0007 本揭示内容系针对用新颖心轴氧化工艺形成鳍式场效应晶体管半导体设备以形 成该设备之鳍部的各种方法。 发明内容 0008 为供基本理解本发明的一些态样， 提出以下简化的总结。此总结并非本发明的穷 举式总览。它不是想要识别本发明的关键或重要组件或者是描绘本发明的范畴。唯一的目 的是要以简要的形。
28、式提出一些概念作为以下更详细之说明的前言。 0009 本揭示内容大体针对用新颖心轴氧化工艺形成 FinFET 半导体设备以形成该设备 的鳍部的各种方法。 揭示于本文的一个示意方法包括 ： 形成具有侧壁的心轴结构， 进行氧化 工艺以氧化该心轴结构的至少一部份， 从而在该心轴结构的该侧壁上定义氧化区， 移除该 氧化区， 从而定义厚度减少的心轴结构， 在该厚度减少的心轴结构上形成多个鳍部， 以及进 行蚀刻工艺以选择性地移除该厚度减少的心轴结构的至少一部份， 从而暴露该鳍部中的每 一者的至少一部份。 0010 揭示于本文的另一示意方法包括 ： 在半导体衬底上方形成鳍式心轴结构， 进行氧 化工艺以氧化该。
29、鳍式心轴结构的至少一部份， 从而在该鳍式心轴结构上定义氧化区， 移除 该氧化区， 从而定义厚度减少的鳍式心轴结构， 在该厚度减少的鳍式心轴结构上形成多个 鳍部， 进行蚀刻工艺以选择性地移除该厚度减少的鳍式心轴结构的至少一部份， 从而暴露 该鳍部中的每一者的至少一部份， 以及在该鳍部的暴露部份附近形成最终栅极结构。 0011 揭示于本文的又一示意方法包括 ： 形成由第一半导体材料构成的鳍式心轴结构于 由不同于该第一半导体材料的第二半导体材料构成的半导体衬底上方， 进行氧化工艺以氧 化该鳍式心轴结构的至少一部份， 从而在该鳍式心轴结构上定义氧化半导体材料区， 移除 该氧化半导体材料区， 从而定义厚。
30、度减少的鳍式心轴结构， 在该厚度减少的鳍式心轴结构 上形成多个鳍部， 其中该鳍部由外延生长半导体材料构成， 进行蚀刻工艺以选择性地移除 说 明 书 CN 103972100 A 8 3/7 页 9 该厚度减少的鳍式心轴结构的至少一部份， 从而暴露该鳍部的至少一部份， 以及在该鳍部 的至少一部份附近形成最终栅极结构。 附图说明 0012 参考以下结合附图的说明可明白本揭示内容， 其中类似的组件以相同的附图标记 表示。 0013 图 1A 至图 1L 图标揭示于本文用新颖心轴氧化工艺形成 FinFET 半导体设备以形 成该设备的鳍部的各种示意方法。 0014 尽管本发明容易做成各种修改及替代形式，。
31、 本文仍以附图为例图标几个本发明的 特定具体实施例且详述其中的细节。不过， 应了解本文所描述的特定具体实施例不是想要 把本发明限定成本文所揭示的特定形式， 反而是， 本发明是要涵盖落入由随附权利要求书 定义的本发明精神及范畴内的所有修改、 等价及替代性陈述。 具体实施方式 0015 以下描述本发明的各种示意具体实施例。为了清楚说明， 本专利说明书没有描述 实际具体实作的所有特征。当然， 应了解， 在开发任一此类的实际具体实施例时， 必需做许 多与具体实作有关的决策以达成开发人员的特定目标， 例如遵循与系统相关及商务有关的 限制， 这些都会随着每一个具体实作而有所不同。 此外， 应了解， 此类开。
32、发即复杂又花时间， 但对本技术领域一般技术人员而言在阅读本揭示内容后仍将是例行工作。 0016 此时以参照附图来描述本发明。示意图标于附图的各种结构、 系统及装置系仅供 解释以及避免熟谙此技术领域者所习知的细节混淆本发明。尽管如此， 仍纳入附图用来描 述及解释本揭示内容的示意实施例。 应使用与相关技术领域技术人员所熟悉之意思一致的 方式理解及解释用于本文的字汇及词组。本文没有特别定义的术语或词组 ( 亦即， 与熟谙 此技术领域者所理解之普通惯用意思不同的定义 ) 是想要用术语或词组的一致用法来暗 示。在这个意义上， 希望术语或词组具有特定的意思时 ( 亦即， 不同于熟谙此技术领域者所 理解的意。
33、思 )， 则会在本专利说明书中以直接明白地提供特定定义的方式清楚地陈述用于 该术语或词组的特定定义。 0017 本揭示内容针对用新颖心轴氧化工艺形成 FinFET 半导体设备以形成该设备之鳍 部的各种方法。熟谙此技术领域者在读完本申请案后会了解， 本发明方法可应用于各种设 备， 包括但不限于 ： 逻辑设备、 记忆设备、 等等， 以及揭示于本文的方法可用来形成 N 型或 P 型半导体设备。 此时参考附图更详述地描述揭示于本文之方法及设备的各种示意具体实施 例。 0018 图 1A 的透视图图标形成于半导体衬底 B 上方的参考 FinFET 半导体设备 A。设备 A 包含多个鳍部 C、 栅极电极 。
34、D、 侧壁间隔体 E 以与栅极帽盖层 F。图 1A 图标本文所揭示之 设备可绘于以下附图所示之各种横截面图的位置。更特别的是， 视线 “X-X” 为沿着与栅极 电极 D 之长轴平行之方向 ( 亦即， 栅极宽度方向 ) 穿过栅极电极 D 的剖面线。鳍部 C 中被 栅极电极 D 覆盖的部份为 FinFET 设备 A 的沟道区。视线 “Y-Y” 为沿着横亘鳍部 C 之长轴 之方向穿过鳍部 C( 在栅极电极 D 及间隔体 E 之外 ) 的剖面线， 亦即， 穿过会变成设备之源 极 / 漏极区的鳍部 C。在习知加工流程中， 通过执行一个或多个外延生长工艺， 鳍部 C 中位 说 明 书 CN 1039721。
35、00 A 9 4/7 页 10 于源极 / 漏极区中的部份可增加尺寸， 甚至并在一起 ( 未图标于图 1A)。在设备之源极 / 漏 极区中增加鳍部 C 之大小或合并鳍部 C 的方法是要减少源极 / 漏极区的电阻或在沟道区中 诱发拉伸或压缩应力。应了解， 提供图 1A 只是用来图标可绘于以下附图之各种横截面图的 位置， 而有许多描述于下文的态样未图标于图 1A 以便不使图 1A 中所描绘的设备 A 过于复 杂。 0019 图 1B 至图 1L 图标揭示于本文之新颖 FinFET 半导体设备 100 的各种示意具体实 施例， 以及制作 FinFET 设备 100 的各种方法。设备 100 可为 N。
36、 型设备或者是 P 型设备， 以 及可用所谓 “先形成栅极 （gate-first） ” 或者是 “取代栅极” (“后形成栅极 （gate-last） ” ) 的技术来形成它的栅极结构。 在附图中， 设备100图标成其系形成于由第一半导体材料(例 如， 硅等等 ) 构成的半导体衬底 10 之上。示意衬底 10 可为块状半导体衬底， 或可为所谓 SOI( 绝缘体上覆硅 ) 衬底或所谓 SGOI( 绝缘体上覆硅锗 ) 衬底的主动层。因此， 应了解， 用 语 “衬底” 、“半导体衬底” 或 “半导体衬底” 涵盖所有半导体材料以及该等半导体材料的所 有形式。在衬底 10 中可形成沟槽隔离结构 ( 未图。
37、标 ) 以界定设备 100 会在此形成的主动 区。当然， 熟谙此技术领域者在读完本申请案后会了解， 该隔离结构可在形成设备 100 的各 种鳍部 ( 如下述 ) 之前或之后形成。 0020 在图标于图1B的制造点， 在一个示意具体实施例中， 衬底10上已形成一层半导体 材料 11 及经图案化之屏蔽层 16。在一个示意具体实施例中， 该层半导体材料 11 可由与衬 底 10 之半导体材料不同的半导体材料构成。例如， 在衬底 10 为硅的情形下， 该层半导体材 料 11 可为一层硅锗、 锗、 磷化铟、 砷化铟、 砷化镓等等， 以及通过进行外延生长工艺可形成 于衬底 10 上。在一个示意具体实施例中。
38、， 该层半导体材料 11 可具有约 10 至 100 纳米的厚 度， 然而它的厚度可随着特定应用而有所不同。 0021 经图案化之屏蔽层 16 可为经图案化之硬屏蔽层， 以及可用习知的沉积、 微影及蚀 刻技术形成。希望经图案化之屏蔽层 16 在本质上有代表性， 因为它可由各种材料构成， 例 如， 光阻材料、 氮化硅、 氮氧化硅、 二氧化硅等等。此外， 经图案化之屏蔽层 16 可由多层材 料构成， 例如， 形成于该层半导体材料 11 上的垫氧化物层 (pad oxide layer， 未图标 ) 以 及形成于该垫氧化物层上的氮化硅层 ( 未图标 )。因此， 经图案化之屏蔽层 16 的特定形式 及。
39、组合物及其制作方法应不被视作本发明的限制。在经图案化之屏蔽层 16 由一个或多个 硬屏蔽层构成的情形下， 通过进行各种习知加工技术可形成该等诸层， 例如化学气相沉积 (CVD) 工艺、 原子层沉积 (ALD) 工艺、 外延沉积工艺 (EPI)、 或该等工艺的电浆增强版， 而且 该 ( 等 ) 层的厚度可随着特定应用而有所不同。在一个示意具体实施例中， 经图案化之屏 蔽层 16 为氮化硅之硬屏蔽层， 其形成初始通过进行 CVD 工艺以沉积一层氮化硅， 然后用习 知侧壁图像转印技术及 / 或光微影技术的图案化该层氮化硅以及进行习知蚀刻技术。 0022 接下来， 如图 1C 所示， 通过经图案化之屏。
40、蔽层 16 对于该层半导体材料 11 进行一 个或多个干或湿蚀刻工艺以形成多个沟槽 12。在此实施例中， 该蚀刻工艺在衬底 10 上中 止。此蚀刻工艺导致定义出多个心轴结构 11A， 以及在此特定具体实施例中， 定义出为各自 由该层半导体材料 11 之一部份构成的鳍式心轴结构。在示意实施例中， 心轴结构 11A 都有 实质垂直取向的侧壁。沟槽 12 及心轴结构 11A 的整体大小、 形状及组构可随着特定应用而 有所不同。沟槽 12 的深度及宽度以及鳍式心轴结构 11A 的高度及宽度可随着特定应用而 有所不同。在一个示意具体实施例中， 基于当今的技术， 沟槽 12 的宽度可约在 10 至 40 。
41、纳 说 明 书 CN 103972100 A 10 5/7 页 11 米之间。在一些具体实施例中， 鳍式心轴结构 11A 可具有约在 20 至 60 纳米之间的宽度。 可形成有任何所欲间距的鳍式心轴结构 11A。在图标于附图的示意实施例中， 沟槽 12 及鳍 式心轴结构 11A 都有一致的大小及形状。不过， 沟槽 12 及鳍式心轴结构 11A 可以不需要有 一致的大小及形状以实施揭示于本文之本发明的至少一些态样。揭示于本文的实施例中， 沟槽12图标成已用导致沟槽12示意图标具有大体矩形组构及实质垂直侧壁的非等向性蚀 刻工艺形成。在实际真实设备中， 沟槽 12 的侧壁可能有点向内变尖， 但此组构。
42、未图标于附 图。在有些情形下， 沟槽 12 可能有靠近沟槽 12 底部的凹角型轮廓 (reentrant profile)。 相较于用非等向性蚀刻工艺形成有大致矩形组构的沟槽 12， 如果通过进行湿蚀刻工艺来形 成沟槽12， 沟槽12可能倾向有更圆的组构或非线性组构。 因此， 沟槽12的大小及组构及其 制作方式不应被视作本发明的限制。为了便于揭示， 以下附图只图标实质矩形的沟槽 12。 0023 图 1D 图标在已进行数个加工作业之后的设备 100。首先， 在设备 100 上形成一层 绝缘材料 22 以便过填沟槽 12。该层绝缘材料 22 可由各种不同的材料 ( 例如， 二氧化硅、 氮 化硅、。
43、 氮氧化硅或常用于半导体制造工业等等的任何其它介电材料 ) 或彼等之多层等等构 成， 以及可通过进行各种技术来形成， 例如， CVD 等等。接下来， 用经图案化之屏蔽层 16 作 为研磨中止层， 进行一个或多个化学机械研磨(CMP)工艺以平坦化该层绝缘材料22的上表 面。在该 CMP 工艺后， 该层绝缘材料 22 的上表面与经图案化之屏蔽层 16 的上表面 16S 实 质一样高。 继续参考图1D， 随后对于该经平坦化之绝缘材料22层进行蚀刻工艺以减少它的 厚度， 从而导致该层绝缘材料有凹陷上表面 22R。绝缘材料 22 层的凹陷表面 22R 暴露部份 鳍式心轴结构 11A 供进一步加工。鳍式心。
44、轴结构 11A 在此工艺露出的数量或高度可随着特 定应用而有所不同， 以及在一个示意具体实施例中， 可约在 30 至 50 纳米之间。 0024 然后， 如图1E所示， 进行氧化工艺以形成基于半导体之氧化物区24于鳍式心轴结 构 11A 的暴露部份上。在该层半导体材料 11( 图 11) 由锗构成的情形下， 基于半导体之氧 化物区 24 可由氧化锗构成。在一个示意具体实施例中， 基于半导体之氧化物区 24 可具有 约 4 至 12 纳米的横向厚度或宽度， 然而基于半导体之氧化物区 24 的厚度可随着特定应用 以及设备 100 之最终鳍部结构的所欲宽度而有所不同， 以下会有更完整的描述。 002。
45、5 接下来， 如图 1F 所示， 进行蚀刻工艺 ( 例如， 湿蚀刻工艺 ) 以移除基于半导体之氧 化物区 24。此工艺导致形成厚度减少之鳍式心轴结构 11B， 其中原始鳍式心轴结构 11A 之 暴露部份之宽度或厚度的减少数量大约对应至基于半导体之氧化物区 24 的两倍宽度或厚 度。厚度减少之鳍式心轴结构 11B 的最终厚度或横向宽度可随着特定应用而有所不同， 例 如， 可具有约 10 至 40 纳米的厚度， 这取决于原始鳍式心轴结构 11A 的宽度或厚度以及基于 半导体之氧化物区 24 的宽度或厚度。 0026 图 1G 图标半导体材料 28 已外延生长于厚度减少之鳍式心轴结构 11B 上之后。
46、的设 备。一般而言， 半导体材料 28 可由可对于厚度减少之鳍式心轴结构 11B 之材料选择性地加 以蚀刻的半导体材料构成。在一个示意具体实施例中， 半导体材料 28 可为 III-V 族材料、 砷化镓铟 (InGaAs)、 砷化镓、 砷化铟、 锑化镓、 砷化锑铟 (InSbAs) 等等。在有些情形下， 半 导体材料 28 可由与用于衬底 10 及该层半导体材料 11 之半导体材料不同的半导体材料制 成。半导体材料 28 本质上可能是或不是钻石形状或其它不规则形状， 这取决于厚度减少之 鳍式心轴结构11B的结晶结构。 在一个特定具体实施例中， 生长足够的半导体材料28， 使得 半导体材料 28。
47、 实际并在一起， 其方式与图标于附图者类似或稍微不同。合并的程度及形状 说 明 书 CN 103972100 A 11 6/7 页 12 取决于特定半导体材料之各种晶面的生长条件及相对生长动力学。 0027 接下来， 如图 1H 所示， 通过经图案化之屏蔽层 16 进行非等向性蚀刻工艺， 以移除 半导体材料 28 中不被经图案化之屏蔽层 16 保护的部份。此非等向性蚀刻工艺导致定义出 会变成最终 FinFET 设备 100 之鳍部的多个半导体材料间隔体 / 鳍部 28A。应注意， 在此蚀 刻工艺完成后， 鳍部 28A 都位在经图案化之屏蔽层 16 之部份下。如图标， 在一个示意具体 实施例中，。
48、 半导体材料间隔体 / 鳍部 28A 的横向宽度或厚度大约对应至基于半导体之氧化 物区 24 的横向宽度或厚度 ( 图 1E)。 0028 图 1I 图标在进行一个或多个蚀刻工艺以对于周遭结构选择性地移除经图案化之 屏蔽层 16 之后的设备 100。 0029 接下来， 如图 1H 所示， 进行蚀刻工艺 ( 例如， 定时之湿或干蚀刻工艺 ) 以移除厚度 减少之鳍式心轴结构11B相对于半导体材料间隔体/鳍部28A的部份。 如图标， 在一些具体 实施例中， 以比整个移除厚度减少之鳍式心轴结构 11B 还短的持续时间， 进行该蚀刻工艺， 例如， 在凹陷步骤后， 厚度减少之鳍式心轴结构 11B 的表面。
49、 11R 可位在绝缘材料 22 层的凹 陷表面 22R 上方约 10 至 40 纳米。 0030 图 1K 图标在进行数个加工作业之后的设备 100。首先， 在设备 100 上形成一层绝 缘材料 30 以便过填在半导体材料间隔体 / 鳍部 28A 之间的空间或沟槽。该层绝缘材料 30 可由各种不同的材料 ( 例如， 二氧化硅、 氮化硅、 氮氧化硅或常用于半导体制造工业等的任 何其它介电材料 ) 或彼等之多层等等构成， 以及可通过进行各种技术来形成， 例如 CVD、 ALD 等等。接下来， 用半导体材料间隔体 / 鳍部 28A 作为研磨中止层， 进行一个或多个化学机械 研磨 (CMP) 工艺以平坦化绝缘材料 30 层的上表面。在该 CMP 工艺后， 该层绝缘材料 30 的 上表面与半导体材料间隔体 / 鳍部 28A 的上表面实质一样高。继续参考图 1K， 随后对于该 经平坦化之绝缘材料 30 层进行蚀刻工艺以减少它的厚度， 从而导致该层绝缘材料 30 有凹 陷表面 30R。绝缘材料 30 层的凹陷表面 30R 有效地界定鳍部 28A 的最终高度， 这可随着特 定应用而有所不同， 以及在一个示意具体实施例中， 可约在 30 至 50 纳米之间。 0031 。