《半导体存储器.pdf》由会员分享，可在线阅读，更多相关《半导体存储器.pdf（22页珍藏版）》请在专利查询网上搜索。
1、10申请公布号CN104240744A43申请公布日20141224CN104240744A21申请号201310607817022申请日2013112510212073620130611TWG11C7/12200601G11C7/0620060171申请人萧志成地址040353中国台湾台中市72发明人萧志成74专利代理机构北京泰吉知识产权代理有限公司11355代理人张雅军秦小耕54发明名称半导体存储器57摘要一种半导体存储器，包含一个包括多个讯号电极的讯号电极单元、一个包括多个控制电极的控制电极单元、多个阵列排列的存储器元件、一个电位调整单元，及多个设置于该讯号电极的三态缓冲器。该电位调整单。
2、元用于将所述讯号电极的电压调整至一个预定电压，通过在每一个讯号电极上设置所述三态缓冲器，能将所述讯号电极切割为较小的单位，由于每一个单位的寄生电容较低，所以不需感测放大器即能运作，因此功耗很低。30优先权数据51INTCL权利要求书4页说明书11页附图6页19中华人民共和国国家知识产权局12发明专利申请权利要求书4页说明书11页附图6页10申请公布号CN104240744ACN104240744A1/4页21一种半导体存储器，包含一个讯号电极单元、一个控制电极单元，及多个存储器元件；该讯号电极单元包括相互间隔排列且互不电连接的多个读取讯号电极及多个写入讯号电极，所述读取讯号电极分别用于接收一个。
3、读取数据并输出，所述写入讯号电极分别用于传送一个写入数据；该控制电极单元包括相互间隔排列且互不电连接的多个读取控制电极及多个写入控制电极，所述读取控制电极及写入控制电极分别与所述读取讯号电极及写入讯号电极相互交错且互不电连接，所述读取控制电极分别用于传送一个读取控制讯号，所述写入控制电极分别用于传送一个写入控制讯号；所述存储器元件呈阵列排列于该讯号电极单元与该控制电极单元间，分别电连接所述读取控制电极及所述写入控制电极，接收该读取控制讯号并受该读取控制讯号控制是否能被读取，接收该写入控制讯号并受该写入控制讯号控制是否能被写入，且每一个存储器元件包括一个读取端，电连接其中一个读取讯号电极，并输出。
4、该读取数据，及一个写入端，电连接其中一个写入讯号电极，并接收该写入数据；其特征在于该半导体存储器还包含一个电位调整单元及多个三态缓冲器；该电位调整单元电连接于所述读取讯号电极，用于将所述读取讯号电极的电压调整至一个预定电压；所述三态缓冲器于每一个读取讯号电极上，每间隔多个存储器元件的距离插入设置于该读取讯号电极，且每一个三态缓冲器包括一个电连接所述存储器元件的读取端且接收其中一个存储器元件所输出的读取数据的输入端、一个电连接下一个三态缓冲器的输入端的输出端，及一个控制端，所述三态缓冲器受控制而于导通与不导通间切换。2如权利要求1所述的半导体存储器，其特征在于该电位调整单元能于一个调整模式与一个。
5、非调整模式间切换，于该调整模式时，该电位调整单元对所述读取讯号电极的电压进行电位调整，于该非调整模式时，该电位调整单元不对所述读取讯号电极的电压进行电位调整，且于所述存储器元件输出该读取数据至所述读取讯号电极期间，该电位调整单元切换于该非调整模式。3如权利要求2所述的半导体存储器，其特征在于该电位调整单元包括至少一个电压提供电路，分别电连接于所述读取讯号电极，且电连接至每两个相邻三态缓冲器间的端点，用于能中止地提供该预定电压至所述读取讯号电极，该电位调整单元于该调整模式时，该电压提供电路提供该预定电压至所述读取讯号电极，于该非调整模式时，该电压提供电路不提供该预定电压至所述读取讯号电极。4如权。
6、利要求3所述的半导体存储器，其特征在于每一个存储器元件还包括一个第一晶体管，具有一个第一端、一个电连接该写入端的第二端，及一个电连接其中一个写入控制电极的控制端，并受该写入控制讯号控制而于导通与不导通间切换；一个电容，具有一个电连接该第一晶体管的第一端的第一端，及一个电连接一个准位电压的第二端；一个第二晶体管，具有一个第一端、一个电连接该准位电压的第二端，及一个电连接该权利要求书CN104240744A2/4页3电容的第一端的控制端，并受该电容所储存的电压控制而于导通与不导通间切换；及一个第三晶体管，具有一个电连接该读取端的第一端、一个电连接该第二晶体管的第一端的第二端，及一个电连接其中一个读。
7、取控制电极的控制端，并受该读取控制讯号控制而于导通与不导通间切换。5如权利要求2所述的半导体存储器，其特征在于该电位调整单元包括至少一个开关，电连接于所述读取讯号电极与该预定电压间，且电连接至每两个相邻三态缓冲器间的端点，并受控制于导通与不导通间切换，该电位调整单元于该调整模式时，该开关导通以使所述读取讯号电极电连接至该预定电压，于该非调整模式时，该开关不导通以使所述读取讯号电极不电连接至该预定电压。6如权利要求1所述的半导体存储器，其特征在于每一个三态缓冲器包括一个串联的开关及一个缓冲电路。7一种半导体存储器，包含一个讯号电极单元、一个控制电极单元及多个存储器元件；该讯号电极单元包括多个间隔。
8、排列且互不电连接并用于传送一个数据的讯号电极；该控制电极单元包括多个间隔排列且互不电连接并用于传送一个控制讯号的控制电极，所述控制电极与所述讯号电极相互交错且互不电连接；所述存储器元件呈阵列排列于所述讯号电极及所述控制电极间，并分别电连接于所述讯号电极及所述控制电极，且受该控制讯号控制以接收或输出该数据，且每一个存储器元件包括一个电连接于所述讯号电极的读取写入端，用于接收或输出该数据；其特征在于该半导体存储器还包含一个电位调整单元及多个三态缓冲器；该电位调整单元电连接于所述讯号电极，用于将所述讯号电极的电压调整至一个预定电压；所述三态缓冲器于每一个讯号电极上，每间隔多个存储器元件的距离插入设置。
9、于该讯号电极，且每一个三态缓冲器包括一个电连接所述存储器元件的读取写入端且接收其中一个存储器元件所输出的数据的输入端、一个电连接下一个三态缓冲器的输入端的输出端，及一个控制端，所述三态缓冲器受控制而于导通与不导通间切换。8如权利要求7所述的半导体存储器，其特征在于该讯号电极单元包括多个读取讯号电极，分别电连接所述存储器元件的读取写入端，并用于由所述存储器元件接收一个读取数据并输出，及多个写入讯号电极，分别电连接所述存储器元件的读取写入端，并用于传送一个写入数据至所述存储器元件；所述三态缓冲器于每一个读取讯号电极上，每间隔多个存储器元件的距离插入设置于该读取讯号电极，且每一个三态缓冲器的输入端接。
10、收其中一个存储器元件所输出的读取数据；该半导体存储器还包含多个写入开关，于每一个写入讯号电极上，每间隔多个存储器元件的距离插入设置于该写入讯号电极，且每一个写入开关包括一个接收该写入数据的输入端，及一个电连接所述存储器元件及下一个写入开关的输入端的输出端，并受控制而于导通与不导通间切换。权利要求书CN104240744A3/4页49如权利要求8所述的半导体存储器，其特征在于该电位调整单元电连接于所述读取讯号电极及所述写入讯号电极，并用于将所述读取讯号电极及所述写入讯号电极的电压调整至该预定电压，且该电位调整单元能于一个调整模式与一个非调整模式间切换，于该调整模式时，该电位调整单元对所述读取讯号。
11、电极及所述写入讯号电极的电压进行电位调整，于该非调整模式时，该电位调整单元不对所述读取讯号电极及所述写入讯号电极的电压进行电位调整；于所述存储器元件输出该读取数据至所述读取讯号电极期间，该电位调整单元切换于该非调整模式。10如权利要求9所述的半导体存储器，其特征在于该电位调整单元包括至少一个电压提供电路，分别电连接于所述读取讯号电极及所述写入讯号电极，且电连接至每两个相邻三态缓冲器间的端点及每两个相邻写入开关间的端点，用于能中止地提供该预定电压至所述读取讯号电极及所述写入讯号电极，该电位调整单元于该调整模式时，该电压提供电路提供该预定电压至所述读取讯号电极及所述写入讯号电极，于该非调整模式时，。
12、该电压提供电路不提供该预定电压至所述读取讯号电极及所述写入讯号电极。11如权利要求9所述的半导体存储器，其特征在于该电位调整单元包括至少一个开关，分别电连接于所述读取讯号电极及所述写入讯号电极与该预定电压间，且电连接至每两个相邻三态缓冲器间的端点及每两个相邻写入开关间的端点，并受控制于导通与不导通间切换，该电位调整单元于该调整模式时，该开关导通以使所述读取讯号电极及所述写入讯号电极电连接至该预定电压，于该非调整模式时，该开关不导通以使所述读取讯号电极及所述写入讯号电极不电连接至该预定电压。12如权利要求7所述的半导体存储器，其特征在于于一个读取周期中，所述讯号电极分别由所述存储器元件接收一个读。
13、取数据并输出，于一个写入周期中，所述讯号电极用于分别传送一个写入数据至所述存储器元件；所述三态缓冲器的输入端分别接收该读取数据；该半导体存储器还包含多个写入开关，分别并联于所述三态缓冲器，且每一个写入开关包括一个接收该写入数据的输入端，及一个电连接所述存储器元件及下一个写入开关的输入端的输出端，并受控制而于导通与不导通间切换。13如权利要求12所述的半导体存储器，其特征在于该电位调整单元能于一个调整模式与一个非调整模式间切换，于该调整模式时，该电位调整单元对所述讯号电极的电压进行电位调整，于该非调整模式时，该电位调整单元不对所述讯号电极的电压进行电位调整且于所述存储器元件输出该读取数据至所述讯。
14、号电极期间，该电位调整单元切换于该非调整模式。14如权利要求13所述的半导体存储器，其特征在于该电位调整单元包括至少一个电压提供电路，分别电连接于所述讯号电极，且电连接至每两个相邻三态缓冲器间的端点及每两个相邻写入开关间的端点，用于能中止地提供该预定电压至所述讯号电极，该电位调整单元于该调整模式时，该电压提供电路提供该预定电压至所述讯号电极，于该非调整模式时，该电压提供电路不提供该预定电压至所述讯号电极。15如权利要求13所述的半导体存储器，其特征在于该电位调整单元包括权利要求书CN104240744A4/4页5至少一个开关，电连接于所述讯号电极与该预定电压间，且电连接至每两个相邻三态缓冲器间。
15、的端点及每两个相邻写入开关间的端点，并受控制于导通与不导通间切换，该电位调整单元于该调整模式时，该开关导通以使所述讯号电极电连接至该预定电压，于该非调整模式时，该开关不导通以使所述讯号电极不电连接至该预定电压。16如权利要求7所述的半导体存储器，其特征在于每一个三态缓冲器包括一个串联的开关及一个缓冲电路。17如权利要求7所述的半导体存储器，其特征在于所述写入开关为三态缓冲器，且每一个写入开关还包括一个控制端，以受控制而于导通与不导通间切换。18一种半导体存储器，包含一个讯号电极单元、一个控制电极单元，及多个存储器元件；该讯号电极单元包括多个间隔排列且互不电连接并用于传送一个数据的讯号电极；该控。
16、制电极单元包括多个间隔排列且互不电连接并用于传送一个控制讯号的控制电极，所述控制电极与所述讯号电极相互交错且互不电连接；所述存储器元件呈阵列排列于所述讯号电极及所述控制电极间，并分别电连接于所述讯号电极及所述控制电极，且受该控制讯号控制以接收或输出该数据；其特征在于该半导体存储器还包含一个电位调整单元及多个三态缓冲器；该电位调整单元电连接于所述讯号电极，用于将所述讯号电极的电压调整至一个预定电压；所述三态缓冲器于所述讯号电极的读取路径上，每间隔多个存储器元件的距离插入设置于该讯号电极，且每一个三态缓冲器包括一个电连接所述存储器元件且接收其中一个存储器元件所输出的数据的输入端、一个电连接下一个三。
17、态缓冲器的输入端的输出端，及一个控制端，所述三态缓冲器受控制而于导通与不导通间切换。19如权利要求18所述的半导体存储器，其特征在于每一个三态缓冲器包括一个串联的开关及一个缓冲电路。权利要求书CN104240744A1/11页6半导体存储器技术领域0001本发明涉及一种存储器，特别是涉及一种半导体存储器。背景技术0002参阅图1，现有一种半导体存储器包含多个间隔排列且互不电连接并用于传送一个数据的讯号电极11、多个间隔排列且互不电连接并用于传送一个控制讯号的控制电极12、多个存储器元件13，及多个分别电连接所述讯号电极11的感测放大器14。0003所述控制电极12与所述讯号电极11相互交错且互。
18、不电连接。0004所述存储器元件13呈阵列排列于所述讯号电极11及所述控制电极12间，并分别电连接于所述讯号电极11及所述控制电极12，且受该控制讯号控制以输出该数据。0005所述感测放大器14用于感应放大该数据并输出。0006由于目前市场趋势所需的存储器容量愈来愈大，当存储器元件13阵列大到一定程度时，由于所述讯号电极11距离变长而使寄生电容增加，会导致所述讯号电极11难以被驱动到应有的电位，所以现有技术中需要加入所述感测放大器14来侦测所述讯号电极11上的微小电位差异，并将该微小电位差异放大处理后以供后续使用。0007然而感测放大器14耗电大，使得现有半导体存储器的整体耗电量难以下降，无法。
19、符合现今节能省电的趋势。发明内容0008本发明的第一目的在于提供一种能减少耗电且不需感测放大器的半导体存储器。0009本发明半导体存储器，包含一个讯号电极单元、一个控制电极单元，及多个存储器元件。0010该讯号电极单元包括相互间隔排列且互不电连接的多个读取讯号电极及多个写入讯号电极，所述读取讯号电极分别用于接收一个读取数据并输出，所述写入讯号电极分别用于传送一个写入数据。0011该控制电极单元包括相互间隔排列且互不电连接的多个读取控制电极及多个写入控制电极，所述读取控制电极及写入控制电极分别与所述读取讯号电极及写入讯号电极相互交错且互不电连接，所述读取控制电极分别用于传送一个读取控制讯号，所述。
20、写入控制电极分别用于传送一个写入控制讯号。0012所述存储器元件呈阵列排列于该讯号电极单元与该控制电极单元间，分别电连接所述读取控制电极及所述写入控制电极，接收该读取控制讯号并受该读取控制讯号控制是否能被读取，接收该写入控制讯号并受该写入控制讯号控制是否能被写入，且每一个存储器元件包括一个电连接其中一个读取讯号电极并输出该读取数据的读取端，及一个电连接其中一个写入讯号电极并接收该写入数据的写入端。0013该半导体存储器还包含一个电位调整单元及多个三态缓冲器。0014该电位调整单元电连接于所述读取讯号电极，用于将所述读取讯号电极的电压调说明书CN104240744A2/11页7整至一个预定电压。。
21、0015所述三态缓冲器于每一个读取讯号电极上，每间隔多个存储器元件的距离插入设置于该读取讯号电极，且每一个三态缓冲器包括一个电连接所述存储器元件的读取端且接收其中一个存储器元件所输出的读取数据的输入端、一个电连接下一个三态缓冲器的输入端的输出端，及一个控制端，所述三态缓冲器受控制而于导通与不导通间切换。0016本发明所述半导体存储器，该电位调整单元能于一个调整模式与一个非调整模式间切换，于该调整模式时，该电位调整单元对所述读取讯号电极的电压进行电位调整，于该非调整模式时，该电位调整单元不对所述读取讯号电极的电压进行电位调整，且于所述存储器元件输出该读取数据至所述读取讯号电极期间，该电位调整单元。
22、切换于该非调整模式。0017本发明所述半导体存储器，该电位调整单元包括至少一个电压提供电路，分别电连接于所述读取讯号电极，且电连接至每两个相邻三态缓冲器间的端点，用于能中止地提供该预定电压至所述读取讯号电极，该电位调整单元于该调整模式时，该电压提供电路提供该预定电压至所述读取讯号电极，于该非调整模式时，该电压提供电路不提供该预定电压至所述读取讯号电极。0018本发明所述半导体存储器，每一个存储器元件还包括一个第一晶体管、一个电容、一个第二晶体管，及一个第三晶体管。0019该第一晶体管具有一个第一端、一个电连接该写入端的第二端，及一个电连接其中一个写入控制电极的控制端，并受该写入控制讯号控制而于。
23、导通与不导通间切换。0020该电容具有一个电连接该第一晶体管的第一端的第一端，及一个电连接一个准位电压的第二端。0021该第二晶体管具有一个第一端、一个电连接该准位电压的第二端，及一个电连接该电容的第一端的控制端，并受该电容所储存的电压控制而于导通与不导通间切换。0022该第三晶体管具有一个电连接该读取端的第一端、一个电连接该第二晶体管的第一端的第二端，及一个电连接其中一个读取控制电极的控制端，并受该读取控制讯号控制而于导通与不导通间切换。0023本发明所述半导体存储器，该电位调整单元包括至少一个开关，电连接于所述读取讯号电极与该预定电压间，且电连接至每两个相邻三态缓冲器间的端点，并受控制于导。
24、通与不导通间切换，该电位调整单元于该调整模式时，该开关导通以使所述读取讯号电极电连接至该预定电压，于该非调整模式时，该开关不导通以使所述读取讯号电极不电连接至该预定电压。0024本发明所述半导体存储器，每一个三态缓冲器包括一个串联的开关及一个缓冲电路。0025本发明的第二目的在于提供一种半导体存储器。0026本发明半导体存储器，包含一个讯号电极单元、一个控制电极单元及多个存储器元件。0027该讯号电极单元包括多个间隔排列且互不电连接并用于传送一个数据的讯号电极。0028该控制电极单元包括多个间隔排列且互不电连接并用于传送一个控制讯号的控说明书CN104240744A3/11页8制电极，所述控制。
25、电极与所述讯号电极相互交错且互不电连接。0029所述存储器元件呈阵列排列于所述讯号电极及所述控制电极间，并分别电连接于所述讯号电极及所述控制电极，且受该控制讯号控制以接收或输出该数据，且每一个存储器元件包括一个电连接于所述讯号电极的读取写入端，用于接收或输出该数据。0030该半导体存储器还包含一个电位调整单元及多个三态缓冲器。0031该电位调整单元该电连接于所述讯号电极，用于将所述讯号电极的电压调整至一个预定电压。0032所述三态缓冲器于每一个讯号电极上，每间隔多个存储器元件的距离插入设置于该讯号电极，且每一个三态缓冲器包括一个电连接所述存储器元件的读取写入端且接收其中一个存储器元件所输出的数。
26、据的输入端、一个电连接下一个三态缓冲器的输入端的输出端，及一个控制端，所述三态缓冲器受控制而于导通与不导通间切换。0033本发明所述半导体存储器，该讯号电极单元包括多个读取讯号电极及多个写入讯号电极。0034所述读取讯号电极分别电连接所述存储器元件的读取写入端，并用于由所述存储器元件接收一个读取数据并输出。0035所述写入讯号电极分别电连接所述存储器元件的读取写入端，并用于传送一个写入数据至所述存储器元件。0036所述三态缓冲器于每一个读取讯号电极上，每间隔多个存储器元件的距离插入设置于该读取讯号电极，且每一个三态缓冲器的输入端接收其中一个存储器元件所输出的读取数据。0037该半导体存储器还包。
27、含多个写入开关。0038所述写入开关于每一个写入讯号电极上，每间隔多个存储器元件的距离插入设置于该写入讯号电极，且每一个写入开关包括一个接收该写入数据的输入端，及一个电连接所述存储器元件及下一个写入开关的输入端的输出端，并受控制而于导通与不导通间切换。0039本发明所述半导体存储器，该电位调整单元电连接于所述读取讯号电极及所述写入讯号电极，并用于将所述读取讯号电极及所述写入讯号电极的电压调整至该预定电压，且该电位调整单元能于一个调整模式与一个非调整模式间切换，于该调整模式时，该电位调整单元对所述读取讯号电极及所述写入讯号电极的电压进行电位调整，于该非调整模式时，该电位调整单元不对所述读取讯号电。
28、极及所述写入讯号电极的电压进行电位调整。0040于所述存储器元件输出该读取数据至所述读取讯号电极期间，该电位调整单元切换于该非调整模式。0041本发明所述半导体存储器，该电位调整单元包括至少一个电压提供电路，分别电连接于所述读取讯号电极及所述写入讯号电极，且电连接至每两个相邻三态缓冲器间的端点及每两个相邻写入开关间的端点，用于能中止地提供该预定电压至所述读取讯号电极及所述写入讯号电极，该电位调整单元于该调整模式时，该电压提供电路提供该预定电压至所述读取讯号电极及所述写入讯号电极，于该非调整模式时，该电压提供电路不提供该预定电压至所述读取讯号电极及所述写入讯号电极。0042本发明所述半导体存储器。
29、，该电位调整单元包括至少一个开关，分别电连接于所说明书CN104240744A4/11页9述读取讯号电极及所述写入讯号电极与该预定电压间，且电连接至每两个相邻三态缓冲器间的端点及每两个相邻写入开关间的端点，并受控制于导通与不导通间切换，该电位调整单元于该调整模式时，该开关导通以使所述读取讯号电极及所述写入讯号电极电连接至该预定电压，于该非调整模式时，该开关不导通以使所述读取讯号电极及所述写入讯号电极不电连接至该预定电压。0043本发明所述半导体存储器，于一个读取周期中，所述讯号电极分别由所述存储器元件接收一个读取数据并输出，于一个写入周期中，所述讯号电极用于分别传送一个写入数据至所述存储器元件。
30、。0044所述三态缓冲器的输入端分别接收该读取数据。0045该半导体存储器还包含多个写入开关，分别并联于所述三态缓冲器，且每一个写入开关包括一个接收该写入数据的输入端，及一个电连接所述存储器元件及下一个写入开关的输入端的输出端，并受控制而于导通与不导通间切换。0046本发明所述半导体存储器，该电位调整单元能于一个调整模式与一个非调整模式间切换，于该调整模式时，该电位调整单元对所述讯号电极的电压进行电位调整，于该非调整模式时，该电位调整单元不对所述讯号电极的电压进行电位调整且于所述存储器元件输出该读取数据至所述讯号电极期间，该电位调整单元切换于该非调整模式。0047本发明所述半导体存储器，该电位。
31、调整单元包括至少一个电压提供电路，分别电连接于所述讯号电极，且电连接至每两个相邻三态缓冲器间的端点及每两个相邻写入开关间的端点，用于能中止地提供该预定电压至所述讯号电极，该电位调整单元于该调整模式时，该电压提供电路提供该预定电压至所述讯号电极，于该非调整模式时，该电压提供电路不提供该预定电压至所述讯号电极。0048本发明所述半导体存储器，该电位调整单元包括至少一个开关，电连接于所述讯号电极与该预定电压间，且电连接至每两个相邻三态缓冲器间的端点及每两个相邻写入开关间的端点，并受控制于导通与不导通间切换，该电位调整单元于该调整模式时，该开关导通以使所述讯号电极电连接至该预定电压，于该非调整模式时，。
32、该开关不导通以使所述讯号电极不电连接至该预定电压。0049本发明所述半导体存储器，每一个三态缓冲器包括一个串联的开关及一个缓冲电路。0050本发明所述半导体存储器，所述写入开关为三态缓冲器，且每一个写入开关还包括一个控制端，以受控制而于导通与不导通间切换。0051本发明的第三目的在于提供一种半导体存储器。0052本发明半导体存储器包含一个讯号电极单元、一个控制电极单元，及多个存储器元件。0053该讯号电极单元包括多个间隔排列且互不电连接并用于传送一个数据的讯号电极。0054该控制电极单元包括多个间隔排列且互不电连接并用于传送一个控制讯号的控制电极，所述控制电极与所述讯号电极相互交错且互不电连接。
33、。0055所述存储器元件呈阵列排列于所述讯号电极及所述控制电极间，并分别电连接于所述讯号电极及所述控制电极，且受该控制讯号控制以接收或输出该数据。说明书CN104240744A5/11页100056该半导体存储器还包含一个电位调整单元及多个三态缓冲器。0057该电位调整单元电连接于所述讯号电极，用于将所述讯号电极的电压调整至一个预定电压。0058所述三态缓冲器于所述讯号电极的读取路径上，每间隔多个存储器元件的距离插入设置于该讯号电极，且每一个三态缓冲器包括一个电连接所述存储器元件且接收其中一个存储器元件所输出的数据的输入端、一个电连接下一个三态缓冲器的输入端的输出端，及一个控制端，所述三态缓冲。
34、器受控制而于导通与不导通间切换。0059本发明所述半导体存储器，每一个三态缓冲器包括一个串联的开关及一个缓冲电路。0060本发明的有益效果在于通过在该讯号电极单元上设置所述三态缓冲器以切分该讯号电极单元上的寄生电容，能大幅下降耗电量，并能提高操作频率，通过设置所述电位调整单元调整该讯号电极单元的电压，能避免不必要的耗电。附图说明0061图1是现有一种半导体存储器的示意图；0062图2是本发明半导体存储器的一个第一较佳实施例的示意图；0063图3是该第一较佳实施例的一个存储器元件的示意图；0064图4是一个示意图，说明该第一较佳实施例的一个三态缓冲器的另一个样态；0065图5是一个示意图，说明该。
35、第一较佳实施例的一个电位调整单元的另一个样态；0066图6是本发明半导体存储器的一个第二较佳实施例的示意图；0067图7是一个示意图，说明该第二较佳实施例的一个写入开关的另一个样态；及0068图8是本发明半导体存储器的一个第三较佳实施例的示意图。具体实施方式0069下面结合附图及实施例对本发明进行详细说明。0070参阅图2及图3，本发明半导体存储器的第一较佳实施例包含一个讯号电极单元2、一个控制电极单元3、多个存储器元件CELL、一个电位调整单元5、多个三态缓冲器BUF，及多个反相器7。0071于本实施例中，使用128X32BIT的存储器元件CELL阵列作为说明，且为方便说明起见，每一行的存储。
36、器元件CELL皆使用相同的标号，并依序编号为CELL0、CELL7、CELL127，每一行的三态缓冲器BUF皆使用相同的标号，并依序编号为BUF7、BUF111、BUF119。0072该讯号电极单元2包括相互间隔排列且互不电连接的多个读取讯号电极RBL及多个写入讯号电极WBL为使图示清晰明白，图2中仅标示多个读取讯号电极RBL0RBL31，图3中则以单个读取讯号电极RBL及单个写入讯号电极WBL表示。0073所述读取讯号电极RBL分别用于由所述存储器元件CELL接收一个读取数据并输出。0074所述写入讯号电极WBL分别用于传送一个写入数据至所述存储器元件CELL。0075该控制电极单元3包括相。
37、互间隔排列且互不电连接的多个读取控制电极RWL及多说明书CN104240744A106/11页11个写入控制电极WWL，所述读取控制电极RWL及写入控制电极WWL分别与所述读取讯号电极RBL及写入讯号电极WBL相互交错且互不电连接为使图示清晰明白，图2中仅标示多个读取控制电极RWL0RWL127，图3中则以单个读取控制电极RWL及单个写入控制电极WWL表示。0076所述读取控制电极RWL分别用于传送一个读取控制讯号至所述存储器元件CELL，以分别控制所述存储器元件CELL是否能被读取。0077所述写入控制电极WWL分别用于传送一个写入控制讯号至所述存储器元件CELL，以分别控制所述存储器元件C。
38、ELL是否能被写入。0078所述存储器元件CELL呈阵列排列于该讯号电极单元2与该控制电极单元3间，分别电连接所述读取控制电极RWL及所述写入控制电极WWL，接收该读取控制讯号并受该读取控制讯号控制是否能被读取，接收该写入控制讯号并受该写入控制讯号控制是否能被写入。0079于本实施例中，所述存储器元件CELL为动态随机存取存储器DYNAMICRANDOMACCESSMEMORY，简写为DRAM），在此以三个晶体管架构的动态随机存取存储器3TRANSISTORDRAM，简写为3TDRAM）作为说明，但也能依实际需求而选用不同的存储器架构，并不限于此。0080如图3所示，每一个存储器元件CELL包。
39、括一个读取端41、一个写入端42、一个第一晶体管M1、一个电容CS、一个第二晶体管M2，及一个第三晶体管M3。0081该读取端41电连接其中一个读取讯号电极RBL，并输出该读取数据。0082该写入端42电连接其中一个写入讯号电极WBL，并接收该写入数据。0083该第一晶体管M1具有一个第一端、一个电连接该写入端42的第二端，及一个电连接其中一个写入控制电极WWL的控制端，并受该写入控制讯号控制而于导通与不导通间切换。0084该电容CS具有一个电连接该第一晶体管M1的第一端的第一端，及一个电连接一个准位电压的第二端。0085该第二晶体管M2具有一个第一端、一个电连接该准位电压的第二端，及一个电连。
40、接该电容CS的第一端的控制端，并受该电容CS所储存的电压控制而于导通与不导通间切换。0086该第三晶体管M3具有一个电连接该读取端41的第一端、一个电连接该第二晶体管M2的第一端的第二端，及一个电连接其中一个读取控制电极RWL的控制端，并受该读取控制讯号控制而于导通与不导通间切换。0087于本实施例中，所述晶体管皆为N型金属氧化物半导体场效晶体管METALOXIDESEMICONDUCTORFIELDEFFECTTRANSISTOR，简写为MOSFET，且该准位电压为一个低电位电压，以搭配所述N型金属氧化物半导体场效晶体管，但不限于此。0088该电位调整单元5电连接于所述读取讯号电极RBL及一。
41、个预定电压VCC间，用于将所述读取讯号电极RBL的电压调整至该预定电压VCC，并能于一个调整模式与一个非调整模式间切换，于该调整模式时，该电位调整单元5对所述读取讯号电极RBL的电压进行电位调整，于该非调整模式时，该电位调整单元5不对所述读取讯号电极RBL的电压进行电位调整，且于所述存储器元件CELL输出该读取数据至所述读取讯号电极RBL期间，该电位调说明书CN104240744A117/11页12整单元5切换于该非调整模式。0089该电位调整单元5包括多个电阻R及多个开关51。0090所述电阻R分别具有一个电连接于所述读取讯号电极RBL的第一端，及一个第二端，且所述电阻R于每一个读取讯号电极。
42、RBL上设置有多个，于每两个相邻的三态缓冲器BUF间设置有至少一个。0091值得一提的是，于实际应用上，由于用于产生该预定电压VCC的电路通常会具有电阻特性或内含电阻元件，因此所述电阻R为选择性加入的元件，不以此为限。0092该开关51电连接于所述电阻R的第二端与该预定电压VCC间，并受控制于导通与不导通间切换，该电位调整单元5于该调整模式时，该开关51导通以使所述读取讯号电极RBL电连接至该预定电压VCC，于该非调整模式时，该开关51不导通以使所述读取讯号电极RBL不电连接至该预定电压VCC。0093于本实施例中，该预定电压VCC为一个高电位电压在此为逻辑高电位，以搭配所述N型金属氧化物半导。
43、体场效晶体管，但也能搭配不同的晶体管而有不同的电位，例如，搭配P型金属氧化物半导体场效晶体管而使用低电位电压在此为逻辑低电位，或是使用接地电位，但不限于此。0094所述反相器7分别设置于所述读取讯号电极RBL0RBL31，电连接所述存储器元件CELL，用于接收并将该读取数据反相。0095所述三态缓冲器BUF于每一个读取讯号电极RBL上，每间隔多个存储器元件CELL的距离插入设置于该读取讯号电极RBL，且每一个三态缓冲器BUF包括一个电连接所述存储器元件CELL的读取端41且接收其中一个存储器元件CELL所输出的读取数据的输入端、一个电连接下一个三态缓冲器BUF的输入端的输出端，及一个控制端，所。
44、述三态缓冲器BUF受控制而于导通与不导通间切换。0096值得一提的是，所述三态缓冲器BUF也能如图4所示，使用一个串联的开关61及一个缓冲电路62实施，以使该三态缓冲器BUF能受控制而于导通与不导通间切换，但也能为其他可以切换导通与否的缓冲电路设计，并不限于此。0097一般使用时，该存储器元件CELL分别能于一个写入模式及一个读取模式间切换，于该写入模式时，该写入控制电极WWL控制该第一晶体管M1切换为导通，并由该写入讯号电极WBL传送该写入数据，并通过该第一晶体管M1而储存于该电容CS。0098于该读取模式时，该电位调整单元5在将所述读取讯号电极RBL的电压调整至该预定电压VCC后切换至该非。
45、调整模式，此时该开关51切换为不导通，使该读取讯号电极RBL不电连接至该预定电压VCC，并控制所选取的存储器元件CELL前的三态缓冲器BUF为导通，及控制所选取的存储器元件CELL后的三态缓冲器BUF为不导通。0099接着该读取控制电极RWL传送读取控制讯号，使储存于该电容CS中的电压经由该第二晶体管M2、该第三晶体管M3输出至该读取讯号电极RBL，再经由所述反相器7反相后输出。0100例如当选取第112行的存储器元件CELL111时，第112行的读取控制电极RWL111会传送该读取控制讯号于本实施例中，搭配所述N型金属氧化物半导体场效晶体管，使用高电位的读取控制讯号，但不限于此，以使所述存储。
46、器元件CELL111的第三晶体管M3输出该读取数据，此时需控制所述存储器元件CELL111后的三态缓冲器BUF119为不导通，并控说明书CN104240744A128/11页13制所述存储器元件CELL111前的三态缓冲器BUF7、BUF111为导通，以使所述存储器元件CELL111所输出的读取数据可以通过所述三态缓冲器BUF7、BUF111而传送，且通过使用能切换为不导通的三态缓冲器BUF，能使被选择的存储器元件CELL111后的三态缓冲器BUF不会影响到存储器元件CELL111的输出，使存储器元件CELL111可以正确迅速地输出。0101若储存于该电容CS中的电压为低电位，则该第二晶体管M。
47、2的控制端受低电位电压控制而不导通，该第三晶体管M3的第一端所输出的电位便为高阻抗状态，由于该电位调整单元5已预先将该读取讯号电极RBL的电压调整至该预定电压VCC本实施例中为高电位电压，因此在该读取讯号电极RBL上呈现的读取数据会接近该预定电压VCC，再经由所述反相器7反相后即能输出相同于该电容CS所储存的电位。0102若储存于该电容CS中的电压为高电位，则该第二晶体管M2的控制端受高电位电压控制而导通，并将该第二晶体管M2的第一端的电压拉到该准位电压本实施例中为低电位电压，接着通过切换为导通的该第三晶体管M3将该准位电压的电位输出至该读取讯号电极RBL，再经由所述反相器7反相后即能输出相同。
48、于该电容CS所储存的电位，由上述可以得知，由于该存储器元件CELL在输出时，该开关51已切换至不导通的状态，所以可以避免因为该存储器元件CELL所输出的电压与该预定电压VCC相反时，会在该电阻R两端造成大压差，而产生不必要的电流消耗，但若设计上不考量此电流消耗，则实作时可以不设置所述开关51，而直接将所述电阻R接到该预定电压VCC，也就是说该电位调整单元5没有非调整模式。0103值得一提的是，当该电位调整单元5对所述读取讯号电极RBL进行电压调整时，可以设定在所述读取讯号电极RBL的电压被调整到该预定电压VCC后即切换至该非调整模式，或是可以预先计算所述读取讯号电极RBL上的寄生电容及电阻，以。
49、估计所述读取讯号电极RBL的电压被调整到该预定电压VCC所需的充电时间，再于每次的读取周期中，设定一个符合该充电时间的充电周期以供该电位调整单元5使用，例如，固定提供十分之一的读取周期时间作为充电周期，并于充电周期结束时将该电位调整单元5切换至该非调整模式，但此仅为应用方式的举例说明，并不以此为限。0104经由以上的说明，可以将本实施例的优点归纳如下0105一、通过在每一个读取讯号电极RBL上设置所述三态缓冲器BUF7、BUF111、BUF119，可以视为将存储器元件CELL阵列切开为较小的单位，例如于本实施例中是以八个存储器元件CELL的间隔设置所述三态缓冲器BUF，可以视为将128行的存储器元件CELL再切开为16个单位，如此即能将寄生电容降为原本的十六分之一，于实际应用上，可以依照使用需求而决定放置所述三态缓冲器BUF的距离，由于每一个小单位的寄生电容已大幅降低，且所述三态缓冲器BUF也能帮助驱动所述读取讯号电极RBL，因此不会有现有技术中无法将所述读取讯号电极RBL驱动到应有电位的问题，所以不需在电路中额外加入感测放大器，可以大幅下降耗电量，并能提高操作频率，举例来说，若未设置所述三态缓冲器前可以操作在20MHZ，则在设置所述三态缓冲器BUF切分所述读取讯号电极RBL后，可以将操作频率大幅提高到320MHZ。0106二、通过设置所述能于调整模式与非调整模式间切换的电位。