《大功率LVDS方波信号驱动电路.pdf》由会员分享，可在线阅读，更多相关《大功率LVDS方波信号驱动电路.pdf（9页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 102832924 A (43)申请公布日 2012.12.19 C N 1 0 2 8 3 2 9 2 4 A *CN102832924A* (21)申请号 201210336659.5 (22)申请日 2012.09.12 H03K 19/0185(2006.01) (71)申请人中国电子科技集团公司第二十四研 究所 地址 400060 重庆市南岸区南坪花园路14 号 (72)发明人俞宙 胡刚毅 魏亚峰 李儒章 陈光炳 徐学良 王育新 付东兵 (54) 发明名称 大功率LVDS方波信号驱动电路 (57) 摘要 本发明涉及一种LVDS方波信号驱动电路， 它包括一个非。
2、交叠方波控制信号产生电路、一个 MOSFET开关驱动电路和一个输出匹配网络。本 发明通过将有源晶体振荡器输出的弱驱动方波信 号，经过非交叠逻辑时序处理，变为MOSFET的栅 极控制信号，通过匹配网络的电阻分压，使负载的 两端分别得到LVDS标准的高电平1.4V和低电平 1.0V的电压方波信号，因此本发明电路的输出功 率高，且电路的可靠性高；本发明电路只有一正 一负的两个输出端，只用2根连接线就可实现对 多路LVDS接收器的并行方波驱动，使用简便。本 发明适用于多路LVDS接收器电路的同时并联高 速方波驱动领域。 (51)Int.Cl. 权利要求书1页 说明书4页 附图3页 (19)中华人民共和。
3、国国家知识产权局 (12)发明专利申请 权利要求书 1 页 说明书 4 页 附图 3 页 1/1页 2 1.一种大功率LVDS方波信号驱动电路，其特征在于它含有： 一个非交叠方波控制信号产生电路，包括有源晶体振荡器U4、非门U1A、非门U1B、非门 U1C、与非门U2A、与非门U2B、驱动器U3A和驱动器U3B， 其中，U4的方波输出分别接U1A的输入和U2B的输入端B2，U1A的输出接U2A的输入 端A1，U2A的输出接U1B的输入且接到U2B的输入端A2，U2B的输出接U1C的输入且接到 U2A的输入端B1，U1B的输出接U3A的输入，U1C的输出接U3B的输入，U3A的输出为非交叠 方波。
4、控制信号产生电路的控制输出正信号U out+ ，U3B的输出为非交叠方波控制信号产生电 路的控制负输出信号U out- ；和 一个MOSFET驱动开关电路，包括N型功率MOSFET M1、N型功率MOSFET M2、N型功率 MOSFET M3、N型功率MOSFET M4， 其中，M1的漏极接2.4V电源，M1的源极和M2的漏极并联且与电阻R1相接，M2的源极 接地，M2的漏极和M1的源极并联且与电阻R1相接，M3的源极接地，M3的漏极和M4的源极 并联且与电阻R2相接，M4的漏极接2.4V电源，M4的源极和M3的漏极并联且与电阻R2相 接，M1和M3的栅极并联且与非交叠方波控制信号产生电路的。
5、控制输出正信号U out+ 相接，M2 和M4的栅极并联接非交叠方波控制信号产生电路的控制输出负信号U out- ；和 一个输出匹配网络，包括：电阻R1、电阻R2， 其中，R1的一端分别接M1的源极和M2的漏极，R1的另一端为大功率LVDS方波信号驱 动电路的输出正端V out+ ，且与负载相接，R2的一端接M4的源极和M3的漏极，R1的另一端为 大功率LVDS方波信号驱动电路的输出负端V out- ，且与负载相接。 2.根据权利要求1所述的大功率LVDS方波信号驱动电路，其特征在于所述有源晶体振 荡器U4为常规有源石英晶体振荡器，输出为CMOS电平，输出频率小于10MHz。 3.根据权利要求。
6、1所述的大功率LVDS方波信号驱动电路，其特征在于所述非门U1A、 非门U1B、非门U1C均为美国德州仪器公司Texas Instuments的SN74AHCT04电路。 4.根据权利要求1所述的大功率LVDS方波信号驱动电路，其特征在于所述与非门 U2A、与非门U2B均为美国德州仪器公司Texas Instuments的SN74AHCT00电路。 5.根据权利要求1所述的大功率LVDS方波信号驱动电路，其特征在于所述驱动器 U3A、驱动器U3B为美国美信Maxim公司的MAX627MOSFET栅极驱动器。 6.根据权利要求1所述的大功率LVDS方波信号驱动电路，其特征在于所述功率开关 M1、。
7、M2、M3、M4为美国IR公司的N沟道场效应晶体管IRF7413，其导通电阻在V GS 为5V下的 最大值为0.018，持续漏极电流为13A。 权 利 要 求 书CN 102832924 A 1/4页 3 大功率 LVDS 方波信号驱动电路 技术领域 0001 本发明涉及一种LVDS方波信号驱动电路，特别涉及一种大功率LVDS方波信号驱 动电路。它直接应用的领域是多路LVDS接收器电路的同时并联高速驱动领域。 背景技术 0002 在数字信号电平标准领域，存在多种协议标准，如单端的TTL、CMOS电平，差分 ECL、LVDS电平等，由于LVDS信号传输速率高，抗干扰能力强，因此LVDS电平协议标。
8、准在高 速数据传输中得到广泛应用。LVDS接口IEEE标准中的IEEE Std 1596规定：LVDS信号接 收器终端负载设计要为差分100，逻辑高电平为1.4V，逻辑低电平为1.0V。因此一路负载 上的电流为4mA。由于负载电流较大，因此IEEE Std 1596标准规定一路LVDS输出驱动电 路只能驱动一路LVDS负载。 0003 在一些应用场合，如LVDS接收器电路需要进行老化实验，需要对多路器件在一块 老化实验板上同时进行动态方波信号激励。传统多路LVDS接收器方波驱动的框图如附图1 所示，传统的激励信号一般采用单端方波信号经电平转换电路（如DS90LV031）转换为LVDS 差分信号。
9、的驱动方式。根据IEEE标准，有多少路LVDS接收电路，就要有多少路LVDS驱动 电路，传统的多路LVDS驱动方式由于驱动能力受限，存在所需驱动电路多、可靠性低，且布 线复杂等问题。 发明内容 0004 本发明所要解决的技术问题在于发明一种大功率LVDS方波驱动电路，要输出功 率高、使用简便、可靠性高，实现用一个驱动电路对多路LVDS接收器进行方波驱动。 0005 为实现上述目的，本发明解决上述技术问题所采取的技术方案在于本发明的大功 率LVDS方波信号驱动电路含有： 0006 一个非交叠方波控制信号产生电路，包括有源晶体振荡器U4、非门U1A、非门U1B、 非门U1C、与非门U2A、与非门U。
10、2B、驱动器U3A和驱动器U3B， 0007 其中，U4的方波输出分别接U1A的输入和U2B的输入端B2，U1A的输出接U2A的 输入端A1，U2A的输出接U1B的输入且接到U2B的输入端A2，U2B的输出接U1C的输入且接 到U2A的输入端B1，U1B的输出接U3A的输入，U1C的输出接U3B的输入，U3A的输出为非 交叠方波控制信号产生电路的控制输出正信号U out+ ，U3B的输出为非交叠方波控制信号产 生电路的控制负输出信号U out- ；和 0008 一个MOSFET驱动开关电路，包括N型功率MOSFET M1、N型功率MOSFET M2、N型功 率MOSFET M3、N型功率MOS。
11、FET M4， 0009 其中，M1的漏极接2.4V电源，M1的源极和M2的漏极并联且与电阻R1相接，M2的 源极接地，M2的漏极和M1的源极并联且与电阻R1相接，M3的源极接地，M3的漏极和M4的 源极并联且与电阻R2相接，M4的漏极接2.4V电源，M4的源极和M3的漏极并联且与电阻 R2相接，M1和M3的栅极并联且与非交叠方波控制信号产生电路的控制输出正信号U out+ 相 说 明 书CN 102832924 A 2/4页 4 接，M2和M4的栅极并联接非交叠方波控制信号产生电路的控制输出负信号U out- ；和 0010 一个输出匹配网络，包括：电阻R1、电阻R2， 0011 其中，R1。
12、的一端分别接M1的源极和M2的漏极，R1的另一端为大功率LVDS方波信 号驱动电路的输出正端V out+ ，且与负载相接，R2的一端接M4的源极和M3的漏极，R1的另一 端为大功率LVDS方波信号驱动电路的输出负端V out- ，且与负载相接。 0012 所述有源晶体振荡器U4为常规有源石英晶体振荡器，输出为CMOS电平，输出频率 小于10MHz。 0013 所述非门U1A、非门U1B、非门U1C均为美国德州仪器公司Texas Instuments的 SN74AHCT04电路。 0014 所述与非门U2A、与非门U2B均为美国德州仪器公司Texas Instuments的 SN74AHCT00。
13、电路。 0015 所述驱动器U3A、驱动器U3B为美国美信Maxim公司的MAX627MOSFET栅极驱动器。 0016 所述功率开关M1、M2、M3、M4为美国IR公司的N沟道场效应晶体管IRF7413，其导 通电阻在V GS 为5V下的最大值为0.018，持续漏极电流为13A。 0017 有益效果： 0018 与传统的多路LVDS标准驱动方式相比，本发明的大功率LVDS方波信号驱动电路 具有以下特点： 0019 1.输出功率高。本发明通过将有源晶振输出的弱驱动方波信号，经过非交叠逻辑 时序处理，变为MOSFET的栅极控制信号，MOSFET在控制信号的作用下使负载处于不同的回 路中，通过匹配。
14、网络的电阻分压，使负载的两端分别得到LVDS标准的高电平1.4V和低电平 1.0V的电压方波信号，因此本发明电路中的输出驱动能力仅由MOSFET的持续漏极电流I D 以及2.4V电源的直流输出功率决定，使本发明的LVDS方波驱动电路的输出电流可达到安 培量级；可同时能驱动多路LVDS接收器电路，而传统的驱动方式一路驱动器一般只能驱动 一路接收器电路。 0020 2.可靠性高。本发明电路采用通用的SN74AHCT04、SN74AHCT00等逻辑器件和 IRF7413功率MOSFET分立元件，由于MOSFET的互补驱动信号是为非交叠控制信号，避免了 MOSFET同时导通导致短路烧毁的风险，因此本发。
15、明电路的可靠性高。 0021 3.使用简便。本发明电路只有一正一负的两个输出端，在应用中，仅需分别将所有 的LVDS接收器的正、负端相连，连接至本发明的LVDS方波驱动电路的输出正和输出负端， 只用2根连接线就可实现对多路LVDS接收器的并行方波驱动，而传统的驱动方式需要N2 根连接线（N为负载数量）。 附图说明 0022 图1是传统多路LVDS接收器方波驱动的框图； 0023 图2是本发明的大功率LVDS方波信号驱动电路的结构框图； 0024 图3是本发明的大功率LVDS方波信号驱动电路的电路原理图； 0025 图4是本发明电路的非交叠方波控制信号产生波形时序图。 具体实施方式 说 明 书C。
16、N 102832924 A 3/4页 5 0026 本发明的具体实施方式不仅限于下面的描述，现结合附图加以进一步说明。 0027 本发明电路的框图如图2所示，它包括一个非交叠方波控制信号产生电路、一个 MOSFET驱动开关电路和一个输出匹配电路。 0028 图3为具体电路图。其连接关系、作用关系和本说明书的发明内容部分相同，此处 不再重复，它的工作原理如下： 0029 整体电路工作原理为：有源石英晶振产生规定频率的方波信号，该信号经非交叠 方波控制信号转换电路生成一对反向方波控制信号，该信号控制N型功率MOSFET的栅极， MOSFET的源级和漏极按要求接2.4V电压和地，在反向方波的控制下，。
17、使得输出匹配网络的 R1、R2的两端分别在2.4V和地之间切换，切换速度为方波控制信号的频率。R1和R2需根 据负载的多少按照公式（1）进行计算，使得负载两端的电压恰好在1.4V和1.0V的LVDS标 准电平上，从而生成LVDS电平标准的方波信号。 0030 MOSFET驱动开关电路具体的工作原理为：非交叠方波控制信号产生电路产生两 路互补且正电平不交叠的方波控制信号，当“控制输出正”信号为1时，“控制输出负”信号 为0，此时MOSFET的M1和M3导通，M2和M4关断，2.4V电压经M1、R1、负载、R2、M3到地， 2.4V电压经R1和R2分压后，在负载的正端和负端得到1.4V和1.0V的。
18、电压；当“控制输 出正”为0时，“控制输出负”为1，此时MOSFET的M2和M3导通，M1和M3关断，2.4V电压 经M4、R2、负载、R1、M2到地，2.4V电压经R1和R2分压后，在负载的正端和负端得到1.0V 和1.4V的电压；当栅极控制信号为方波时，负载的正、负两端也为和栅极控制信号同频率 的LVDS电平方波信号。 0031 输出匹配网络的电阻R1和R2用来将MOSFET的输入电压分压，在负载两端得到 LVDS标准的1.4V和1.0V电平，电阻大小需根据负载的多少按照公式（1）进行计算： 0032 R1=R2=1/（0.004N）（）（1） 0033 公式（1）中的N为LVDS接收器负。
19、载的数量。 0034 根据上述分析，本发明的关键在于使4个MOSFET中的每两个在控制方波信号为 1时导通，另两个关断，因此需要控制信号在高电平时非交叠，即不能同时出现1或者中间 态，避免M1和M2或者M3和M4短时间同时导通，使2.4V电压直接经MOSFET到地从而烧毁 MOSFET。 0035 基于上述分析原因，本发明中设计了一个非交叠方波控制信号产生电路，其工作 时序和输出如附图4所示，工作原理为： 0036 假设初始状态为U4输出0，那么U2B的B2脚输入为0，U2A的A1脚由于U1A的反 向输入为1，此时U2A的Y1输出为0，U2B的A2输入为0，U2B的Y2输出为1； 0037 t。
20、1时刻，输入方波由0变为1，此时U2B的B2脚输入为1，由于U1的门延迟作用， U2A的A1脚输入仍为1，U2A的Y1输出不变仍为0，那么U2B的Y2输出不变仍为1； 0038 t2时刻，U2A的A1脚输入经过U1的门延迟后变为0，由于U2A和U2B与非门存在 门延迟，因此此时其输出保持不变，t1和t2的时间间隔为U1的门延迟td1； 0039 t3时刻，U2A的Y1脚输出变为0和1的与非结果1，此时U2B的A2脚输入也变为 1，t3和t2的时间间隔为U2A的门延迟td2； 0040 t4时刻，U2B的Y2脚输出为1和1的与非结果0，t4和t3的时间间隔为U2B的门 延迟td3； 说 明 书C。
21、N 102832924 A 4/4页 6 0041 以上分析了一个跳变沿的时序，后续跳变沿以此类推，由于逻辑电路的门延迟的 效应，使得U2A的Y1脚输出和U2B的Y2脚输出为一对0电平非交叠互补方波信号。 0042 由于逻辑控制电路输出为CMOS电平，因此采用了一个MOSFET栅极驱动电路 对CMOS逻辑输出信号进行驱动，最终的控制信号为“控制输出正Uout+”和“控制输出负 Uout-”信号。 0043 图4是本发明电路的非交叠方波控制信号产生波形时序图。图4中，“U2A-Y1”信 号为U2A的Y1输出；“U2B-Y2”信号为U2B的Y2输出；“U2B-B2”信号为U2B的B2输入； “U2。
22、A-A1”信号为U2A的A1输入；“控制输出正（Uout+）”信号为驱动器U3A的输出，即非交 叠方波控制正信号；“控制输出负（Uout-）”信号为驱动器U3B的输出，即非交叠方波控制负 信号。 0044 所述有源晶振（U4）为常规方波输出有源石英晶体振荡器，输出为CMOS电平，输出 频率小于10MHz。 0045 所述非门（U1A、U1B、U1C）为美国德州仪器公司（Texas Instuments）SN74AHCT04 电路。 0046 所述与非门（U2A、U2B）为美国德州仪器公司（Texas Instuments）SN74AHCT00电 路。 0047 所述驱动器（U3A、U3B）为美国美信（MAXIM）公司MAX627型号MOSFET栅极驱动器。 0048 所述N型MOSFET（M1、M2、M3、M4）为美国IR公司的N沟道场效应晶体管IRF7413， 其导通电阻在V GS 为5V下，最大值为0.018，持续漏极电流为13A。 说 明 书CN 102832924 A 1/3页 7 图1 图2 说 明 书 附 图CN 102832924 A 2/3页 8 图3 说 明 书 附 图CN 102832924 A 3/3页 9 图4 说 明 书 附 图CN 102832924 A 。