《沟槽晶体管的制造方法.pdf》由会员分享，可在线阅读，更多相关《沟槽晶体管的制造方法.pdf（9页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 102956489 A (43)申请公布日 2013.03.06 C N 1 0 2 9 5 6 4 8 9 A *CN102956489A* (21)申请号 201110242385.9 (22)申请日 2011.08.23 H01L 21/336(2006.01) H01L 21/331(2006.01) (71)申请人上海华虹NEC电子有限公司 地址 201206 上海市浦东新区川桥路1188 号 (72)发明人韩峰 段文婷 (74)专利代理机构上海浦一知识产权代理有限 公司 31211 代理人丁纪铁 (54) 发明名称 沟槽晶体管的制造方法 (57) 摘要 本。
2、发明公开了一种沟槽晶体管的制造方法， 通过在栅多晶硅顶部形成绝缘介质层、并用绝缘 介质层为掩膜进行源极区域的刻蚀和源极注入， 以及通过在绝缘介质层的侧面形成侧墙介质层、 并用绝缘介质层和侧墙介质层为掩膜进行背栅接 触区域的刻蚀和背栅注入，能减少正面工艺所需 要的掩膜板数量、降低生产成本，能避免不同掩膜 版对准偏差的限制，从而能进一步减少沟槽晶体 管的尺寸和提高芯片内沟槽晶体管的密度、并有 利于获得具有更小的导通电阻、更低的饱和压降 和更大的电流驱动能力的沟槽晶体管。 (51)Int.Cl. 权利要求书1页 说明书3页 附图4页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要。
3、求书 1 页 说明书 3 页 附图 4 页 1/1页 2 1.一种沟槽晶体管的制造方法，其特征在于，包括如下步骤： 步骤一、在顶部形成有P型阱的N型承压区上形成沟槽，该沟槽穿过所述P型阱并进入 到所述N型承压区中，在所述沟槽的底部和侧壁表面形成栅氧化层； 步骤二、在所述沟槽中填入N型栅多晶硅，所述栅多晶硅的顶部进入所述P型阱中但未 将所述沟槽填满；在所述沟槽中再填入绝缘介质层，所述绝缘介质层位于所述栅多晶硅的 顶部并将所述沟槽完全填满； 步骤三、以所述绝缘介质层为第一掩膜进行第一次刻蚀，所述第一次刻蚀是对所述沟 槽外的所述P型阱进行刻蚀，所述P型阱被刻蚀掉部分厚度；采用所述第一掩膜进行全区域 。
4、的源极注入，在刻蚀后的所述P型阱的表面形成源极，所述源极下方的所述P型阱被所述栅 多晶硅从所述沟槽的侧壁方向完全覆盖； 步骤四、在所述绝缘介质层的侧面形成侧墙介质层； 步骤五、以所述绝缘介质层和所述侧墙介质层为第二掩膜进行第二次刻蚀，所述第二 次刻蚀对所述第二掩膜外的所述源极或所述P型阱进行刻蚀，所述第二次刻蚀的深度大于 所述源极的结深；采用所述第二掩膜进行背栅注入并形成背栅接触区，所述背栅接触区和 所述P型阱形成接触； 步骤六、去除所述侧墙介质层；形成沟槽晶体管的金属接触。 2.如权利要求1所述的沟槽晶体管的制造方法，其特征在于：步骤一中所述N型承压 区为外延层、或直拉单晶硅、或区熔单晶硅；。
5、所述N型承压区的掺杂杂质为磷或砷，掺杂杂 质的体浓度为1.0E13cm -3 1.0E16cm -3 ；所述沟槽的深度为1m5m；所述栅氧化层采 用热氧化工艺形成，所述栅氧化层的厚度为 3.如权利要求1所述的沟槽晶体管的制造方法，其特征在于：步骤二中所述栅多 晶硅为沟槽晶体管的栅极，所述栅多晶硅的掺杂杂质为磷或砷、掺杂杂质的体浓度为 1.0E19cm -3 1.0E21cm -3 ；所述绝缘介质层的组成材料为氧化硅、氮化硅或氮氧化硅，厚度 为0.5m2m。 4.如权利要求1所述的沟槽晶体管的制造方法，其特征在于：步骤三中所述第一次刻 蚀的刻蚀深度不超过所述绝缘介质层的深度；所述源极注入的杂质为。
6、磷或砷、注入剂量为 1.0E14cm -2 1.0E26cm -2 ，形成所述源极的结深度为0.3m0.5m。 5.如权利要求1所述的沟槽晶体管的制造方法，其特征在于：步骤四中所述侧墙介质 层的组成材料为氧化硅、氮化硅或氮氧化硅，厚度为0.5m2m。 6.如权利要求1所述的沟槽晶体管的制造方法，其特征在于：步骤五中所述第二次刻 蚀的深度为0.5m1m；所述背栅注入杂质为硼或氟化硼，注入剂量为1.0E14cm -2 1.0E16cm -2 。 7.如权利要求1所述的沟槽晶体管的制造方法，其特征在于：所述沟槽晶体管为一种 硅基器件，或者所述沟槽晶体管为一种化合物半导体器件。 8.如权利要求1所述的。
7、沟槽晶体管的制造方法，其特征在于：所述沟槽晶体管为纵向 双扩散场效应晶体管；或者，所述沟槽晶体管为绝缘栅双极晶体管。 权 利 要 求 书CN 102956489 A 1/3页 3 沟槽晶体管的制造方法 技术领域 0001 本发明涉及一种半导体集成电路制造工艺方法，特别是涉及一种沟槽晶体管的制 造方法。 背景技术 0002 在功率和高压器件的应用中，希望晶体管的导通电阻更小、饱和压降更低、电流驱 动能力更大，如何能在一定的芯片面积内集成更多的器件就显得尤为重要。现有纵向双扩 散场效应晶体管(VDMOS)和现有绝缘栅双极晶体管(IGBT)的栅极都是形成于沟槽中，具有 相似的正面结构，现有技术形成这。
8、些具有沟槽式栅极的沟槽晶体管的源极、背栅等工艺中 都要用到各种相应的掩膜版。不同掩膜版之间的对准偏差，会使得器件尺寸无法按需求而 缩小，而更精准的光刻技术使得制造成本昂贵，不利于量产。 发明内容 0003 本发明所要解决的技术问题是提供一种沟槽晶体管的制造方法，能减少正面工艺 所需要的掩膜板数量、降低生产成本，能避免不同掩膜版对准偏差的限制，从而能进一步减 少沟槽晶体管的尺寸和提高芯片内沟槽晶体管的密度、并有利于获得具有更小的导通电 阻、更低的饱和压降和更大的电流驱动能力的沟槽晶体管。 0004 为解决上述技术问题，本发明提供的沟槽晶体管的制造方法包括如下步骤： 0005 步骤一、在顶部形成有。
9、P型阱的N型承压区上形成沟槽，该沟槽穿过所述P型阱并 进入到所述N型承压区中，在所述沟槽的底部和侧壁表面形成栅氧化层。 0006 步骤二、在所述沟槽中填入N型栅多晶硅，所述栅多晶硅的顶部进入所述P型阱中 但未将所述沟槽填满；在所述沟槽中再填入绝缘介质层，所述绝缘介质层位于所述栅多晶 硅的顶部并将所述沟槽完全填满。 0007 步骤三、以所述绝缘介质层为第一掩膜进行第一次刻蚀，所述第一次刻蚀是对所 述沟槽外的所述P型阱进行刻蚀，所述P型阱被刻蚀掉部分厚度；采用所述第一掩膜进行全 区域的源极注入，在刻蚀后的所述P型阱的表面形成源极，所述源极下方的所述P型阱被所 述栅多晶硅从所述沟槽的侧壁方向完全覆盖。
10、。 0008 步骤四、在所述绝缘介质层的侧面形成侧墙介质层。 0009 步骤五、以所述绝缘介质层和所述侧墙介质层为第二掩膜进行第二次刻蚀，所述 第二次刻蚀对所述第二掩膜外的所述源极或所述P型阱进行刻蚀，所述第二次刻蚀的深度 大于所述源极的结深；采用所述第二掩膜进行背栅注入并形成背栅接触区，所述背栅接触 区和所述P型阱形成接触。 0010 步骤六、去除所述侧墙介质层；形成沟槽晶体管的金属接触。 0011 进一步的改进是，步骤一中所述N型承压区为外延层、或直拉单晶硅、或区熔单晶 硅；所述N型承压区的掺杂杂质为磷或砷，掺杂杂质的体浓度为1.0E13cm -3 1.0E16cm -3 ； 所述沟槽的深。
11、度为1m5m；所述栅氧化层采用热氧化工艺形成，所述栅氧化层的厚度 说 明 书CN 102956489 A 2/3页 4 为 0012 进一步的改进是，步骤二中所述栅多晶硅为沟槽晶体管的栅极，所述栅多晶硅的 掺杂杂质为磷或砷、掺杂杂质的体浓度为1.0E19cm -3 1.0E21cm -3 ；所述绝缘介质层的组成 材料为氧化硅、氮化硅或氮氧化硅，厚度为0.5m2m。 0013 进一步的改进是，步骤三中所述第一次刻蚀的刻蚀深度不超过所述绝缘介质层的 深度；所述源极注入的杂质为磷或砷、注入剂量为1.0E14cm -2 1.0E16cm -2 ，形成所述源极 的结深度为0.3m0.5m。 0014 进。
12、一步的改进是，步骤四中所述侧墙介质层的组成材料为氧化硅、氮化硅或氮氧 化硅，厚度为0.5m2m。 0015 进一步的改进是，步骤五中所述第二次刻蚀的深度为0.5m1m；所述背栅注 入杂质为硼或氟化硼，注入剂量为1.0E14cm -2 1.0E16cm -2 。 0016 进一步的改进是，所述沟槽晶体管为一种硅基器件，或者所述沟槽晶体管为一种 化合物半导体器件。 0017 进一步的改进是，所述沟槽晶体管为纵向双扩散场效应晶体管；或者，所述沟槽晶 体管为绝缘栅双极晶体管。 0018 本发明方法通过在栅多晶硅顶部形成绝缘介质层、并用绝缘介质层为掩膜进行源 极区域的刻蚀和源极注入，以及通过在绝缘介质层。
13、的侧面形成侧墙介质层、并用绝缘介质 层和侧墙介质层为掩膜进行背栅接触区域的刻蚀和背栅注入，能减少正面工艺所需要的掩 膜板数量、降低生产成本，能避免不同掩膜版对准偏差的限制，从而能进一步减少沟槽晶体 管的尺寸和提高芯片内沟槽晶体管的密度、并有利于获得具有更小的导通电阻、更低的饱 和压降和更大的电流驱动能力的沟槽晶体管。上述正面工艺形成后，更换不同的背面工艺， 采用本发明方法能制作出纵向双扩散场效应晶体管、绝缘栅双极晶体管等不同的沟槽晶体 管。通过本发明方法的各种掺杂区域都能用硅基材料形成或用化合物半导体材料形成，分 别形成硅基器件和化合物半导体器件。 附图说明 0019 下面结合附图和具体实施方。
14、式对本发明作进一步详细的说明： 0020 图1是本发明实施例方法流程图； 0021 图2-图7是本发明实施例方法的各步骤中的器件结构示意图。 具体实施方式 0022 如图1所示，是本发明实施例方法流程图；如图2至图7所示是本发明实施例方法 的各步骤中的器件结构示意图。本发明实施例沟槽晶体管的制造方法包括如下步骤： 0023 步骤一、如图2所示，在顶部形成有P型阱2的N型承压区1上形成沟槽，该沟槽 穿过所述P型阱2并进入到所述N型承压区1中，在所述沟槽的底部和侧壁表面形成栅氧 化层3。 0024 当沟槽晶体管为一种硅基器件时，所述N型承压区1为硅材料组成，如：硅外延层、 或直拉单晶硅、或区熔单晶。
15、硅等。或者，所述沟槽晶体管为一种化合物半导体器件时，所述 N型承压区1为化合物半导体材料组成，如化合物半导体材料的外延层。 说 明 书CN 102956489 A 3/3页 5 0025 所述N型承压区1的掺杂杂质为磷或砷，掺杂杂质的体浓度为1.0E13cm -3 1.0E16cm -3 。 0026 所述沟槽的深度为1m5m。 0027 所述栅氧化层3采用热氧化工艺形成，所述栅氧化层3的厚度为 0028 步骤二、如图3所示，在所述沟槽中填入N型栅多晶硅4，所述栅多晶硅4的顶部进 入所述P型阱2中但未将所述沟槽填满。 0029 在所述沟槽中再填入绝缘介质层5，所述绝缘介质层5位于所述栅多晶硅4。
16、的顶部 并将所述沟槽完全填满。 0030 所述栅多晶硅4为沟槽晶体管的栅极，所述栅多晶硅4的掺杂杂质为磷或砷、掺杂 杂质的体浓度为1.0E19cm -3 1.0E21cm -3 。 0031 所述绝缘介质层5的组成材料为氧化硅、氮化硅或氮氧化硅，厚度为0.5m 2m。 0032 步骤三、如图4所示，以所述绝缘介质层5为第一掩膜进行第一次刻蚀，所述第一 次刻蚀是对所述沟槽外的所述P型阱2进行刻蚀，所述P型阱2被刻蚀掉部分厚度。 0033 采用所述第一掩膜进行全区域的源极注入，在刻蚀后的所述P型阱2的表面形成 源极6，所述源极6下方的所述P型阱2被所述栅多晶硅4从所述沟槽的侧壁方向完全覆 盖。被所。
17、述栅多晶硅4覆盖的所述P型阱2形成沟槽晶体管的沟道区。 0034 所述第一次刻蚀的刻蚀深度不超过所述绝缘介质层5的深度；所述源极注入的杂 质为磷或砷、注入剂量为1.0E14cm -2 1.0E16cm -2 ，形成所述源极6的结深度为0.3m 0.5m。 0035 步骤四、如图5所示，在所述绝缘介质层5的侧面形成侧墙介质层7。所述侧墙介 质层7的组成材料为氧化硅、氮化硅或氮氧化硅，厚度为0.5m2m。 0036 步骤五、如图6所示，以所述绝缘介质层5和所述侧墙介质层7为第二掩膜进行第 二次刻蚀，所述第二次刻蚀对所述第二掩膜外的所述源极6或P型阱2进行刻蚀，所述第 二次刻蚀的深度大于所述源极6的。
18、结深、也能够刻蚀掉部分所述源极6下方的所述P型阱 2。所述第二次刻蚀的深度为0.5m1m；所述背栅注入杂质为硼或氟化硼，注入剂量 为1.0E14cm -2 1.0E16cm -2 。 0037 采用所述第二掩膜进行背栅注入并形成背栅接触区8，所述背栅接触区8和所述P 型阱2形成接触。 0038 步骤六、如图7所示，去除所述侧墙介质层7；形成沟槽晶体管的金属接触9。所述 沟槽晶体管能为纵向双扩散场效应晶体管或者绝缘栅双极晶体管等。所述纵向双扩散场效 应晶体管和所述绝缘栅双极晶体管的正面工艺步骤都相同，都是采用本发明实施例的步骤 一到步骤六所示的步骤。 0039 以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限 制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应 视为本发明的保护范围。 说 明 书CN 102956489 A 1/4页 6 图1 图2 说 明 书 附 图CN 102956489 A 2/4页 7 图3 图4 说 明 书 附 图CN 102956489 A 3/4页 8 图5 图6 说 明 书 附 图CN 102956489 A 4/4页 9 图7 说 明 书 附 图CN 102956489 A 。