《锗和IIIV混合共平面的半导体结构及其制备方法.pdf》由会员分享，可在线阅读，更多相关《锗和IIIV混合共平面的半导体结构及其制备方法.pdf（10页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 102790054 A (43)申请公布日 2012.11.21 C N 1 0 2 7 9 0 0 5 4 A *CN102790054A* (21)申请号 201110126394.1 (22)申请日 2011.05.16 H01L 27/092(2006.01) H01L 29/78(2006.01) H01L 29/205(2006.01) H01L 21/8238(2006.01) H01L 21/76(2006.01) H01L 21/336(2006.01) (71)申请人中国科学院上海微系统与信息技术 研究所 地址 200050 上海市长宁区长宁路86。
2、5号 (72)发明人狄增峰 卞剑涛 张苗 王曦 (74)专利代理机构上海光华专利事务所 31219 代理人余明伟 (54) 发明名称 锗和III-V混合共平面的半导体结构及其制 备方法 (57) 摘要 本发明提供了一种锗和-V混合共平面的 半导体结构及其制备方法。锗和-V族半导体 材料共平面异质集成的半导体结构包含至少一个 形成在体硅衬底上的锗衬底，而另一衬底是被形 成在锗半导体上的-V族半导体材料。的制备方 法包括：制备体硅衬底上的锗半导体层；在锗半 导体层上制备-V族半导体材料层；进行第一次 光刻，将图形化窗口刻蚀至锗层以形成凹槽；在 所述凹槽中制备侧墙；采用选择性外延制备锗薄 膜；进行化。
3、学机械研磨以获得锗和-V族半导体 材料共平面的异质集成半导体结构；去除侧墙及 紧靠侧墙处的缺陷锗层部分；实现锗和-V族半 导体材料之间的隔离；通过形成MOS结构来制备 包含锗沟道PMOS和-V沟道NMOS的高性能CMOS 器件。 (51)Int.Cl. 权利要求书2页 说明书4页 附图3页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书 2 页 说明书 4 页 附图 3 页 1/2页 2 1.一种体硅衬底上锗和III-V族半导体材料共平面异质集成的半导体衬底材料，其特 征在于设有硅支撑衬底，锗半导体层，III-V族半导体材料层，以及锗和III-V族半导体材 料之间的隔离。
4、介质材料； 所述锗半导体层位于硅支撑衬底上，III-V族半导体材料层位于部分锗半导体层之上， 顶部与其横向相邻的锗半导体层共平面，锗和III-V族半导体材料之间的隔离介质材料位 于体硅衬底之上，其横向结构为两侧分别连接锗半导体层和III-V族半导体材料。 2.一种半导体结构，其包括根据权利要求1所述衬底材料，其特征在于至少包括二种 器件，其中，至少器件之一位于锗半导体层上，而另一器件位于III-V族半导体材料层上。 3.根据权利要求2所述的半导体结构，其特征在于，锗半导体上的器件为NMOS，III-V 族半导体材料层上器件为PMOS。 4.根据权利要求2或3所述的半导体结构，其特征在于，用于N。
5、MOS器件的锗半导体层 为暴露于表面的锗半导体层部分。 5.一种根据权利要求1所述衬底材料或权利要求2所述半导体结构的制备方法，其特 征在于其具体步骤为： (1)制备体硅衬底上的锗半导体层； (2)在锗半导体层结构上制备III-V族半导体材料层； (3)进行第一次光刻，将图形化窗口刻蚀至锗层以便形成凹槽； (4)在所述凹槽中制备侧墙； (5)采用选择性外延制备锗薄膜； (6)进行化学机械研磨以获得锗和III-V族半导体材料共平面的异质集成半导体结 构； (7)去除侧墙及紧靠侧墙处的缺陷锗层部分； (8)实现锗和III-V族半导体材料之间的隔离； (9)通过形成栅极结构来制备锗沟道PMOS和II。
6、I-V沟道NMOS。 6.根据权利要求1所述衬底材料或权利3所述的制备方法，其特征在于，所述III-V族 半导体材料包括GaAs、或AlAs、或AlGaAs、InGaAs等。 7.根据权利要求1所述衬底材料或权利要求5所述的制备方法，其特征在于，所述 III-V族半导体材料形成于锗半导体之上。 8.根据权利要求1所述衬底材料或权利要求5所述的制备方法，其特征在于，所述侧墙 是二氧化硅侧墙或氮化硅侧墙。 9.根据权利要求1所述衬底材料或权利要求5所述的制备方法，其特征在于，所述制 备体硅衬底上的锗半导体层的步骤包括：采用外延或键合技术在体硅衬底上生长锗半导体 层。 10.根据权利要求1所述衬底材。
7、料或权利要求5所述的制备方法，其特征在于，所述在 所述锗半导体层上制备III-V族半导体材料层的步骤采用外延或键合技术。 11.根据权利要求1所述衬底材料或权利要求5所述的制备方法，其特征在于，所述去 除侧墙及紧靠侧墙处的缺陷锗层部分的步骤采用浅槽隔离技术。 12.根据权利要求1所述衬底材料或权利要求5所述的制备方法，其特征在于，所述实 现锗和III-V族半导体材料之间的隔离的步骤采用二氧化硅来实现锗和III-V族半导体材 权 利 要 求 书CN 102790054 A 2/2页 3 料之间的隔离。 权 利 要 求 书CN 102790054 A 1/4页 4 锗和 III-V 混合共平面的半。
8、导体结构及其制备方法 技术领域 0001 本发明涉及半导体制造领域，更具体地说，本发明涉及一种共平面异质集成半导 体结构，尤其涉及一种体硅衬底上锗和III-V族半导体材料共平面异质集成衬底材料，以 及根据该半导体结构制备制造而成的高性能CMOS器件。 背景技术 0002 随着半导体技术的发展，特别是当器件特征尺寸进入22nm及以下节点技术时，需 要采用高迁移率的半导体材料，如Ge(锗)、III-V族半导体材料等。Ge具有高的电子迁移 率和空穴迁移率，但受限于器件工艺因素(Ge的n型掺杂和n型欧姆接触等)，Ge的NMOS(N 型金属氧化物半导体)性能一直不理想。然而诸如GaAS之类的III-V族。
9、半导体材料具有 高电子迁移率，可以制造高性能的NMOS器件。 0003 根据国家半导体路线(ITRS)，需要研制在绝缘衬底或硅基体上同时具有III-V族 材料和Ge材料的异质集成高迁移率的半导体衬底材料，以保证集成电路技术继续沿着或 超过摩尔定律持续发展。同时，研制在绝缘衬底或硅基体上同时具有III-V族材料和Ge材 料的异质集成高迁移率的半导体衬底材料，也可以为实现单片集成的光电集成芯片、MEMS 等多种功能芯片的集成化提供高性能的衬底材料。 0004 但是，目前还没有可行的锗和III-V族半导体材料混合共平面的硅基体衬底结构 上实现高性能CMOS器件的CMOS器件制造方法。其中，所谓III。
10、-V族(化合物)半导体材 料指的是元素周期表中III族元素(例如B，Al，Ga，In)和V族元素(例如N，P，As，Sb)所 形成的化合物。 0005 因此，希望提出一种体硅衬底上锗和III-V族半导体材料混合共平面的异质集成 衬底及其结构的制备方法，并在其上实现高性能CMOS器件。 发明内容 0006 因此，本发明的一个目的就是提供一种体硅衬底上锗和III-V族半导体材料混合 共平面的异质集成衬底及其结构的制备方法、以及根据该衬底及其结构制成的高性能CMOS 器件。 0007 根据本发明第一方面，提供了一种体硅衬底上锗和III-V族半导体材料混合共平 面的异质集成半导体结构，尤其是一种体硅衬。
11、底上锗和III-V族半导体材料混合共平面的 异质集成衬底材料及其制备方法。 0008 在根据本发明的体硅衬底上锗和III-V族半导体材料共平面异质集成的半导体 衬底材料中，设有硅支撑衬底，锗半导体层，III-V族半导体材料层，以及锗和III-V族半 导体材料之间的隔离介质材料；所述锗半导体层位于硅支撑衬底上，III-V族半导体材料 层位于部分锗半导体层之上，顶部与其横向相邻的锗半导体层共平面，锗和III-V族半导 体材料之间的隔离介质材料位于体硅衬底之上，其横向结构为两侧分别连接锗半导体层和 III-V族半导体材料。 说 明 书CN 102790054 A 2/4页 5 0009 根据本发明的。
12、半导体结构包括根据本发明的上述衬底材料，其中，至少包括二种 器件，其中，至少器件之一位于锗半导体层上，而另一器件位于III-V族半导体材料层上。 0010 根据本发明的制备方法包括：制备体硅衬底上的锗半导体层；在所述锗半导体 层上制备III-V族半导体材料层；进行第一次光刻，将图形化窗口刻蚀至锗层以便形成凹 槽；在所述凹槽中制备侧墙；采用选择性外延制备锗薄膜；进行化学机械研磨以获得锗和 III-V族半导体材料共平面的异质集成半导体结构；去除侧墙及紧靠侧墙处的缺陷锗层部 分；实现锗和III-V族半导体材料之间的隔离；通过形成MOS结构来制备锗沟道PMOS和 III-V沟道NMOS。从而，根据本发。
13、明的体硅衬底上锗和III-V族半导体材料混合共平面的 异质集成半导体结构的制备方法在锗和III-V族半导体材料混合共平面的硅基体衬底结 构上实现了高性能的CMOS器件。 0011 优选地，在上述体硅衬底上锗和III-V族半导体材料混合共平面的异质集成半导 体结构的制备方法中，所述III-V族半导体材料层包括GaAs、或AlAs、或AlGaAs、InGaAs等 材料。 0012 优选地，在上述体硅衬底上锗和III-V族半导体材料混合共平面的异质集成半导 体结构的制备方法中，所述侧墙是二氧化硅侧墙或氮化硅侧墙。 0013 优选地，在上述体硅衬底上锗和III-V族半导体材料混合共平面的异质集成半导 。
14、体结构的制备方法中，所述制备体硅衬底上的锗半导体层的步骤包括：采用外延或键合技 术在体硅衬底上生长锗半导体层。 0014 优选地，在上述体硅衬底上锗和III-V族半导体材料混合共平面的异质集成半导 体结构的制备方法中，所述在锗半导体层上制备III-V族半导体材料层的步骤采用外延或 键合技术。 0015 优选地，在上述体硅衬底上锗和III-V族半导体材料混合共平面的异质集成半导 体结构的制备方法中，所述去除侧墙及紧靠侧墙处的缺陷锗层部分的步骤采用浅槽隔离技 术。进一步优选地，在所述浅槽隔离技术中进行了第二次光刻。 0016 优选地，在上述体硅衬底上锗和III-V族半导体材料混合共平面的异质集成半。
15、导 体结构的制备方法中，所述实现锗和III-V族半导体材料之间的隔离的步骤采用二氧化硅 来实现锗和III-V族半导体材料之间的隔离。进一步优选地，所述二氧化硅沉积是通过高 密度等离子体沉积技术实现。 0017 根据本发明的第二方面，提供了一种根据本发明第一方面所述的体硅衬底上锗和 III-V族半导体材料混合共平面的异质集成半导体结构的制备方法制成的高性能CMOS器 件。 0018 由于采用了根据本发明第一方面所述的体硅衬底上锗和III-V族半导体材料混 合共平面的异质集成半导体结构的制备方法，因此，本领域技术人员可以理解的是，根据本 发明第二方面的CMOS器件同样能够实现根据本发明的第一方面的。
16、体硅衬底上锗和III-V 族半导体材料混合共平面的异质集成半导体结构的制备方法所能实现的有益技术效果。 附图说明 0019 结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解 并且更容易地理解其伴随的优点和特征，其中： 说 明 书CN 102790054 A 3/4页 6 0020 图1是根据本发明实施例的CMOS器件制造方法的流程图。 0021 图2是图1所示的第一步骤S0之后得到的半导体结构示意图。 0022 图3是图1所示的第二步骤S1之后得到的半导体结构示意图。 0023 图4是图1所示的第三步骤S2之后得到的半导体结构示意图。 0024 图5是图1所示的第四步骤S。
17、3之后得到的半导体结构示意图。 0025 图6是图1所示的第五步骤S4之后得到的半导体结构示意图。 0026 图7是图1所示的第六步骤S5之后得到的半导体结构示意图。 0027 图8是图1所示的第七步骤S6之后得到的半导体结构示意图。 0028 图9是图1所示的第八步骤S7之后得到的半导体结构示意图。 0029 图10是图1所示的第九步骤S8之后得到的半导体结构示意图。 0030 需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可 能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。 具体实施方式 0031 为了使本发明的内容更加清楚和易懂，下面结合。
18、具体实施例和附图对本发明的内 容进行详细描述。 0032 图1是根据本发明实施例的体硅衬底上锗和III-V族半导体材料混合共平面的异 质集成半导体结构的制备方法的流程图。 0033 如图1所示，根据本发明实施例的体硅衬底上锗和III-V族半导体材料混合共平 面的异质集成半导体结构的制备方法包括如下步骤： 0034 第一步骤S0，用于制备体硅衬底sub上的锗半导体层；更具体地说，该制备体硅衬 底sub上的锗半导体层的步骤例如可以包括：采用外延或键合技术在体硅衬底sub上形成 锗半导体层G。图2是图1所示的第一步骤S0之后得到的半导体结构示意图。 0035 第二步骤S1，用于在锗半导体层上制备II。
19、I-V族半导体材料层X；图3是图1所示 的第二步骤S1之后得到的半导体结构示意图。优选地，在锗半导体层上制备III-V族半导 体材料层X的步骤采用的是外延技术或键合技术。 0036 需要说明的是，此处所谓III-V族半导体材料指的是元素周期表中III族元素 (例如B，Al，Ga，In)和V族元素(例如N，P，As，Sb)所形成的化合物半导体材料。 0037 并且，优选地，在一个具体示例中，该III-V族半导体材料层X中的III-V族半导 体材料包括但不限于GaAs、或AlAs、或AlGaAs、InGaAs。并且，在上述III-V族半导体材料 采用GaAs、或AlAs、或AlGaAs、InGaA。
20、s的情况下，最终所得到的CMOS器件性能最佳。 0038 第三步骤S2，用于进行第一次光刻，将图形化窗口刻蚀至锗层以便形成凹槽；即， 第一次光刻以锗层G作为阻止层，其不对锗层G进行光刻。图4是图1所示的第三步骤S2 之后得到的半导体结构示意图。 0039 第四步骤S3，用于在所述凹槽中制备侧墙S。图5是图1所示的第四步骤S3之后 得到的半导体结构示意图。优选地，在一个具体示例中，所述侧墙S是二氧化硅侧墙或氮化 硅侧墙。 0040 第五步骤S4，用于采用选择性外延制备锗薄膜G。图6是图1所示的第五步骤S4 之后得到的半导体结构示意图。 说 明 书CN 102790054 A 4/4页 7 004。
21、1 第六步骤S5，用于进行化学机械研磨(CMP)以获得锗和III-V族半导体材料共平 面的异质集成半导体结构。图7是图1所示的第六步骤S5之后得到的半导体结构示意图。 0042 第七步骤S6，用于去除侧墙及紧靠侧墙处的缺陷锗层部分。图8是图1所示的第 七步骤S6之后得到的半导体结构示意图。优选地，在一个具体示例中，去除侧墙及紧靠侧 墙处的缺陷锗层部分的步骤采用浅槽隔离技术。进一步优选地，在所述浅槽隔离技术中进 行了第二次光刻。 0043 需要说明的是，该第七步骤S6实际上在体硅衬底sub上形成了小沟槽，也就是以 体硅衬底sub为底部的开口结构。 0044 第八步骤S7，用于实现锗和III-V族。
22、半导体材料之间的隔离Y。图9是图1所示 的第八步骤S7之后得到的半导体结构示意图。优选地，在一个具体示例中，实现锗和III-V 族半导体材料之间的隔离Y的步骤采用二氧化硅作为隔离物Y来实现锗和III-V族半导体 材料之间的隔离。进一步优选地，所述二氧化硅是通过高密度等离子沉积的。 0045 第九步骤S8，用于通过形成MOS结构GT来制备锗沟道PMOS和III-V沟道NMOS。 形成MOS结构GT的方法可以采用本领域公知的任何适当的方法，本发明并不对形成MOS结 构GT的具体方法或步骤进行限定。并且，附图10中示出了三个MOS结构GT，但是三个MOS 结构GT仅仅用于示例，其并不用于对本发明的M。
23、OS结构GT的数量和位置间隔进行具体限 定。 0046 图10是图1所示的第九步骤S8之后得到的半导体结构示意图。由此可以看出， 通过步骤S0至步骤S8，根据本发明实施例的制备方法在锗和III-V族半导体材料混合共平 面的硅基体衬底结构上实现了高性能的CMOS器件。 0047 并且，上述体硅衬底上锗和III-V族半导体材料混合共平面的异质集成半导体结 构的制备方法尤其适用于当器件特征尺寸进入22nm及以下节点技术时制造CMOS器件。在 器件特征尺寸进入22nm及以下节点技术时，通过上述体硅衬底上锗和III-V族半导体材料 混合共平面的异质集成半导体结构的制备方法制成的CMOS器件尤其优于现有技。
24、术的CMOS 器件制造方法所制成的CMOS器件。 0048 根据本发明的另一实施例，本发明还涉及根据图1所示的体硅衬底上锗和III-V 族半导体材料混合共平面的异质集成半导体结构的制备方法的流程制成的CMOS器件，例 如一个如图9所示的布置在锗和III-V族半导体材料混合共平面的硅基体衬底结构上的 CMOS器件。 0049 可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以 限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下， 都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等 同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对 以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围 内。 说 明 书CN 102790054 A 1/3页 8 图1 说 明 书 附 图CN 102790054 A 2/3页 9 图2 图3 图4 图5 图6 说 明 书 附 图CN 102790054 A 3/3页 10 图7 图8 图9 图10 说 明 书 附 图CN 102790054 A 10 。